一种线性稳压供电电路

摘要

本申请公开了一种高精度宽输入范围线性稳压供电电路，该电路通过修调指令控制接入修调模块的修调支路数量，调整修调支路产生的修调电压，从而实现对修调模块输出的第一偏置信号的调整，进而对第一晶体管的输出电压进行调整，实现高精度输出电压的目的。线性稳压供电电路不依赖输出电压的反馈回路即产生了稳定可靠的输出电压，避免了电压反馈回路补偿困难、稳定性较差而对线性稳压供电电路产生不良影响的情况出现，另外，同样由于线性稳压供电电路的工作过程不依赖于电压反馈回路，使得线性稳压供电电路的输入电压范围不受电压反馈回路的限制，有利于扩宽线性稳压供电电路的输入电压范围。

权利要求

1.一种线性稳压供电电路，其特征在于，包括：修调模块和第一晶体管；其中，所述修调模块用于接收工作电压、输入电压和修调指令；

所述修调模块包括多个修调支路，所述修调模块参考所述输入电压确定工作状态，所述工作状态包括第一状态；

当所述修调模块处于第一状态时，所述修调模块被配置为采样流经所述第一晶体管的电流作为采样电流；修调模块根据所述修调指令确定导通的修调支路数量，所述修调模块根据所述采样电流和所有导通的修调支路产生的修调电压产生第一输出电压，所述第一输出电压经缓冲电路后产生第二输出电压，对所述第二输出电压进行放大后获得第一偏置信号，并向所述第一晶体管的控制端输出所述第一偏置信号，以使所述第一晶体管工作于饱和区；

当所述第一晶体管工作于饱和区时，根据所述采样电流和所有导通的修调支路产生的修调电压，确定输出电压。

2.根据权利要求1所述的线性稳压供电电路，其特征在于，所述修调模块的工作状态还包括：第二状态；

当所述修调模块处于第二状态时，所述修调模块被配置为根据所述工作电压向所述第一晶体管的控制端输出第二偏置信号，以使所述第一晶体管工作于线性区；

当所述第一晶体管工作于线性区时，用于输出根据所述输入电压确定输出电压。

3.根据权利要求2所述的线性稳压供电电路，其特征在于，所述修调模块还用于接收参考电压，所述修调模块还用于根据所述参考电压与所述输入电压确定所述修调模块所处状态。

4.根据权利要求3所述的线性稳压供电电路，其特征在于，所述修调模块包括：电流采样电路、修调电路、所述缓冲电路、比较电路和电荷泵电路；其中，所述电流采样电路，用于采样流经所述第一晶体管的电流，以获得所述采样电流；

所述比较电路，用于接收所述参考电压和所述输入电压，并在当所述参考电压与所述输入电压满足VIN>Vref×N时，输出第一状态的使能信号，在当所述参考电压与所述输入电压满足VIN＜Vref×N时，输出第二状态的使能信号；VIN表示所述输入电压，Vref表示所述参考电压，N≥1；

所述修调电路包括多个所述修调支路，所述修调电路用于接收所述采样电流、所述工作电压、所述使能信号和所述修调指令，在当所述使能信号为第一状态时，所述修调电路处于第一工作状态，用于根据所述修调指令确定各所述修调支路的导通状态，并根据所述采样电流和所有导通的修调支路产生的修调电压产生第一输出电压；

所述缓冲电路，在当所述使能信号为第一状态时，所述第一输出电压的经所述缓冲电路后产生第二输出电压；

所述电荷泵电路，用于对所述第二输出电压进行放大后获得所述第一偏置信号或对所述第三输出电压进行放大后获得所述第二偏置信号。

5.根据权利要求4所述的线性稳压供电电路，其特征在于，所述比较电路包括：比较器；

所述比较器包括第一输入端和第二输入端，所述第一输入端用于接收第一比较电压，所述第二输入端用于接收所述参考电压，所述第一比较电压等于所述输入电压的N分之一。

6.根据权利要求4所述的线性稳压供电电路，其特征在于，所述修调电路还包括：控制单元和电压转换单元；

所述电压转换单元，用于将所述采样电流转换为采样电压；

所述控制单元，用于接收所述使能信号，并在所述使能信号为第一状态时，根据所述采样电压和所述工作电压生成第一电流，和用于根据所述修调指令控制多个所述修调支路各自的导通状态；在所述使能信号为第二状态时，控制多个所述修调支路均关闭，并将所述工作电压传递给所述缓冲电路。

7.根据权利要求6所述的线性稳压供电电路，其特征在于，所述控制单元包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管；

所述第二晶体管的控制端用于接收所述使能信号，所述第二晶体管的第一端与所述第三晶体管和第四晶体管的第一端均电连接，用于接收所述工作电压；所述第二晶体管的第二端与所述第三晶体管的第二端均与所述第五晶体管的第一端连接；

所述第三晶体管的控制端与所述第四晶体管的控制端均与所述第三晶体管的第二端电连接；

所述第四晶体管的第二端与多个所述修调支路的输出端电连接，所述第五晶体管的第二端接地，所述第五晶体管的控制端用于接收所述使能信号的反向信号；

所述电压转换单元包括第一电阻和第二电阻；

所述第一电阻的一端与所述第四晶体管的第二端以及多个所述修调支路的输出端均电连接，所述第一电阻的另一端与所述第二电阻的一端连接，用于接收所述采样电压，所述第二电阻远离所述第一电阻的一端接地；

所述第二晶体管、第三晶体管、第四晶体管和第五晶体管均为P型MOS管。

8.根据权利要求7所述的线性稳压供电电路，其特征在于，多个所述修调支路彼此并联，所述修调支路包括：串接的第六晶体管和开关元件，所述第六晶体管的控制端与所述第二晶体管的第二端电连接，所述第六晶体管的第一端与所述第二晶体管的第一端电连接，所述第六晶体管的第二端与所述开关元件的一端连接，所述开关元件的另一端作为所述修调电路的输出端；

所述开关元件用于根据所述修调指令确定导通状态；

所述第六晶体管为P型MOS管。

9.根据权利要求7所述的线性稳压供电电路，其特征在于，所述缓冲电路包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第三电阻和第四电阻；其中，所述第七晶体管、第八晶体管和第九晶体管的控制端均与所述第二晶体管的第二端电连接，所述第七晶体管、第八晶体管、第九晶体管和第十晶体管的第一端均与所述第二晶体管的第一端电连接；

所述第七晶体管的第二端与所述第十一晶体管和第十二晶体管的第一端筠点连接；

所述第八晶体管的第二端与所述第十三晶体管的第二端、第十三晶体管的控制端以及第十四晶体管的控制端均电连接；

所述第九晶体管的第二端与所述第十四晶体管的第二端以及所述第十晶体管的控制端均电连接；

所述第十晶体管的第二端与所述第十二晶体管的控制端以及所述第十五晶体管的第二端均电连接，作为所述缓冲电路的输出端；

所述第十一晶体管的控制端与所述第四晶体管的第二端电连接，所述第十一晶体管的第二端与所述第十四晶体管的第一端以及所述第四电阻的一端电连接，所述第四电阻的另一端接地；

所述第十二晶体管的第二端与所述第十三晶体管的第一端以及所述第三电阻的一端电连接，所述第三电阻的另一端接地；

所述第十五晶体管的第一端与所述第十六晶体管的第一端均接地；

所述第十六晶体管的控制端用于接收所述使能信号的反向信号。

10.根据权利要求9所述的线性稳压供电电路，其特征在于，所述缓冲电路还包括：第五电阻和第一电容；

所述第五电阻的一端与所述第九晶体管的第二端电连接，另一端与所述第一电容的一端电连接，所述第一电容的另一端与所述第十晶体管的第二端电连接。

说明书

一种线性稳压供电电路

技术领域

[0001] 本申请涉及集成电路技术领域，更具体地说，涉及一种线性稳压供电电路。

背景技术

[0002] 低压差线性稳压器（Low‑Dropout Regulator，LDO）是一种线性稳压器（Linear Regulator），可以在一定的输入电压和负载变化范围内，保证稳定的电压输出。由于其输入电压和输出电压之间可以由较低的压差，因此被称为低压差线性稳压器。

[0003] 目前的低压差线性稳压器多依赖于电压反馈回路来保证输出电压的稳定性，但这类低压差线性稳压器在宽输入电压条件下其电压反馈回路的补偿和稳定性难以保证，给电压反馈回路的整体工作稳定性带来了负面影响。

发明内容

[0004] 为解决上述技术问题，本申请提供了一种线性稳压供电电路，以实现输入高精度，稳定电压的目的。

[0005] 为实现上述技术目的，本申请实施例提供了如下技术方案：

[0006] 一种线性稳压供电电路，包括：修调模块和第一晶体管；其中，

[0007] 所述修调模块用于接收工作电压、输入电压和修调指令；

[0008] 所述修调模块包括多个修调支路，所述修调模块的工作状态包括第一状态；

[0009] 当所述修调模块处于第一状态时，所述修调模块被配置为采样流经所述第一晶体管的电流作为采样电流；修调模块根据所述修调指令确定导通的修调支路数量，所述修调模块根据所述采样电流和所有导通的修调支路产生的修调电压，向所述第一晶体管的控制端输出第一偏置信号，以使所述第一晶体管工作于饱和区；

[0010] 当所述第一晶体管工作于饱和区时，根据所述采样电流和所有导通的修调支路产生的修调电压，确定输出电压。

[0011] 可选的，所述修调模块的工作状态还包括：第二状态；

[0012] 当所述修调模块处于第二状态时，所述修调模块被配置为根据所述工作电压向所述第一晶体管的控制端输出第二偏置信号，以使所述第一晶体管工作于线性区；

[0013] 当所述第一晶体管工作于线性区时，用于输出根据所述输入电压确定输出电压。

[0014] 可选的，所述修调模块还用于接收参考电压，所述修调模块还用于根据所述参考电压与所述输入电压确定所述修调模块所处状态。

[0015] 可选的，所述修调模块包括：电流采样电路、修调电路、缓冲电路、比较电路和电荷泵电路；其中，

[0016] 所述电流采样电路，用于采样流经所述第一晶体管的电流，以获得所述采样电流；

[0017] 所述比较电路，用于接收所述参考电压和所述输入电压，并在当所述参考电压与所述输入电压满足VIN>Vref×N时，输出第一状态的使能信号，在当所述参考电压与所述输入电压满足VIN＜Vref×N时，输出第二状态的使能信号；VIN表示所述输入电压，Vref表示所述参考电压，N≥1；

[0018] 所述修调电路包括多个所述修调支路，所述修调电路用于接收所述采样电流、所述工作电压、所述使能信号和所述修调指令，在当所述使能信号为第一状态时，所述修调电路处于第一工作状态，用于根据所述修调指令确定各所述修调支路的导通状态，并根据所述采样电流和所有导通的修调支路产生的修调电压产生第一输出电压；

[0019] 所述缓冲电路，在当所述使能信号为第一状态时，根据所述第一输出电压产生第二输出电压；

[0020] 所述电荷泵电路，用于对所述第二输出电压进行放大后获得所述第一偏置信号或对所述第三输出电压进行放大后获得所述第二偏置信号。

[0021] 可选的，所述比较电路包括：比较器；

[0022] 所述比较器包括第一输入端和第二输入端，所述第一输入端用于接收第一比较电压，所述第二输入端用于接收所述参考电压，所述第一比较电压等于所述输入电压的N分之一。

[0023] 可选的，所述修调电路还包括：控制单元和电压转换单元；

[0024] 所述电压转换单元，用于将所述采样电流转换为采样电压；

[0025] 所述控制单元，用于接收所述使能信号，并在所述使能信号为第一状态时，根据所述采样电压和所述工作电压生成第一电流，和用于根据所述修调指令控制多个所述修调支路各自的导通状态；在所述使能信号为第二状态时，控制多个所述修调支路均关闭，并将所述工作电压传递给所述缓冲电路。

[0026] 可选的，所述控制单元包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管；

[0027] 所述第二晶体管的控制端用于接收所述使能信号，所述第二晶体管的第一端与所述第三晶体管和第四晶体管的第一端均电连接，用于接收所述工作电压；所述第二晶体管的第二端与所述第三晶体管的第二端均与所述第五晶体管的第一端连接；

[0028] 所述第三晶体管的控制端与所述第四晶体管的控制端均与所述第三晶体管的第二端电连接；

[0029] 所述第四晶体管的第二端与多个所述修调支路的输出端电连接，所述第五晶体管的第二端接地，所述第五晶体管的控制端用于接收所述使能信号的反向信号；

[0030] 所述电压转换单元包括第一电阻和第二电阻；

[0031] 所述第一电阻的一端与所述第四晶体管的第二端以及多个所述修调支路的输出端均电连接，所述第一电阻的另一端与所述第二电阻的一端连接，用于接收所述采样电压，所述第二电阻远离所述第一电阻的一端接地；

[0032] 所述第二晶体管、第三晶体管、第四晶体管和第五晶体管均为P型MOS管。

[0033] 可选的，多个所述修调支路彼此并联，所述修调支路包括：串接的第六晶体管和开关元件，所述第六晶体管的控制端与所述第二晶体管的第二端电连接，所述第六晶体管的第一端与所述第二晶体管的第一端电连接，所述第六晶体管的第二端与所述开关元件的一端连接，所述开关元件的另一端作为所述修调电路的输出端；

[0034] 所述开关元件用于根据所述修调指令确定导通状态；

[0035] 所述第六晶体管为P型MOS管。

[0036] 可选的，所述缓冲电路包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第三电阻和第四电阻；其中，

[0037] 所述第七晶体管、第八晶体管和第九晶体管的控制端均与所述第二晶体管的第二端电连接，所述第七晶体管、第八晶体管、第九晶体管和第十晶体管的第一端均与所述第二晶体管的第一端电连接；

[0038] 所述第七晶体管的第二端与所述第十一晶体管和第十二晶体管的第一端筠点连接；

[0039] 所述第八晶体管的第二端与所述第十三晶体管的第二端、第十三晶体管的控制端以及第十四晶体管的控制端均电连接；

[0040] 所述第九晶体管的第二端与所述第十四晶体管的第二端以及所述第十晶体管的控制端均电连接；

[0041] 所述第十晶体管的第二端与所述第十二晶体管的控制端以及所述第十五晶体管的第二端均电连接，作为所述缓冲电路的输出端；

[0042] 所述第十一晶体管的控制端与所述第四晶体管的第二端电连接，所述第十一晶体管的第二端与所述第十四晶体管的第一端以及所述第四电阻的一端电连接，所述第四电阻的另一端接地；

[0043] 所述第十二晶体管的第二端与所述第十三晶体管的第一端以及所述第三电阻的一端电连接，所述第三电阻的另一端接地；

[0044] 所述第十五晶体管的第一端与所述第十六晶体管的第一端均接地；

[0045] 所述第十六晶体管的控制端用于接收所述使能信号的反向信号。

[0046] 可选的，所述缓冲电路还包括：第五电阻和第一电容；

[0047] 所述第五电阻的一端与所述第九晶体管的第二端电连接，另一端与所述第一电容的一端电连接，所述第一电容的另一端与所述第十晶体管的第二端电连接。

[0048] 从上述技术方案可以看出，本申请实施例提供了一种线性稳压供电电路，所述线性稳压供电电路通过修调指令控制接入修调模块的修调支路数量，调整修调支路产生的修调电压，从而实现对所述修调模块根据所述工作电压和所有导通的修调支路产生的修调电压输出的第一偏置信号的调整，进而实现对第一晶体管输出电压的调整，实现高精度输出电压的目的。所述线性稳压供电电路不依赖输出电压的反馈回路即产生了稳定可靠的输出电压，避免了电压反馈回路补偿困难、稳定性较差而对线性稳压供电电路产生不良影响的情况出现，另外，同样由于所述线性稳压供电电路的工作过程不依赖于电压反馈回路，使得所述线性稳压供电电路的输入电压范围不受电压反馈回路的限制，有利于扩宽所述线性稳压供电电路的输入电压范围。

附图说明

[0049] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

[0050] 图1为现有技术中的低压差线性稳压器的结构示意图；

[0051] 图2为本申请的一个实施例提供的一种线性稳压供电电路的结构示意图；

[0052] 图3为本申请的另一个实施例提供的一种线性稳压供电电路的结构示意图；

[0053] 图4为本申请的一个实施例提供的一种修调电路和缓冲电路的电路结构示意图。

具体实施方式

[0054] 正如背景技术中所述，现有的低压差线性稳压器多依赖电压反馈回路实现输出一个较为稳定的输出电压。参考图1，图1为现有的低压差线性稳压器的一种可行的电路结构示意图，该低压差线性稳压器包括误差放大器EA、P型MOS管MP和反馈网络，反馈网络由第一电阻R1和第二电阻R2构成，具体连接关系参考图1。在该低压差线性稳压器中，误差放大器EA的两个信号输入端分别接入参考电压Vref和反馈电压，由图1可知，反馈电压与输出电压Vo成正比，误差放大器EA根据参考电压和反馈电压的差值确定向P型MOS管MP的栅极输出的电压信号，P型MOS管MP作为功率输出管根据误差放大器EA的输出的电压信号以及电源电压确定输出电压。在正常情况下，输出电压Vo=（1+R1/R2）×Vref，该低压差线性稳压器的压差（Dropout）为P型MOS管MP的漏源电压Vds，MP，即Vo=VDDA‑Vds，MP，其中，VDDA表示电源电压。

[0055] 在图1所示的低压差线性稳压器中，电压反馈回路的稳定性问题是影响电路整体工作稳定性的重要因素，并且由于功率管栅源电压的限制，就使得现有的低压差线性稳压器的输入电压范围较窄。

[0056] 为了解决这一问题，本申请实施例提供了一种线性稳压供电电路，所述线性稳压供电电路通过修调指令控制接入回路的修调模块的修调支路数量，调整所有导通的修调支路产生的修调电压总和，从而实现对所述修调模块根据所述工作电压和所有导通的修调支路产生的修调电压输出的第一偏置信号的调整，进而对第一晶体管的输出电压进行调整，实现输出稳定的输出电压的目的。所述线性稳压供电电路不依赖输出电压的反馈回路即产生了稳定可靠的输出电压，避免了电压反馈回路的稳定性较差而对线性稳压供电电路产生不良影响的情况出现，另外，同样由于所述线性稳压供电电路的工作过程不依赖于电压反馈回路，使得所述线性稳压供电电路的输入电压范围不受电压反馈回路的限制，有利于扩宽所述线性稳压供电电路的输入电压范围。

[0057] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0058] 本申请实施例提供了一种线性稳压供电电路，如图2所示，包括：修调模块100和第一晶体管Q1；其中，

[0059] 所述修调模块100用于接收工作电压、输入电压和修调指令；

[0060] 所述修调模块100包括多个修调支路，所述修调模块100的工作状态包括第一状态；

[0061] 当所述修调模块100处于第一状态时，所述修调模块100被配置为采样流经所述第一晶体管Q1的电流作为采样电流根据所述修调指令确定导通的修调支路数量，所述修调模块20根据所述采样电流和所有导通的修调支路产生的修调电压，向所述第一晶体管Q1的控制端输出第一偏置信号，以使所述第一晶体管Q1工作于饱和区；

[0062] 当所述第一晶体管Q1工作于饱和区时，根据所述采样电流和所有导通的修调支路产生的修调电压，确定输出电压。

[0063] 图2中还示出了负载LOAD以及用于输出电压滤波的输出电容Cout。

[0064] 在本实施例中，所述修调指令可以是多位的数字信号，例如可以是“10110001”等，每一位数字信号对应控制一路修调支路，例如可以是数字信号“1”控制修调支路导通，数字信号“0”控制修调支路断开，也可以是数字信号“0”控制修调支路断开，数字信号“1”控制修调支路导通。

[0065] 当然地，所述修调指令也可以是多个数字信号，每个数字信号对应控制一路修调支路，当所述数字信号为高电平时，控制修调支路导通，当所述数字信号为低电平时，控制修调支路断开。当然地，也可以是当所述电压信号为高电平时，控制修调支路断开，当所述电压信号为低电平时，控制修调支路导通，本申请对此并不做限定。

[0066] 通过调整所述修调指令，可以调整导通的修调支路数量，从而调整所有导通的修调支路产生的修调电压之和，这样一来修调模块100产生的第一偏置信号也随之调整，进而使得第一晶体管Q1确定的输出电压的值也随之调整，不难理解的是，修调支路的数量越多，对于第一晶体管Q1确定的输出电压的调整精度越高。所述修调支路的具体数量可以是2个、3个、4个、5个、6个等，本申请对此并不做限定。

[0067] 可选的，所述修调模块100的工作状态还包括：第二状态；

[0068] 当所述修调模块100处于第二状态时，所述修调模块100被配置为根据所述工作电压向所述第一晶体管Q1的控制端输出第二偏置信号，以使所述第一晶体管Q1工作于线性区；

[0069] 当所述第一晶体管Q1工作于线性区时，用于输出根据所述输入电压确定输出电压。

[0070] 可选的，所述第一晶体管Q1为N型MOS管（Metal‑Oxide‑Semiconductor Field‑Effect Transistor，金属‑氧化物半导体场效应晶体管），所述第一晶体管Q1的控制端为栅极，所述第一晶体管Q1的第一端和第二端分别指源极和漏极。

[0071] 当所述第一晶体管Q1工作于线性区时，由于阻抗很小，可以近似认为所述线性稳压供电电路的输出电压为输入电压，即Vout=Vin‑Iin×Rdson1≈Vin，其中，Vout表示所述输出电压，Vin表示所述输入电压，Iin表示流经第一晶体管Q1的电流，Rdson1表示处于线性区的第一晶体管Q1的导通电阻。

[0072] 所述修调模块100的工作状态可以根据外界输入的参考电压和所述输入电压的比较确定，具体地，所述修调模块100还用于接收参考电压，所述修调模块100还用于根据所述参考电压与所述输入电压确定所述修调模块100所处状态。

[0073] 下面对所述修调模块100的具体可行电路结构进行说明，参考图3，所述修调模块100包括：电流采样电路10、修调电路20、缓冲电路30、比较电路50和电荷泵电路40；其中，[0074] 所述电流采样电路10，用于采样流经所述第一晶体管Q1的电流，以获得所述采样电流；

[0075] 所述比较电路50，用于接收所述参考电压和所述输入电压，并在当所述参考电压与所述输入电压满足VIN>Vref×N时，输出第一状态的使能信号，在当所述参考电压与所述输入电压满足VIN＜Vref×N时，输出第二状态的使能信号；VIN表示所述输入电压，Vref表示所述参考电压，N≥1；

[0076] 所述修调电路20包括多个所述修调支路，所述修调电路20用于接收所述采样电流、所述工作电压、所述使能信号和所述修调指令，在当所述使能信号为第一状态时，所述修调电路20处于第一工作状态，用于根据所述修调指令确定各所述修调支路的导通状态，并根据所述采样电流和所有导通的修调支路产生的修调电压产生第一输出电压；

[0077] 所述缓冲电路30，在当所述使能信号为第一状态时，根据所述第一输出电压产生第二输出电压；

[0078] 所述电荷泵电路40，用于对所述第二输出电压进行放大后获得所述第一偏置信号或对所述第三输出电压进行放大后获得所述第二偏置信号。

[0079] 仍然参考图3，所述比较电路50包括：比较器；

[0080] 所述比较器包括第一输入端和第二输入端，所述第一输入端用于接收第一比较电压，所述第二输入端用于接收所述参考电压，所述第一比较电压等于所述输入电压的N分之一。

[0081] 其中，N的取值根据整体电路的钳位点确定，例如当所需的输出电压的幅值为5V时，则输入电压Vin=参考电压×N=5V。

[0082] 除了上述的多路修调支路之外，参考图4，所述修调电路20还包括：控制单元和电压转换单元；

[0083] 所述电压转换单元，用于将所述采样电流转换为采样电压；

[0084] 所述控制单元，用于接收所述使能信号，并在所述使能信号为第一状态时，根据所述采样电压和所述工作电压生成第一电流，和用于根据所述修调指令控制多个所述修调支路各自的导通状态；在所述使能信号为第二状态时，控制多个所述修调支路均关闭，并将所述工作电压传递给所述缓冲电路30。

[0085] 其中，所述控制单元包括：第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5；

[0086] 所述第二晶体管Q2的控制端用于接收所述使能信号，所述第二晶体管Q2的第一端与所述第三晶体管Q3和第四晶体管Q4的第一端均电连接，用于接收所述工作电压；所述第二晶体管Q2的第二端与所述第三晶体管Q3的第二端均与所述第五晶体管Q5的第一端连接；

[0087] 所述第三晶体管Q3的控制端与所述第四晶体管Q4的控制端均与所述第三晶体管Q3的第二端电连接；

[0088] 所述第四晶体管Q4的第二端与多个所述修调支路的输出端电连接，所述第五晶体管Q5的第二端接地，所述第五晶体管Q5的控制端用于接收所述使能信号的反向信号；

[0089] 所述电压转换单元包括第一电阻R1和第二电阻R2；

[0090] 所述第一电阻R1的一端与所述第四晶体管Q4的第二端以及多个所述修调支路的输出端均电连接，所述第一电阻R1的另一端与所述第二电阻R2的一端连接，用于接收所述采样电压，所述第二电阻R2远离所述第一电阻R1的一端接地；

[0091] 所述第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5均为P型MOS管。

[0092] 多个所述修调支路彼此并联，所述修调支路包括：串接的第六晶体管Q6和开关元件S，所述第六晶体管Q6的控制端与所述第二晶体管Q2的第二端电连接，所述第六晶体管Q6的第一端与所述第二晶体管Q2的第一端电连接，所述第六晶体管Q6的第二端与所述开关元件S的一端连接，所述开关元件S的另一端作为所述修调电路的输出端；

[0093] 所述开关元件S用于根据所述修调指令确定导通状态；

[0094] 所述第六晶体管Q6为P型MOS管。

[0095] 在所述修调电路20中，所述电流采样电路10用于镜像流经所述第一晶体管Q1的电流的M分之一，M为大于1的整数，可选的，M与N相等。

[0096] 所述电流采样电路10还可接收输入电压、电荷泵电路40输出的信号（第一偏置信号或第二偏置信号）以及所述线性稳压供电电路的输出电压，根据这三个信号对获取的采样电流进行修正，提高获取的采样电流的准确性。此外，仍然参考图3，所述电流采样电路10还接入了工作电压，以驱动自身工作。

[0097] 在图3和图4中，Vin表示所述输入电压，VCP表示所述电荷泵电路40的输出信号（第一偏置信号或第二偏置信号），EA_OUT表示所述缓冲电路30的输出信号（第二输出电压），Vref_CP表示所述修调电路20的输出信号（第一输出电压），EN_EA表示所述比较电路50的输出信号（使能信号），VDD表示所述工作电压，GND表示接地，Vref表示所述参考电压，Vin/N即为N分之一的输入电压。

[0098] 相应的，仍然参考4，所述缓冲电路30包括：第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13、第十四晶体管Q14、第十五晶体管Q15、第十六晶体管Q16、第三电阻R3和第四电阻R4；其中，[0099] 所述第七晶体管Q7、第八晶体管Q8和第九晶体管Q9的控制端均与所述第二晶体管Q2的第二端电连接，所述第七晶体管Q7、第八晶体管Q8、第九晶体管Q9和第十晶体管Q10的第一端均与所述第二晶体管Q2的第一端电连接；

[0100] 所述第七晶体管Q7的第二端与所述第十一晶体管Q11和第十二晶体管Q12的第一端筠点连接；

[0101] 所述第八晶体管Q8的第二端与所述第十三晶体管Q13的第二端、第十三晶体管Q13的控制端以及第十四晶体管Q14的控制端均电连接；

[0102] 所述第九晶体管Q9的第二端与所述第十四晶体管Q14的第二端以及所述第十晶体管Q10的控制端均电连接；

[0103] 所述第十晶体管Q10的第二端与所述第十二晶体管Q12的控制端以及所述第十五晶体管Q15的第二端均电连接，作为所述缓冲电路30的输出端；

[0104] 所述第十一晶体管Q11的控制端与所述第四晶体管Q4的第二端电连接，所述第十一晶体管Q11的第二端与所述第十四晶体管Q14的第一端以及所述第四电阻R4的一端电连接，所述第四电阻R4的另一端接地；

[0105] 所述第十二晶体管Q12的第二端与所述第十三晶体管Q13的第一端以及所述第三电阻R3的一端电连接，所述第三电阻R3的另一端接地；

[0106] 所述第十五晶体管Q15的第一端与所述第十六晶体管Q16的第一端均接地；

[0107] 所述第十六晶体管Q16的控制端用于接收所述使能信号的反向信号。

[0108] 所述缓冲电路30还包括：第五电阻R5和第一电容C1；

[0109] 所述第五电阻R5的一端与所述第九晶体管Q9的第二端电连接，另一端与所述第一电容C1的一端电连接，所述第一电容C1的另一端与所述第十晶体管Q10的第二端电连接。

[0110] 在所述缓冲电路30中，第七晶体管Q7、第八晶体管Q8和第九晶体管Q9构成电流镜，用于镜像修调电路20的电流，第十一晶体管Q11和第十二晶体管Q12构成差分输入对管，第十四晶体管Q14和第十五晶体管Q15用于补偿缓冲电路30的零极点。

[0111] 第十晶体管Q10和第十六晶体管Q16根据输入的使能信号的反向信号控制缓冲电路30的工作状态。

[0112] 第十三晶体管Q13和第十四晶体管Q14用于提高缓冲电路30的缓冲增益。

[0113] 此外，所述第五电阻R5和第一电容C1用于提供补偿缓冲电路30的环路稳定性。

[0114] 针对图3和图4所示的线性稳压供电电路，下面对其具体工作过程进行描述。

[0115] 当输入电压VIN＜Vref×N时，使能信号为第二状态（即低电平），此时修调电路20和缓冲电路30均关闭，修调电路20的输出的第一输出电压Vref_CP=0V，缓冲电路30的第二输出电压EA_OUT=工作电压VDD，电荷泵电路40的输出电压（第二偏置信号）VCP=2×VDD，如前文所述，此时第一晶体管Q1工作在线性区，其输出电压Vout≈Vin。

[0116] 当输入电压VIN＞Vref×N时，使能信号为第一状态（即高电平），使能信号的反向信号为第二状态（即低电平），此时修调电路20和缓冲电路30均开启。

[0117] 此时修调电路20输出的第一输出电压表示为：

[0118] Vref_CP=Isense×R1+(R2+R1)×(Ibias0+S1×Ibias1+S2×Ibias2+S3×Ibias3+S4×Ibias4)；

[0119] 缓冲电路30的第二输出电压EA_OUT表示为：

[0120] EA_OUT=Vref_CP；

[0121] 电荷泵电路40的输出信号（第一偏置信号）VCP表示为：

[0122] VCP=VDD+EA_OUT；

[0123] 电流采样电路10的输出电流为：

[0124] Isense= ；

[0125] 此时线性稳压供电电路的输出电压表示为：

[0126] Vout=VCP‑VGS1＝VDD＋Isense×R1+(R2+R1)×(Ibias0+S1×Ibias1+S2×Ibias2+S3×Ibias3+S4×Ibias4+……)－VGS1；

[0127] 工作在饱和区的第一晶体管Q1的栅源电压VGS1表示为：

[0128] ； 表示电子迁移率，Cox表示单位面积的栅氧化层电容，W/L表示第一晶体管Q1的宽长比，Vth表示第一晶体管Q1的阈值电压。

[0129] 工作在饱和区的第一晶体管Q1的电流ID,max表示为：

[0130] ；

[0131] 当ΔIsense×R1=ΔVGS1=(2×Iin/(µn×Cox×W/L))^0.5，且第一电阻R1为：R1=时，线性稳压供电电路的输出电压Vout将和输入电压Vin以及流经第一晶体管Q1的电流Iin无关，而只和工作电压VDD、第一电阻R1、第二电阻R2以及修调电压有关；

[0132] 即Vout＝VDD+(R2+R1)×(Ibias0+S1×Ibias1+S2×Ibias2+S3×Ibias3+S4×Ibias4+……)。

[0133] 需要说明的是，在Vout的表达式中，S1、S2、S3、S4等是表示各路修调支路的开关元件S的开关状态，当开关元件S导通时，Si=1，当开关元件S关断时，Si=0，i=1、2、3……。

[0134] 综上所述，本申请实施例提供了一种线性稳压供电电路，所述线性稳压供电电路通过修调指令控制接入修调模块的修调支路数量，调整修调支路产生的修调电压，从而实现对所述修调模块根据所述工作电压和所有导通的修调支路产生的修调电压输出的第一偏置信号的调整，进而实现对第一晶体管输出电压的调整，实现高精度输出电压的目的。所述线性稳压供电电路不依赖输出电压的反馈回路即产生了稳定可靠的输出电压，避免了电压反馈回路补偿困难、稳定性较差而对线性稳压供电电路产生不良影响的情况出现，另外，同样由于所述线性稳压供电电路的工作过程不依赖于电压反馈回路，使得所述线性稳压供电电路的输入电压范围不受电压反馈回路的限制，有利于扩宽所述线性稳压供电电路的输入电压范围。

[0135] 本说明书中各实施例中记载的特征可以相互替换或者组合，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0136] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。