一种芯片及其制备方法、电子设备

摘要

本申请实施例提供了一种芯片及其制备方法、电子设备，芯片包括：衬底；电子器件层，位于衬底之上；层叠的金属连线层，位于电子器件层之上；至少一层金属连线层或除金属连线的其他层包括填充区域，填充区域包括多个局部区域，至少相邻的局部区域的填充图案不同。本申请实施例可以在填充区域中准确地找寻到特定位置点或特定区域，实现精确定位。

权利要求

1.一种芯片，其特征在于，包括：衬底；

电子器件层，位于所述衬底之上；

层叠的金属连线层，位于所述电子器件层之上；

至少一层所述金属连线层或除金属连线层的其他层包括填充区域，所述填充区域包括多个局部区域，至少相邻的所述局部区域的填充图案不同；

所述填充图案包括一个编码图案或者多个编码图案；所述编码图案表征所述编码图案所在位置的位置信息或者表征所述编码图案所在的局部区域的位置信息。

2.根据权利要求1所述的芯片，其特征在于，所述填充图案为从预设的多个第一图案中随机挑选的一个图案或随机挑选的多个图案组成的组合图案。

3.根据权利要求2所述的芯片，其特征在于，不同的所述第一图案的形状不同，或者，不同的所述第一图案的形状相同但面积不同。

4.根据权利要求1所述的芯片，其特征在于，所述编码图案为从预设的编码图案组中挑选的图案，所述编码图案组包括多个编码图案。

5.根据权利要求4所述的芯片，其特征在于，所述编码图案组中的每个编码图案与数值一一对应，所述数值包括十进制数值、八进制数值或十六进制数值。

6.根据权利要求1、4或5所述的芯片，其特征在于，所述位置信息包括所述芯片所在的相对坐标系中的坐标。

7.一种芯片的制备方法，其特征在于，包括：提供衬底；

在所述衬底上形成电子器件层；

在所述电子器件层上形成层叠的金属连线层；

其中，在形成至少一层所述金属连线层或除金属连线层的其他层的过程中，在所述至少一层所述金属连线层或除金属连线层的其他层的填充区域设置填充金属，所述填充区域包括多个局部区域，至少相邻的所述局部区域的填充图案不同；

所述填充图案包括一个编码图案或者多个编码图案；所述编码图案表征所述编码图案所在位置的位置信息或者表征所述编码图案所在的局部区域的位置信息。

8.一种电子设备，其特征在于，所述电子设备包括权利要求1‑6中任一项所述的芯片。

说明书

一种芯片及其制备方法、电子设备

技术领域

[0001] 本申请属于集成电路技术领域，尤其涉及一种芯片及其制备方法、电子设备。

背景技术

[0002] 在集成电路制造过程中，金属、电介质和其他材料被采用如物理气相沉积、化学气相沉积等方法制作在硅片的表面，形成连接电子器件的金属连线。

[0003] 在每层金属连线的制造中，为了保证每层金属连线的平整度以及保证每层金属连线的金属的密度满足要求，通常会在每层金属连线未布线的空白区域填充冗余金属，冗余
金属通常不承担电路连接功能，只是为了改善金属的密度。

[0004] 经本申请的发明人发现，相关技术中，在整个填充区域填充的金属大多是单一或者少数固定图案的金属，故整个填充区域看起来通常是重复的花纹状，进而会导致以下问
题：当利用显微镜等光学设备在填充区域中寻找特定位置点或特定区域时，由于放大后只
能观察到填充区域中的某处局部区域，且因为整个填充区域的图案重复导致不同的局部区
域的图案之间没有差别或差别很小，所以无法确定当前观察的是填充区域中的哪处局部区
域，进而无法找寻到特定位置点或特定区域，即无法实现精确的定位。

发明内容

[0005] 为了解决上述问题，本申请实施例提供一种芯片及其制备方法、电子设备，能够在填充区域中准确地找寻到特定位置点或特定区域，实现精确定位。

[0006] 第一方面，本申请实施例提供了一种芯片，芯片包括：

[0007] 衬底；

[0008] 电子器件层，位于所述衬底之上；

[0009] 层叠的金属连线层，位于所述电子器件层之上；

[0010] 至少一层所述金属连线层或除金属连线层的其他层包括填充区域，所述填充区域包括多个局部区域，至少相邻的所述局部区域的填充图案不同。

[0011] 第二方面，本申请实施例提供了一种芯片的制备方法，方法包括：

[0012] 提供衬底；

[0013] 在所述衬底上形成电子器件层；

[0014] 在所述电子器件层上形成层叠的金属连线层；

[0015] 其中，在形成至少一层所述金属连线层或除金属连线层的其他层的过程中，在所述至少一层所述金属连线层或除金属连线层的其他层的填充区域设置填充金属，所述填充
区域包括多个局部区域，至少相邻的所述局部区域的填充图案不同。

[0016] 第三方面，本申请实施例提供了一种电子设备，电子设备包括如第一方面提供的芯片。

[0017] 本申请实施例的芯片及其制备方法、电子设备，芯片包括：衬底；电子器件层，位于衬底之上；层叠的金属连线层，位于电子器件层之上；至少一层金属连线层或除金属连线层
的其他层包括填充区域，填充区域包括多个局部区域，至少相邻的局部区域的填充图案不
同。在本申请实施例中，由于至少相邻的多个局部区域的填充图案呈非重复性，所以根据非
重复性的图案可以确定当前观察的局部区域为该相邻的多个局部区域中的具体哪处局部
区域，进而依据局部区域的确定结果可以找寻到特定位置点或特定区域，实现精确定位。

附图说明

[0018] 为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还
可以根据这些附图获得其他的附图。

[0019] 图1为相关技术中填充金属的俯视示意图；

[0020] 图2为本申请一实施例提供的芯片的结构示意图；

[0021] 图3为本申请一实施例的填充区域的俯视示意图；

[0022] 图4为本申请一实施例的编码图案组的示意图；

[0023] 图5为本申请另一实施例的填充区域的俯视示意图；

[0024] 图6为本申请实施例提供的一种芯片的制备方法的流程示意图。

具体实施方式

[0025] 下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细
描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领
域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对
实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

[0026] 应当理解，当元件或层被称为在另一元件或层“上”、“被连接到”或“被联接到”另一元件或层时，其可以直接在另一元件或层上，被直接连接到或联接到另一元件或层，或者
也可以存在一个或多个中间元件或中间层。当元件被称为“直接在”另一元件或层“上”、“被
直接连接到”或“被直接联接到”另一元件或层时，不存在中间元件或中间层。例如，当第一
元件被描述为被“联接”或“连接”到第二元件时，第一元件可以被直接联接或连接到第二元
件，或者第一元件可以经由一个或多个中间元件被间接联接或连接到第二元件。

[0027] 出于易于描述的目的，在本文中可能使用诸如“之下”、“下方”、“下”、“上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征相对于另一个元件或特征的关系。
应当理解，除了图中描绘的方位之外，空间相对术语意在包含设备在使用或操作中的不同
方位。例如，如果图中设备被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将
被定向为在其它元件或特征的“上方”或“之上”。因此，术语“下方”可以包含上方和下方两
种方位。设备可被另外定向(旋转90度或者在其它方位)，本文使用的空间相对描述符应该
相应地被解释。

[0028] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存
在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖
非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要
素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备
所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括
所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0029] 应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种
情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

[0030] 在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对现有技术中存在的问题进行具体说明：

[0031] 如前所述，在集成电路制造过程中，金属、电介质和其他材料被采用如物理气相沉积、化学气相沉积等方法制作在硅片的表面，形成连接电子器件的金属连线。

[0032] 金属连线通常是层叠的、立体化的，即芯片中会包含多层金属连线，这些金属连线在加工时是从底向上一层一层堆叠的。在堆叠时，通常希望每层金属连线的表面尽可能的
平坦，因此一般需要对每层金属连线进行平坦化。与此同时，在堆叠时，通常希望每层金属
连线尽可能的表现出“均匀”的特征，所谓“均匀”就是使得填充区域（如指定的多边形区域）
内金属覆盖的面积的比例在一个合理的范围内，比如30% 80%之内，填充区域内金属覆盖的
~
面积的比例称为金属的密度。如果密度过高或过低，就视为不均匀。均匀的设计可以明显改
善每层金属连线的表面的平坦性。

[0033] 实际设计中，金属连线的密度控制是通过添加填充来实现的。一般在满足设计要求后，绝大多数情况下只会出现密度过低，而不会出现密度过高的问题。因此，可以通过添
加填充金属的方式来改善密度过低问题，填充的金属通常称为冗余填充金属，即这些填充
金属不承担电路连接功能，只是为了改善密度。

[0034] 经本申请的发明人发现，如图1所示，相关技术中，在整个填充区域填充的金属大多是单一或者少数固定图案的金属，故整个填充区域看起来通常是重复的花纹状，进而会
导致以下问题：当利用显微镜等光学设备在填充区域中寻找特定位置点或特定区域时，由
于放大后只能观察到填充区域中的某处局部区域（如图1中黑色圆圈区域），且因为整个填
充区域的图案重复导致不同的局部区域的图案之间没有差别或差别很小，所以无法确定当
前观察的是填充区域中的哪处局部区域，进而无法找寻到特定位置点或特定区域，即无法
实现精确的定位。

[0035] 鉴于发明人的上述研究发现，本申请实施例提供了一种芯片及其制备方法、半导体器件，能够解决现有技术中存在的在芯片的填充区域中特定位置点或特定区域无法准确
定位的技术问题。

[0036] 本申请实施例的技术构思在于：对于芯片中的填充区域，可以使用多种预设图案。在加入填充金属时，可以使用某种随机挑选图案的方法，或者是按特定的编码方法来挑选
图案，确保在至少相邻的（邻近的）局部区域内，填充图案呈现出非重复性。这样，由于至少
相邻的局部区域的填充图案呈非重复性，所以根据非重复性的图案可以确定当前观察的局
部区域为该相邻的局部区域中的具体哪处局部区域，进而依据局部区域的确定结果可以找
寻到特定位置点或特定区域，实现精确定位。

[0037] 下面首先对本申请实施例所提供的芯片进行介绍。

[0038] 图2示出了本申请一实施例提供的芯片的结构示意图。如图2所示，该芯片10包括：

[0039] 衬底101；

[0040] 电子器件层102，位于衬底101之上；

[0041] 层叠的金属连线层M1 Mn，位于电子器件层102之上，每层金属连线Mi可以与电子~
器件层102中的电子器件电连接；

[0042] 至少一层金属连线层Mi或除金属连线层Mi的其他层包括填充区域，填充区域包括多个局部区域，至少相邻的局部区域的填充图案不同。其中，1≤i≤n，i和n均为正整数，Mi
表示层叠的金属连线层M1 Mn中的一层或多层金属连线层。在本申请实施例中，除金属连线
~
层Mi的其他层例如可以包括不限于多晶硅层（POLY层）或diffusion层（简称DIFF层，也可称
扩散层）。

[0043] 需要说明的是，金属填充图案可以理解为上述的冗余填充金属的图案，即从垂直于衬底101的方向（如俯视）观察到的图案。此外，容易理解的是，由于芯片中的电子器件和
金属连线小而密集，所以观察芯片时，通常是利用显微镜等光学设备观察芯片放大后的局
部区域，故对于整个填充区域而言，填充区域可以包括多个局部区域。这里的局部区域并不
是严格意义上的，多个局部区域可以存在交叠，也可以不存在交叠。这是因为只要移动观察
区域，局部区域就会发生变化，以当前的观察区域为局部区域A为例，通过移动观察区域，可
以得到新的观察区域（局部区域B）。当观察区域完全移出局部区域A时，此时局部区域B与局
部区域A不存在交叠，而当观察区域没有完全移出局部区域A时，此时局部区域B与局部区域
A存在交叠。

[0044] 在本申请实施例中，由于至少相邻的多个局部区域的填充图案呈非重复性，所以根据非重复性的图案可以确定当前观察的局部区域为该相邻的多个局部区域中的具体哪
处局部区域，进而依据局部区域的确定结果可以找寻到特定位置点或特定区域，实现精确
定位。示例性地，例如可以在得到局部区域的确定结果之后，通过向特定位置点或特定区域
的方向调整光学设备的观察区域，从而找寻到特定位置点或特定区域。

[0045] 为了保证相邻的局部区域的填充图案呈非重复性，在一些实施例中，可以预先设置有多个第一图案，其中，不同的第一图案的形状不同，或者，不同的第一图案的形状相同
但面积不同。例如，多个第一图案可以包括长方形、正方形、平行四边形或其他形状。再例
如，虽然有多个第一图案的形状均为长方形，但是这几个长方形的面积不同。在设置填充金
属时，可以在局部区域设置一种金属填充图案，也可以在局部区域设置多种金属填充图案。
作为一种示例，当在局部区域设置一种金属填充图案时，可以从预设的多个第一图案中随
机挑选的一个图案作为金属填充图案。相邻的多个局部区域可以选择不同的第一图案，来
保证相邻的局部区域的填充图案呈非重复性。图3示意性示出了填充区域中的某个局部区
域（也称观察区域，图3中黑色圆圈区域）。如图3所示，作为另一种示例，在整个填充区域中，
也可以从预设的多个第一图案中随机挑选多个图案作为每个局部区域的多种金属填充图
案。由于相邻的局部区域（观察区域）中的填充图案不相同，因此在观察区域（图3中黑色圆
圈区域）可以根据不同图案的特征精确的确定特定位置。需要说明的是，随机挑选的多个图
案彼此之间可以重复，也可以不重复，只要能保证相邻的局部区域的填充图案（随机挑选的
多个图案组成的组合图案）呈非重复性即可。例如，图3所示的局部区域随机挑选了14个第
一图案a，这14个第一图案a可以彼此均不相同，也可以存在几个相同的第一图案a，如面积
相同的正方形。再例如，另一个局部区域也随机挑选了14个第一图案a，另一个局部区域中
的14个第一图案a中可以存在与图3所示的局部区域的14个第一图案a中的某些图案相同的
图案。在一些实施例中，相邻的局部区域可以理解为在小范围内移动观察区域，得到的两个
或两个以上的局部区域，该两个或两个以上的局部区域优选不存在交叠，但也可以存在交
叠，本申请实施例对此不作限定。

[0046] 在另一些具体的实施例中，也可以不预先设置多个第一图案，而是的图案，只要保证相邻的局部区域的填充图案呈非重复性即可。

[0047] 如图4所示，在另一些具体的实施例中，还可以预先设置包括多个编码图案的编码图案组。作为一种示例，编码图案组中的每个编码图案与数值一一对应。数值可以包括十进
制数值，如0、1、2、3、4、5、6、7、8和9。即，编码图案组中的每个编码图案与0 9中的一个数值
~
对应。这样，通过观察编码图案可以快速的读取出对应的数值，这个数值可以是坐标或者位
置标号，这样便可以快速获取编码图案所在位置的位置信息，不仅可以准确定位，而且可以
提高定位的速度，缩短定位时间。作为另一种示例，数值也可以是其他进制数值，如四进制，
八进制，十六进制，三十二进制等，具体可以根据实际情况灵活设定，本申请实施例对此不
作限定。例如，当局部区域中的填充金属的数量较少时，可以采取四进制，用分别与0、1、2和
3对应的四个编码图案组成编码图案组。再例如，当局部区域中的填充金属的数量较多时，
可以采取十六进制，用分别与各个十六进制数值对应的编码图案组成编码图案组。

[0048] 在本申请实施例中，填充区域中的每个局部区域（或称观察区域，图5中黑色圆圈区域）可以包括一个编码图案，也可以包括多个编码图案，本申请实施例对此不作限定。如
图5所示，填充区域中的每个局部区域（或称观察区域，图5中黑色圆圈区域）可以包括多个
编码图案。具体地，在整个填充区域中，可以从预设的编码图案组中挑选预设数量的编码图
案作为每个局部区域的多个编码图案，每个局部区域的多个编码图案共同构成每个局部区
域的填充图案。由于相邻的局部区域（观察区域）中的填充图案不相同，因此在观察区域（图
5中黑色圆圈区域）可以根据不同图案的特征精确的确定特定位置。需要说明的是，挑选的
预设数量的编码图案彼此之间可以重复，也可以不重复，只要能保证相邻的多个局部区域
的填充图案（挑选的多个编码图案组成的组合图案）呈非重复性即可。预设数量可以根据实
际情况灵活设定，本申请实施例对此不作限定。

[0049] 容易理解的是，当填充区域中的每个局部区域（或称观察区域）仅包括一个编码图案时，可以从预设的编码图案组挑选一个编码图案作为每个局部区域的编码图案，即填充
图案。相邻的多个局部区域可以从预设的编码图案组挑选不同的编码图案，来保证相邻的
局部区域的填充图案呈非重复性。

[0050] 为了实现快速定位，在一些具体实施例中，编码图案可以表征编码图案所在位置的位置信息或者表征编码图案所在的局部区域的位置信息。由于编码图案的形状能够反映
位置信息，所以通过局部区域中的编码图案可以快速的读取出编码图案或局部区域的位置
信息，不仅具有准确定位的优点，而且可以提高定位的速度，缩短定位时间。

[0051] 在一些具体的示例中，位置信息可以包括芯片所在的相对坐标系中的坐标，如（x，y）。其中，x表示横坐标，y表示纵坐标。例如，编码图案所在位置的位置信息可以包括编码图
案的中心点所在位置在芯片所在的相对坐标系中的坐标。例如，编码图案所在的局部区域
的位置信息可以包括编码图案所在的局部区域在芯片所在的相对坐标系中的坐标。通过局
部区域中的编码图案可以快速的读取出编码图案或局部区域的坐标，不仅具有准确定位的
优点，而且可以提高定位的速度，缩短定位时间。

[0052] 需要说明的是，芯片所在的相对坐标系可以是整体的相对坐标系，也可以是局部的相对坐标系。整体的相对坐标系可以理解为多层金属连线共用同一个相对坐标系，局部
的相对坐标系可以理解为每层金属连线单独使用一个相对坐标系，本申请实施例对于相对
坐标系不作限定。

[0053] 在另一些具体的实施例中，位置信息也可以包括位置编号，如1、2、3、4和5。编码图案所在的位置信息可以包括编码图案的中心点所在位置在芯片所在的相对坐标系中的位
置编号。例如，编码图案所在的局部区域的位置信息可以包括编码图案所在的局部区域在
芯片所在的相对坐标系中的位置编号。例如，其中一个编码图案对应的位置编号为8。通过
局部区域中的编码图案可以快速的读取出编码图案或局部区域的位置编号，不仅具有准确
定位的优点，而且可以提高定位的速度，缩短定位时间。

[0054] 基于上述实施例提供的芯片，相应地，本申请还提供了芯片的制备方法的具体实现方式。请参见以下实施例。

[0055] 如图6所示，本申请实施例提供的芯片的制备方法包括以下步骤：

[0056] S101、提供衬底；

[0057] S102、在衬底上形成电子器件层；

[0058] S103、在电子器件层上形成层叠的金属连线层；

[0059] 其中，在形成至少一层金属连线层或除金属连线层的其他层的过程中，在至少一层金属连线层或除金属连线层的其他层的填充区域设置填充金属，填充区域包括多个局部
区域，至少相邻的局部区域的填充图案不同。

[0060] 在本申请实施例中，由于至少相邻的多个局部区域的填充图案呈非重复性，所以根据非重复性的图案可以确定当前观察的局部区域为该相邻的多个局部区域中的具体哪
处局部区域，进而依据局部区域的确定结果可以找寻到特定位置点或特定区域，实现精确
定位。

[0061] 在一些实施例中，填充图案为从预设的多个第一图案中随机挑选的一个图案或随机挑选的多个图案组成的组合图案。

[0062] 在一些实施例中，不同的第一图案的形状不同，或者，不同的第一图案的形状相同但面积不同。

[0063] 在一些实施例中，填充图案包括局部区域中一个编码图案或者多个编码图案。

[0064] 在一些实施例中，编码图案表征编码图案所在位置的位置信息或者表征编码图案所在的局部区域的位置信息。

[0065] 在一些实施例中，位置信息包括芯片所在的相对坐标系中的坐标。

[0066] 在一些实施例中，编码图案为从预设的编码图案组中挑选的图案，编码图案组包括多个编码图案。

[0067] 在一些实施例中，编码图案组中的每个编码图案与数值一一对应，数值包括十进制数值、八进制数值或十六进制数值。

[0068] 本申请实施例提供的芯片的制备方法中各个实施例的具体实现过程请参见上文本申请实施例提供的芯片中各个实施例的描述，两者能够达到相同的技术效果，为简洁描
述，在此不再赘述。

[0069] 基于上述实施例提供的芯片和芯片的制备方法，相应地，本申请实施例还提供了一种电子设备，电子设备包括如上述实施例提供的芯片10。

[0070] 以上，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施
例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技
术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些
修改或替换都应涵盖在本申请的保护范围之内。