半导体器件

摘要

一种半导体器件，涉及半导体技术领域。该半导体器件包括衬底、位于衬底上的半导体叠层、位于半导体叠层上且间隔排布的源极欧姆金属和漏极欧姆金属、与源极欧姆金属接触连接的源极互连金属、与漏极欧姆金属接触连接的漏极互连金属、位于源极互连金属与漏极互连金属之间且与半导体叠层接触连接的栅极金属，以及位于半导体叠层上且与源极互连金属形成金属互连的源场板；其中，源场板位于源极互连金属和漏极互连金属之间，源场板至漏极欧姆金属的距离小于源场板至漏极互连金属的距离。该半导体器件能够在不额外增加器件面积的条件下减小源极和漏极之间的寄生电容，从而提高器件的漏极效率。

权利要求

1.一种半导体器件，其特征在于，包括衬底、位于所述衬底上的半导体叠层、位于所述半导体叠层上且间隔排布的源极欧姆金属和漏极欧姆金属、与所述源极欧姆金属接触连接的源极互连金属、与所述漏极欧姆金属接触连接的漏极互连金属、位于所述源极互连金属与所述漏极互连金属之间且与所述半导体叠层接触连接的栅极金属，以及位于所述半导体叠层上且与所述源极互连金属形成金属互连的源场板；

其中，所述源场板位于所述源极互连金属和所述漏极互连金属之间，所述源场板至所述漏极欧姆金属的距离小于所述源场板至所述漏极互连金属的距离；所述源场板至所述漏极欧姆金属的距离为第一距离，所述漏极互连金属的外周壁至所述漏极欧姆金属的外周壁之间的距离为第二距离，所述第二距离为所述第一距离的1至3倍。

2.根据权利要求1所述的半导体器件，其特征在于，所述漏极互连金属沿第一方向的宽度与所述漏极欧姆金属沿第一方向的宽度的比值在0.3至0.6之间，所述第一方向为所述源极互连金属和所述漏极互连金属的排布方向。

3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述半导体叠层上的第一钝化层和位于所述第一钝化层上的第二钝化层，所述第一钝化层覆盖所述源极欧姆金属和所述漏极欧姆金属，所述源极互连金属依次穿过所述第二钝化层和所述第一钝化层与所述源极欧姆金属接触连接，所述漏极互连金属依次穿过所述第二钝化层和所述第一钝化层与所述漏极欧姆金属接触连接，所述栅极金属穿过所述第一钝化层与所述半导体叠层接触连接。

4.根据权利要求1至3中任意一项所述的半导体器件，其特征在于，所述源场板至所述源极欧姆金属的距离小于所述源场板至所述源极互连金属的距离。

5.根据权利要求4所述的半导体器件，其特征在于，所述源场板至所述漏极欧姆金属的距离为第一距离，所述源极互连金属的外周壁至所述源极欧姆金属的外周壁之间的距离为第三距离，所述第三距离为所述第一距离的3至5倍。

6.根据权利要求4所述的半导体器件，其特征在于，所述源极互连金属沿第一方向的宽度与所述源极欧姆金属沿第一方向的宽度的比值在0.6至0.8之间，所述第一方向为所述源极互连金属和所述漏极互连金属的排布方向。

7.根据权利要求3所述的半导体器件，其特征在于，所述源场板至所述源极欧姆金属的距离小于所述源场板至所述源极互连金属的距离；所述半导体器件还包括分别穿过所述第二钝化层并包覆所述漏极互连金属外周壁和所述源极互连金属外周壁的两第一包覆层，两所述第一包覆层之间形成有覆盖所述第二钝化层和所述源场板的第三钝化层，其中，所述第一包覆层的材料为低介电常数的材料。

8.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括第二包覆层，所述第二包覆层穿过所述第三钝化层以包覆所述源场板的外周壁，其中，所述第二包覆层的材料为低介电常数的材料。

9.根据权利要求1至3中任意一项所述的半导体器件，其特征在于，所述漏极互连金属为第一叠层结构，所述第一叠层结构包括至少两层依次设置于所述漏极欧姆金属上的第一子金属层，所述第一叠层结构位于远离所述漏极欧姆金属的一层第一子金属层至所述源场板的距离大于所述漏极欧姆金属至所述源场板的距离。

10.根据权利要求9所述的半导体器件，其特征在于，每层所述第一子金属层至所述源场板的距离均大于所述漏极欧姆金属至所述源场板的距离，且靠近所述漏极欧姆金属的第一子金属层沿第一方向的宽度大于远离所述漏极欧姆金属的第一子金属层沿第一方向的宽度，所述第一方向为所述源极互连金属和所述漏极互连金属的排布方向。

11.根据权利要求9所述的半导体器件，其特征在于，所述源极互连金属为第二叠层结构，所述第二叠层结构包括至少两层依次设置于所述源极欧姆金属上的第二子金属层，所述第二叠层结构位于远离所述源极欧姆金属的一层第二子金属层至所述源场板的距离大于所述源极欧姆金属至所述源场板的距离。

12.根据权利要求11所述的半导体器件，其特征在于，每层所述第二子金属层至所述源场板的距离均大于所述源极欧姆金属至所述源场板的距离，且靠近所述源极欧姆金属的第二子金属层沿第一方向的宽度大于远离所述源极欧姆金属的第二子金属层沿第一方向的宽度，所述第一方向为所述源极互连金属和所述漏极互连金属的排布方向。

说明书

半导体器件

技术领域

[0001] 本公开涉及半导体技术领域，具体而言，涉及一种半导体器件。

背景技术

[0002] 近年来，以氮化镓（GaN）为代表的第三代半导体迅猛发展，能在碳化硅（SiC）、蓝宝石以及硅衬底上得到较好的外延结构。GaN材料具有较大的禁带宽度和较高的饱和电子漂
移速度，在微波尤其是毫米波应用中具有显著的优势。除此之外，GaN材料具有高热导率、高
击穿电压、较强的抗辐射能力以及较佳的耐高温特性，适合制作高频、高效率、耐高压的射
频微波器件，在太空探索、军用雷达及5G通信等领域也得到了广泛的应用。

[0003] 对于射频GaN器件，漏极效率（Drain efficiency）是衡量其射频性能的关键指标之一，而影响漏极效率的主要因素为源漏之间的寄生电容Cds。对应地，源漏之间的寄生电
容Cds越小，漏极效率越高。为减少源漏之间的寄生电容，现有技术中通常通过增加源场板
和漏极的间距的方法来实现。然而，这种减少源极和漏极的寄生电容的方式，会导致器件面
积的增加，难以满足器件小型化集成化的要求。

发明内容

[0004] 本发明的目的在于提供一种半导体器件，其能够在不额外增加器件面积的条件下减小源极和漏极之间的寄生电容，从而提高器件的漏极效率。

[0005] 本公开的实施例是这样实现的：

[0006] 本公开的一方面，提供一种半导体器件，该半导体器件包括衬底、位于衬底上的半导体叠层、位于半导体叠层上且间隔排布的源极欧姆金属和漏极欧姆金属、与源极欧姆金
属接触连接的源极互连金属、与漏极欧姆金属接触连接的漏极互连金属、位于源极互连金
属与漏极互连金属之间且与半导体叠层接触连接的栅极金属，以及位于半导体叠层上且与
源极互连金属形成金属互连的源场板；其中，源场板位于源极互连金属和漏极互连金属之
间，源场板至漏极欧姆金属的距离小于源场板至漏极互连金属的距离。该半导体器件能够
在不额外增加器件面积的条件下减小源极和漏极之间的寄生电容，从而提高器件的漏极效
率。

[0007] 可选地，漏极互连金属在衬底上的正投影面积小于漏极欧姆金属在衬底上的正投影面积。

[0008] 可选地，漏极互连金属在衬底上的正投影位于漏极欧姆金属在衬底上的正投影的中间区域。

[0009] 可选地，源场板至漏极欧姆金属的距离为第一距离，漏极互连金属的外周壁至漏极欧姆金属的外周壁之间的距离为第二距离，第二距离为第一距离的1至3倍。

[0010] 可选地，漏极互连金属沿第一方向的宽度与漏极欧姆金属沿第一方向的宽度的比值在0.3至0.6之间，第一方向为源极互连金属和漏极互连金属的排布方向。

[0011] 可选地，所述半导体器件还包括位于所述半导体叠层上的第一钝化层和位于所述第一钝化层上的第二钝化层，所述第一钝化层覆盖所述源极欧姆金属和所述漏极欧姆金
属，所述源极互连金属依次穿过所述第二钝化层和所述第一钝化层与所述源极欧姆金属接
触连接，所述漏极互连金属依次穿过所述第二钝化层和所述第一钝化层与所述漏极欧姆金
属接触连接，所述栅极金属穿过所述第一钝化层与所述半导体叠层接触连接。

[0012] 可选地，第一钝化层和第二钝化层的材质均为氮化硅。

[0013] 可选地，源极欧姆金属和漏极欧姆金属分别为由Ti层、Al层、Ni层和Au层组成的叠层；栅极金属为由Ni层和Au层组成的叠层。

[0014] 可选地，源场板至源极欧姆金属的距离小于源场板至源极互连金属的距离。

[0015] 可选地，源极互连金属在衬底上的正投影位于源极欧姆金属在衬底上的正投影的中间区域。

[0016] 可选地，源场板至漏极欧姆金属的距离为第一距离，源极互连金属的外周壁至源极欧姆金属的外周壁之间的距离为第三距离，第三距离为第一距离的3至5倍。

[0017] 可选地，源极互连金属沿第一方向的宽度与源极欧姆金属沿第一方向的宽度的比值在0.6至0.8之间，第一方向为源极互连金属和漏极互连金属的排布方向。

[0018] 可选地，源场板至源极欧姆金属的距离小于源场板至源极互连金属的距离；半导体器件还包括分别穿过第二钝化层并包覆漏极互连金属外周壁和源极互连金属外周壁的
两第一包覆层，两第一包覆层之间形成有覆盖第二钝化层和源场板的第三钝化层，其中，第
一包覆层的材料为低介电常数的材料。

[0019] 可选地，两第一包覆层均穿过第一钝化层以分别包覆漏极欧姆金属和源极欧姆金属的外周壁。

[0020] 可选地，半导体器件还包括第二包覆层，第二包覆层穿过第三钝化层以包覆源场板的外周壁，其中，第二包覆层的材料为低介电常数的材料。

[0021] 可选地，漏极互连金属为第一叠层结构，第一叠层结构包括至少两层依次设置于漏极欧姆金属上的第一子金属层，第一叠层结构位于远离漏极欧姆金属的一层第一子金属
层至源场板的距离大于漏极欧姆金属至源场板的距离。

[0022] 可选地，每层第一子金属层至源场板的距离均大于漏极欧姆金属至源场板的距离，且靠近漏极欧姆金属的第一子金属层沿第一方向的宽度大于远离漏极欧姆金属层的第
一子金属层沿第一方向的宽度，第一方向为源极互连金属和漏极互连金属的排布方向。

[0023] 可选地，源极互连金属为第二叠层结构，第二叠层结构包括至少两层依次设置于源极欧姆金属上的第二子金属层，第二叠层结构位于远离源极欧姆金属的一层第二子金属
层至源场板的距离大于源极欧姆金属至源场板的距离。

[0024] 可选地，每层第二子金属层至源场板的距离均大于源极欧姆金属至源场板的距离，且靠近源极欧姆金属的第二子金属层沿第一方向的宽度大于远离源极欧姆金属层的第
二子金属层沿第一方向的宽度，第一方向为源极互连金属和漏极互连金属的排布方向。

[0025] 本公开的另一方面，提供一种半导体器件的制备方法，该半导体器件的制备方法包括：在衬底上形成半导体叠层；在半导体叠层上形成第一光刻胶层，并刻蚀第一光刻胶层
以定义出露出半导体叠层的第一窗口和第二窗口；在第一窗口内形成与半导体叠层接触连
接的源极欧姆金属、在第二窗口内形成与半导体叠层接触连接的漏极欧姆金属；去除第一
光刻胶层，在半导体叠层上形成第一钝化层，第一钝化层覆盖源极欧姆金属和漏极欧姆金
属；刻蚀第一钝化层以在第一钝化层上形成栅槽；在第一钝化层上形成栅极金属，栅极金属
穿过栅槽与半导体叠层接触连接；在第一钝化层上形成覆盖栅极金属的第二钝化层；在第
二钝化层上形成第二光刻胶层，刻蚀部分第二光刻胶层以分别形成露出第二钝化层的第一
刻蚀窗口和第二刻蚀窗口；通过第一刻蚀窗口和第二刻蚀窗口依次刻蚀第二钝化层和第一
钝化层，以分别定义出露出源极欧姆金属的第三窗口和露出漏极欧姆金属的第四窗口；刻
蚀第二光刻胶层，以在第三窗口和第四窗口之间定义出露出第二钝化层的第五窗口；在第
三窗口内形成源极互连金属、在第四窗口内形成漏极互连金属、在第五窗口内形成与源极
互连金属金属互连的源场板；其中，源场板至漏极欧姆金属的距离小于源场板至漏极互连
金属的距离。

[0026] 可选地，漏极互连金属在衬底上的正投影面积小于漏极欧姆金属在衬底上的正投影面积。

[0027] 本公开的有益效果包括：

[0028] 本申请提供的半导体器件，包括衬底、位于衬底上的半导体叠层、位于半导体叠层上且间隔排布的源极欧姆金属和漏极欧姆金属、与源极欧姆金属接触连接的源极互连金
属、与漏极欧姆金属接触连接的漏极互连金属、位于源极互连金属与漏极互连金属之间且
与半导体叠层接触连接的栅极金属，以及位于半导体叠层上且与源极互连金属形成金属互
连的源场板；其中，源场板位于源极互连金属和漏极互连金属之间，源场板至漏极欧姆金属
的距离小于源场板至漏极互连金属的距离。本申请通过将源场板至漏极欧姆金属的距离设
置为小于源场板至漏极互连金属的距离，从而增大源场板至漏极互连金属的距离，进而可
以实现减小源极和漏极之间的寄生电容Cds，如此便可以提高漏极效率，提高器件品质。

附图说明

[0029] 为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对
范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这
些附图获得其他相关的附图。

[0030] 图1为本公开一些实施例提供的半导体器件的结构示意图之一；

[0031] 图2为本公开一些实施例提供的半导体器件的制备方法的流程示意图；

[0032] 图3为本公开一些实施例提供的半导体器件的制备过程示意图之一；

[0033] 图4为本公开一些实施例提供的半导体器件的制备过程示意图之二；

[0034] 图5为本公开一些实施例提供的半导体器件的制备过程示意图之三；

[0035] 图6为本公开一些实施例提供的半导体器件的制备过程示意图之四；

[0036] 图7为本公开一些实施例提供的半导体器件的制备过程示意图之五；

[0037] 图8为本公开一些实施例提供的半导体器件的制备过程示意图之六；

[0038] 图9为本公开一些实施例提供的半导体器件的制备过程示意图之七；

[0039] 图10为本公开一些实施例提供的半导体器件的制备过程示意图之八；

[0040] 图11为本公开一些实施例提供的半导体器件的制备过程示意图之九；

[0041] 图12为本公开一些实施例提供的半导体器件的制备过程示意图之十；

[0042] 图13为本公开一些实施例提供的半导体器件的结构示意图之二；

[0043] 图14为本公开一些实施例提供的半导体器件的结构示意图之三；

[0044] 图15为本公开一些实施例提供的半导体器件的结构示意图之四；

[0045] 图16为本公开一些实施例提供的半导体器件的结构示意图之五；

[0046] 图17为本公开一些实施例提供的半导体器件的结构示意图之六。

[0047] 图标：10‑衬底；20‑半导体叠层；21‑缓冲层；22‑沟道层；23‑插入层；24‑势垒层；31‑源极欧姆金属；32‑漏极欧姆金属；41‑源极互连金属；411‑第二子金属层；42‑漏极互连
金属；421‑第一子金属层；43‑栅极金属；50‑源场板；60‑第一钝化层；61‑栅槽；70‑第二钝化
层；80‑第一光刻胶层；81‑第一窗口；82‑第二窗口；83‑第三窗口；84‑第四窗口；85‑第五窗
口；90‑第二光刻胶层；91‑第一刻蚀窗口；92‑第二刻蚀窗口；a‑第一距离；b‑第二距离；c‑第
一方向；d‑第三距离；93‑第一包覆层；94‑第三钝化层；95‑第二包覆层。

具体实施方式

[0048] 下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技
术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，
这些概念和应用属于本公开和随附权利要求的范围内。

[0049] 应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本
公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。
如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。

[0050] 应当理解，当一个元件（诸如层、区域或衬底）被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存
在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个
元件上”时，不存在介于中间的元件。同样，应当理解，当元件（诸如层、区域或衬底）被称为
“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接
在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接
在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理
解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个
元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到
另一个元件时，不存在介于中间的元件。

[0051] 诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。
应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的
不同取向。

[0052] 本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括
复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操
作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元
件、部件和/或上述各项的组。

[0053] 除非另外界定，否则本文中使用的所有术语（包括技术术语和科学术语）的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应
解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度
正式的意义进行解释，除非本文中已明确这样界定。

[0054] 请参照图1，本实施例提供一种半导体器件，该半导体器件包括衬底10、位于衬底10上的半导体叠层20、位于半导体叠层20上且间隔排布的源极欧姆金属31和漏极欧姆金属
32、与源极欧姆金属31接触连接的源极互连金属41、与漏极欧姆金属32接触连接的漏极互
连金属42、位于源极互连金属41与漏极互连金属42之间且与半导体叠层20接触连接的栅极
金属43，以及位于半导体叠层20上且与源极互连金属41形成金属互连的源场板50；其中，源
场板50位于源极互连金属41和漏极互连金属42之间，源场板50至漏极欧姆金属32的距离小
于源场板50至漏极互连金属42的距离。

[0055] 其中，上述半导体叠层20可以包括位于衬底10上的缓冲层21、位于缓冲层21上的沟道层22、位于沟道层22上的插入层23以及位于插入层23上的势垒层24，源极欧姆金属31
和漏极欧姆金属32均位于势垒层24上。在本实施例中，衬底10的材质可以为碳化硅。缓冲层
21、沟道层22、插入层23和势垒层24的材质本领域技术人员可以根据需要选择，本申请不做
限制。

[0056] 源极欧姆金属31和漏极欧姆金属32分别位于势垒层24上的源极区域和势垒层24上的漏极区域。可选地，源极欧姆金属31和漏极欧姆金属32分别为由Ti层、Al层、Ni层和Au
层组成的叠层。其中，源极欧姆金属31和漏极欧姆金属32的Ti层靠近衬底10，源极欧姆金属
31和漏极欧姆金属32的Au层远离衬底10。

[0057] 源极互连金属41位于源极欧姆金属31远离衬底10的一侧，且源极互连金属41和源极欧姆金属31接触连接；漏极互连金属42位于漏极欧姆金属32远离衬底10的一侧，且漏极
互连金属42和漏极欧姆金属32接触连接。其中，本申请对源极互连金属41和漏极互连金属
42的材质不做限制，本领域技术人员可以自行选择合适材质。

[0058] 栅极金属43位于源极互连金属41和漏极互连金属42之间，且栅极金属43与半导体叠层20的上表面接触连接。其中，栅极金属43为由Ni层和Au层组成的叠层，且栅极金属43的
Ni层靠近衬底10、Au层远离衬底10。

[0059] 源场板50位于半导体叠层20上，且与源极互连金属41电气连接。源场板50的材质本领域技术人员可以自行选择，本申请不做限制。

[0060] 其中，在本实施例中，源场板50位于源极互连金属41和漏极互连金属42之间，且源场板50至漏极欧姆金属32的距离小于源场板50至漏极互连金属42的距离。请参照图1所示，
显然，源场板50至漏极欧姆金属32的距离是小于源场板50至漏极互连金属42的距离的。这
样，在不改变漏极欧姆金属32宽度（该宽度方向对应至图1中则为图1所示的水平方向）的条
件下，本申请通过缩短漏极互连金属42的宽度（源场板50至漏极欧姆金属32的距离小于源
场板50至漏极互连金属42的距离，即相当于缩短了漏极互连金属42的宽度），可以增加源场
板50到漏极互连金属42的距离，从而减小源极和漏极之间的寄生电容Cds，如此便可以提高
漏极效率。

[0061] 综上所述，本申请提供的半导体器件，包括衬底10、位于衬底10上的半导体叠层20、位于半导体叠层20上且间隔排布的源极欧姆金属31和漏极欧姆金属32、与源极欧姆金
属31接触连接的源极互连金属41、与漏极欧姆金属32接触连接的漏极互连金属42、位于源
极互连金属41与漏极互连金属42之间且与半导体叠层20接触连接的栅极金属43，以及位于
半导体叠层20上且与源极互连金属41形成金属互连的源场板50；其中，源场板50位于源极
互连金属41和漏极互连金属42之间，源场板50至漏极欧姆金属32的距离小于源场板50至漏
极互连金属42的距离。本申请通过将源场板50至漏极欧姆金属32的距离设置为小于源场板
50至漏极互连金属42的距离，从而增大源场板50至漏极互连金属42的距离，进而可以实现
减小源极和漏极之间的寄生电容Cds，如此便可以提高漏极效率，提高器件品质。

[0062] 需要说明的是，源场板50至漏极欧姆金属32的距离小于源场板50至漏极互连金属42的距离可以是漏极互连金属42和漏极欧姆金属32共同形成倒T型。

[0063] 示例地，在一种实施例中，漏极互连金属42在衬底10上的正投影面积小于漏极欧姆金属32在衬底10上的正投影面积。在这种情况下，可选地，漏极互连金属42在衬底10上的
正投影位于漏极欧姆金属32在衬底10上的正投影的中间区域。这样，漏极互连金属42和漏
极欧姆金属32可以共同形成倒T型，如此，相当于未改变漏极欧姆金属32的宽度，而将漏极
互连金属42的两侧均向内回缩。

[0064] 为避免漏极互连金属42缩小的范围过大影响漏极互连金属42的正常性能，或者缩小的范围过小导致源极和漏极之间的寄生电容Cds实质减少的效果不佳，在本实施例中，可
选地，源场板50至漏极欧姆金属32的距离为第一距离a，漏极互连金属42的外周壁至漏极欧
姆金属32的外周壁之间的距离为第二距离b，第二距离b为第一距离a的1至3倍。示例地，该
第二距离b可以为第一距离a的1倍，也可以为第一距离a的2倍或者3倍。

[0065] 还有，在一种可选的实施例中，上述漏极互连金属42沿第一方向c的宽度与漏极欧姆金属32沿第一方向c的宽度的比值在0.3至0.6之间，第一方向c为源极互连金属41和漏极
互连金属42的排布方向。对应至图1中，第一方向c则为图示的水平方向，漏极互连金属42沿
第一方向c的宽度和漏极欧姆金属32沿第一方向c的宽度均为图1所示的沿水平方向的宽
度。示例地，漏极互连金属42沿第一方向c的宽度与漏极欧姆金属32沿第一方向c的宽度的
比值可以为0.3、0.4、0.5或者0.6等。

[0066] 进一步地，请参照图1，在本实施例中，可选地，半导体器件还包括位于半导体叠层20上的第一钝化层60，第一钝化层60覆盖源极欧姆金属31和漏极欧姆金属32，且源极互连
金属41穿过第一钝化层60与源极欧姆金属31接触连接，漏极互连金属42穿过第一钝化层60
与漏极欧姆金属32接触连接，栅极金属43穿过第一钝化层60与半导体叠层20接触连接。

[0067] 其中，第一钝化层60的材质为氮化硅。第一钝化层60的厚度本申请不做限制，本领域技术人员可以自行选择合适的厚度。

[0068] 可选地，半导体器件还包括位于第一钝化层60上的第二钝化层70，源极互连金属41依次穿过第二钝化层70和第一钝化层60与源极欧姆金属31接触连接，漏极互连金属42依
次穿过第二钝化层70和第一钝化层60与漏极欧姆金属32接触连接，栅极金属43穿过第一钝
化层60与半导体叠层20接触连接。

[0069] 其中，源场板50位于第二钝化层70的上表面，本申请提供的半导体器件通过第二钝化层70将源场板50和栅极金属43隔开。同样地，第二钝化层70的材质与第一钝化层60的
材质相同，也为氮化硅。

[0070] 本申请提供的半导体器件，通过将源场板50至漏极欧姆金属32的距离设置为小于源场板50至漏极互连金属42的距离，可以减少源极和漏极之间的寄生电容；同时，本申请通
过将漏极互连金属42靠近源场板50的一侧朝向远离源场板50的方向回缩，还可以减少沟道
因钝化层金属堆叠高度差较大造成的钝化层处存在应力过大的问题，从而提高器件可靠
性。

[0071] 半导体器件中体积最大的金属当属源极互连金属41与漏极互连金属42，因此，为进一步降低源极互连金属41和漏极互连金属42之间的寄生电容Cds，在本实施例中，还可以
将位于源极欧姆金属31上的源极互连金属41也进行内缩设置。即，在本实施例中，源场板50
至源极欧姆金属31的距离小于源场板50至源极互连金属41的距离，请参照图13所示。这样，
本申请通过将源极互连金属41和漏极互连金属42均进行内缩，可以极大的降低源极和漏极
之间的寄生电容，进而提高漏极效率，提高器件品质。

[0072] 与当漏极互连金属42相对漏极欧姆金属32内缩时同理，当源极互连金属41相对源极欧姆金属31内缩时，源极互连金属41在衬底10上的正投影面积也小于源极欧姆金属31在
衬底10上的正投影面积。

[0073] 而且，源极互连金属41在衬底10上的正投影可以位于源极欧姆金属31在衬底10上的正投影的中间区域。这样，源极互连金属41同样可以和源极欧姆金属31之间形成倒T型，
如此，相当于未改变源极欧姆金属31的宽度，而将源极互连金属41的两侧均向内回缩。

[0074] 如图13所示，为避免源极互连金属41缩小的范围过大影响源极互连金属41的正常性能，或者缩小的范围过小导致源极和漏极之间的寄生电容Cds实质减少的效果不佳，在本
实施例中，源场板50至漏极欧姆金属32的距离为第一距离a，源极互连金属41的外周壁至源
极欧姆金属31的外周壁之间的距离为第三距离d，第三距离d为第一距离a的3至5倍。

[0075] 示例地，第三距离d可以为第一距离a的3倍、4倍或者5倍等任意一种，本申请对具体倍数的数值不做限制。

[0076] 同时，在一种可选的实施例中，考虑到源极过孔的存在，为避免器件的可靠性受到影响，源极互连金属41沿第一方向c的宽度与源极欧姆金属31沿第一方向c的宽度的比值在
0.6至0.8之间，第一方向c为源极互连金属41和漏极互连金属42的排布方向，对应至图13中
则为图示的水平方向。

[0077] 请参照图14，可选地，源场板50至源极欧姆金属31的距离小于源场板50至源极互连金属41的距离；半导体器件还包括分别穿过第二钝化层70并包覆漏极互连金属42外周壁
和源极互连金属41外周壁的两第一包覆层93，两第一包覆层93之间形成有覆盖第二钝化层
70和源场板50的第三钝化层94，其中，第一包覆层93的材料为低介电常数的材料。

[0078] 需要说明的是，如图14所示，两第一包覆层93分别位于图示方向的左右两侧，且两第一包覆层93一一对应包覆源极互连金属41的外周壁和漏极互连金属42的外周壁。具体
地，在本实施例中，其中一个第一包覆层93穿过第二钝化层70包覆源极互连金属41的外周；
另一个第一包覆层93穿过第二钝化层70包覆漏极互连金属42的外周。示例地，两第一包覆
层93可以是一步形成的。

[0079] 在本实施例中，两第一包覆层93的材料为低介电常数的材料。在这里，需要说明的是，第一包覆层93的材料为低介电常数的材料是指相对源极互连金属41和漏极互连金属42
之间的其他层级（即第一钝化层60、第二钝化层70和第三钝化层94）而言，第一包覆层93的
介电常数是最低的。这样，就相当于降低了源极和漏极之间的两极板之间的极板间介质的
介电常数ε，如此，也可以对源极和漏极之间的寄生电容的降低起到效果。

[0080] 示例地，该第一包覆层93的材料可以为PI胶。当然，应理解，PI胶仅为本申请给出的一种示例，不应当看做是对本申请的第一包覆层93的材料的唯一限制，只要第一包覆层
93的材料的介电常数低于第一钝化层60、第二钝化层70和第三钝化层94的介电常数即可。

[0081] 需要说明的是，两第一包覆层93可以仅是穿过第二钝化层70以分别包覆源极互连金属41的外周壁和漏极互连金属42的外周壁，如图14所示；也可以是，穿过第二钝化层70和
第一钝化层60以分别包覆源极互连金属41的整个外周壁和漏极互连金属42的整个外周壁，
图未示；还可以是，分别完全覆盖源极互连金属41和源极欧姆金属31的外周壁以及完全覆
盖漏极互连金属42和漏极欧姆金属32的外周壁，如图15所示。

[0082] 当如图15所示时，两第一包覆层93均还穿过第一钝化层60以分别包覆漏极欧姆金属32和源极欧姆金属31的外周壁。这时，则其中一个第一包覆层93完全包覆源极互连金属
41和源极欧姆金属31的外周壁部分，另一个第一包覆层93完全包覆漏极互连金属42和漏极
欧姆金属32的外周壁部分。

[0083] 进一步地，如图16所示，半导体器件还包括第二包覆层95，第二包覆层95穿过第三钝化层94以包覆源场板50的外周壁，其中，第二包覆层95的材料为低介电常数的材料。

[0084] 需要说明的是，第一包覆层93和第二包覆层95的材料可以相同，且第一包覆层93和第二包覆层95可以是同步制作的，也可以是分步制作的。

[0085] 其中，需要注意的是，第二包覆层95需要至少包覆源场板50靠近漏极互连金属42的一侧。在此基础上，第二包覆层95可以是如图16所示，包覆未与第二钝化层70接触的所有
的外周壁部分。

[0086] 还有，在一种可选的实施例中，还可以是仅将第一钝化层60、第二钝化层70和第三钝化层94中的至少任意一个钝化层的材料替换为比其自身（此处，自身是指被替换的钝化
层）介电常数更低的材料。当被替换的钝化层为叠层时，也可以仅替换该叠层中的一层或者
多层的材料为更低的介电常数的材料。或者，也可以针对性的将第一钝化层60、第二钝化层
70和第三钝化层94中介电常数最高的材料替换为低介电常数的材料。

[0087] 请参照图17，可选地，漏极互连金属42为第一叠层结构，第一叠层结构包括至少两层依次设置于漏极欧姆金属32上的第一子金属层421，第一叠层结构位于远离漏极欧姆金
属32的一层第一子金属层421至源场板50的距离大于漏极欧姆金属32至源场板50的距离。
即，第一叠层结构最上层的一层第一子金属层421至源场板50的距离是大于漏极欧姆金属
32至源场板50的距离的。

[0088] 简言之，当漏极互连金属42为第一叠层结构时，则第一叠层结构的多个第一子金属层421之间也可以形成倒T型。其中，可以是每层第一子金属层421都分别内缩，也可以是
仅部分第一子金属层421进行内缩。当仅部分第一子金属层421进行内缩时，则内缩的第一
子金属层421为远离漏极欧姆金属32的第一子金属层421。例如，当第一叠层结构包括两层
第一子金属层421时，则位于远离漏极欧姆金属32的第一子金属层421至源场板50的距离一
定是大于漏极欧姆金属32至源场板50的距离的，而靠近漏极欧姆金属32的第一子金属层
421至源场板50的距离可以大于也可以等于漏极欧姆金属32至源场板50的距离。

[0089] 可选地，当每层第一子金属层421均进行内缩时，则每层第一子金属层421至源场板50的距离均大于漏极欧姆金属32至源场板50的距离，且靠近漏极欧姆金属32的第一子金
属层421沿第一方向c的宽度大于远离漏极欧姆金属32的第一子金属层421沿第一方向c的
宽度，第一方向c为源极互连金属41和漏极互连金属42的排布方向。如图17所示，图17示出
的是漏极互连金属42包括两层第一子金属层421时的示意图，这时，靠近漏极欧姆金属32的
第一子金属层421沿第一方向c的宽度大于另一层第一子金属层421沿第一方向c的宽度。当
漏极互连金属42包括超过两层第一子金属层421时，本领域技术人员可以根据上述描述简
单推理得到，故本申请不再赘述。

[0090] 同理，如图17所示，可选地，源极互连金属41为第二叠层结构，第二叠层结构包括至少两层依次设置于源极欧姆金属31上的第二子金属层411，第二叠层结构位于远离源极
欧姆金属的一层第二子金属层411至源场板50的距离大于源极欧姆金属31至源场板50的距
离。即，第二叠层结构最上层的一层第二子金属层411至源场板50的距离是大于源极欧姆金
属31至源场板50的距离的。

[0091] 在一种可选的实施例中，每层第二子金属层411至源场板50的距离均大于源极欧姆金属31至源场板50的距离，且靠近源极欧姆金属31的第二子金属层411沿第一方向c的宽
度大于远离源极欧姆金属31的第二子金属层411沿第一方向c的宽度，第一方向c为源极互
连金属41和漏极互连金属42的排布方向。例如，当第二叠层结构包括两层第二子金属层411
时，则位于远离源极欧姆金属31的第二子金属层411至源场板50的距离一定是大于源极欧
姆金属31至源场板50的距离的，而靠近源极欧姆金属31的第二子金属层411至源场板50的
距离可以大于也可以等于源极欧姆金属31至源场板50的距离。

[0092] 由于当源极互连金属41为第二叠层结构时，且与前文描述的漏极互连金属42为第一叠层结构的原理相同，且每层第二子金属层411至源场板50的距离均大于源极欧姆金属
31至源场板50的距离和每层第一子金属层421至源场板50的距离均大于漏极欧姆金属32至
源场板50的距离的原理也相同。故，本申请对当源极互连金属41也为叠层结构时的情况不
再进行重复解释，本领域技术人员可以参考前文描述简单推理得到。

[0093] 需要说明的是，在本实施例中，可以是源极互连金属41为第二叠层结构，且漏极互连金属42为第一叠层结构；也可以是源极互连金属41为第二叠层结构，且漏极互连金属42
为单层结构；还可以是源极互连金属41为单层结构，且漏极互连金属42为第一叠层结构。

[0094] 请参照图2，本公开的另一方面，还提供了一种半导体器件的制备方法，该半导体器件的制备方法包括：

[0095] S110、在衬底10上形成半导体叠层20。

[0096] 请参照图3，半导体叠层20包括位于衬底10上的缓冲层21、位于缓冲层21上的沟道层22、位于沟道层22上的插入层23以及位于插入层23上的势垒层24，源极欧姆金属31和漏
极欧姆金属32均位于势垒层24上。其中，衬底10的材质可以为碳化硅。还有，上述步骤S110
可以通过金属有机化合物化学气相沉积法在衬底10上形成半导体叠层20。

[0097] S120、在半导体叠层20上形成第一光刻胶层80，并刻蚀第一光刻胶层80以定义出露出半导体叠层20的第一窗口81和第二窗口82，如图4。

[0098] 其中，第一窗口81是用于后续在其内形成源极欧姆金属31的，第二窗口82是用于后续在其内形成漏极欧姆金属32的。第一窗口81和第二窗口82的大小本领域技术人员可以
根据源极欧姆金属31和漏极欧姆金属32的设置宽度而定，本申请不做限制。

[0099] S130、在第一窗口81内形成与半导体叠层20接触连接的源极欧姆金属31、在第二窗口82内形成与半导体叠层20接触连接的漏极欧姆金属32，如图5。

[0100] 需要说明的是，源极欧姆金属31和漏极欧姆金属32可以是一步形成的。即，可以是在第一光刻胶层80上整面蒸镀覆盖第一窗口81和第二窗口82的欧姆金属层，然后再剥离位
于第一光刻胶层80上的欧姆金属层，并保留位于第一窗口81和第二窗口82内的欧姆金属
层，从而得到源极欧姆金属31和漏极欧姆金属32。应理解，在剥离工艺之后还需要进行高温
热处理工艺，从而使得欧姆金属层合金化，从而使得源极欧姆金属31和漏极欧姆金属32分
别与半导体叠层20形成欧姆接触。

[0101] S140、去除第一光刻胶层80，在半导体叠层20上形成第一钝化层60，第一钝化层60覆盖源极欧姆金属31和漏极欧姆金属32，如图6。

[0102] 即去除在执行步骤S130之后剩余的第一光刻胶层80。

[0103] 另外，可以采用等离子体增强化学气相沉积法在半导体叠层20上沉积第一钝化层60。其中，第一钝化层60的材质为氮化硅。

[0104] S150、刻蚀第一钝化层60以在第一钝化层60上形成栅槽61，如图6。

[0105] 其中，该栅槽61是用于在后续供栅极金属43穿过以与半导体叠层20接触连接的。具体地，该栅槽61的尺寸本申请不做限制，本领域技术人员可以根据需要选择合适的尺寸。

[0106] S160、在第一钝化层60上形成栅极金属43，栅极金属43穿过栅槽61与半导体叠层20接触连接，如图7。

[0107] 在本实施例中，栅极金属43为由位于半导体叠层20上的Ni层和位于Ni层上的Au层组成的叠层。

[0108] S170、在第一钝化层60上形成覆盖栅极金属43的第二钝化层70，如图8。

[0109] 示例地，第二钝化层70可以通过等离子体增强化学气相沉积法形成于第一钝化层60上。

[0110] S180、在第二钝化层70上形成第二光刻胶层90，刻蚀部分第二光刻胶层90以分别形成露出第二钝化层70的第一刻蚀窗口91和第二刻蚀窗口92，如图9所示。

[0111] 需要说明的是，第一刻蚀窗口91位于源极欧姆金属31的上方，第二刻蚀窗口92位于漏极欧姆金属的上方。

[0112] S190、通过第一刻蚀窗口91和第二刻蚀窗口92依次刻蚀第二钝化层70和第一钝化层60，以分别定义出露出源极欧姆金属31的第三窗口83和露出漏极欧姆金属32的第四窗口
84，如图10。

[0113] 其中，第三窗口83的大小可以与源极欧姆金属31的大小相匹配，第四窗口84的大小可以与漏极欧姆金属32的大小相匹配，如图10所示。第三窗口83和第四窗口84用于后续
分别在其内形成源极互连金属41和漏极互连金属42。

[0114] S191、刻蚀第二光刻胶层90，以在第三窗口83和第四窗口84之间定义出露出第二钝化层70的第五窗口85，如图11。

[0115] 在本实施例中，第五窗口85用于后续在其内形成源场板50，因此，第五窗口85的大小可根据所需形成的源场板50的大小而定。

[0116] S200、在第三窗口83内形成源极互连金属41、在第四窗口84内形成漏极互连金属42、在第五窗口85内形成与源极互连金属41金属互连的源场板50；其中，源场板50至漏极欧
姆金属32的距离小于源场板50至漏极互连金属42的距离，如图12。

[0117] 需要说明的是，源极互连金属41、漏极互连金属42、源场板50可以通过一步形成。本申请通过将源场板50至漏极欧姆金属32的距离设置为小于源场板50至漏极互连金属42
的距离，可以增大源场板50至漏极互连金属42的距离，进而可以实现减小源极和漏极之间
的寄生电容Cds，以此提高漏极效率。

[0118] 需要说明的是，源场板50至漏极欧姆金属32的距离小于源场板50至漏极互连金属42的距离可以是漏极互连金属42和漏极欧姆金属32共同形成倒T型。

[0119] 示例地，漏极互连金属42在衬底10上的正投影面积小于漏极欧姆金属32在衬底10上的正投影面积。在这种情况下，可选地，漏极互连金属42在衬底10上的正投影位于漏极欧
姆金属32在衬底10上的正投影的中间区域。由于前文已经详细阐述了漏极互连金属42在衬
底10上的正投影位于漏极欧姆金属32的中间区域的情况，故此处不再重复说明。

[0120] 在执行完步骤S200之后，去除第二光刻胶层90，便可以得到如图1所示的半导体器件。

[0121] 同样地，在本制备方法中所涉及到的相关参数或者设置方式，在于前文描述的半导体器件处的相关描述不相矛盾的前提下，半导体器件和半导体器件的制备方法的相关内
容均可以共存，本申请在该制备方法与前述半导体器件有关的内容不再一一说明。

[0122] 以上所述仅为本公开的可选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修
改、等同替换、改进等，均应包含在本公开的保护范围之内。

[0123] 另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可
能的组合方式不再另行说明。