芯片测试系统及方法

摘要

本发明公开了一种芯片测试系统及方法，芯片测试系统的第一测试模块、测试控制模块和测试判断模块与功能电路电连接，功能电路包括至少一个功能单元，第一测试模块包括与功能单元一一对应电连接的采样单元，采样单元包括采样寄存器、第一与门和第一或门；测试控制模块分别与各第一测试模块电连接，用于根据使能序列使能第一测试模块；第一测试模块用于根据测试判断模块发送的测试信号输出测试结果信号；测试判断模块用于根据测试结果信号确定功能电路是否正常。本发明实施例的第一测试模块包括的器件数量较少，结构简单，便于操作。同时，相较于使用昂贵的测试机台实验设备，本发明实施例中的器件较为常见、价格低廉，降低了测试成本。

权利要求

1.一种芯片测试系统，其特征在于，所述芯片包括输入输出引脚和至少一个功能电路，至少一个所述功能电路包括门控时钟电路和/或复位电路；所述芯片测试系统包括：与所述功能电路一一对应电连接的第一测试模块、测试控制模块、测试判断模块；所述功能电路包括至少一个功能单元，所述第一测试模块包括与所述功能单元一一对应电连接的采样单元，所述采样单元包括采样寄存器、第一与门和第一或门，所述第一测试模块还包括第一输出端和第二输出端；

所述测试判断模块分别与所述输入输出引脚、所述测试控制模块电连接，用于向所述测试控制模块发送使能序列；

所述测试控制模块分别与各所述第一测试模块电连接，用于根据所述使能序列使能所述第一测试模块；所述测试判断模块还用于向所述输入输出引脚中输入引脚发送对应于所述使能序列的测试信号；

所述功能单元的输入端与所述测试控制模块电连接，所述采样寄存器的测试信号输入端与所述输入输出引脚中的输入引脚电连接，所述采样寄存器的功能测试输入端与对应的所述功能单元的输出端电连接，所述采样寄存器的输出端分别与所述第一或门的第一输入端和所述第一与门的第一输入端电连接；

所述第一或门的第二输入端作为所述采样单元的旁路端与所述测试控制模块电连接，所述第一或门的输出端与所述第一测试模块的第一输出端电连接；

所述第一与门的第二输入端经非门接入所述测试控制模块的旁路端，所述第一与门的输出端与所述第一测试模块的第二输出端电连接；

所述第一测试模块用于根据所述采样寄存器的测试信号输入端输入的所述测试信号以及所述采样寄存器的功能测试输入端输入的电路信号，通过所述第一输出端和所述第二输出端向对应电连接的所述输入输出引脚中的输出引脚输出测试结果信号；

所述测试判断模块还用于根据所述测试结果信号确定被使能的所述第一测试模块所连接的所述功能电路是否正常。

2.根据权利要求1所述的芯片测试系统，其特征在于，所述第一测试模块还包括结果处理单元，所述结果处理单元包括第二与门和第二或门；

所述第一或门的输出端与所述第二与门的输入端电连接，所述第二与门的输出端作为所述第一测试模块的第一输出端；

所述第一与门的输出端与所述第二或门的输入端电连接，所述第二或门的输出端作为所述第一测试模块的第二输出端。

3.根据权利要求2所述的芯片测试系统，其特征在于，所述测试控制模块用于根据所述测试信号向所述采样单元的旁路端输出设定信号，其中，所述设定信号包括旁路信号和工作信号，所述采样单元用于根据所述旁路信号输出第一中间结果信号，以使所述结果处理单元输出的所述测试结果信号与所述采样单元连接的功能单元的工作状态无关；所述采样单元还用于根据所述工作信号以及所述测试信号输出第二中间结果信号，以使所述结果处理单元输出的所述测试结果信号与所述采样单元连接的功能单元的工作状态相关。

4.根据权利要求2所述的芯片测试系统，其特征在于，至少一个所述第一测试模块包括时钟测试模块，所述采样寄存器的功能测试输入端包括时钟信号输入端，所述功能单元包括门控时钟单元，所述时钟信号输入端与所述门控时钟单元的输出端电连接；

所述测试控制模块用于在接收到对应于使能所述时钟测试模块的第一使能序列后，向所述门控时钟单元发送使能信号，以使所述门控时钟单元向对应连接的所述采样单元输出时钟信号；

所述测试判断模块用于在发送所述第一使能序列后，向所述时钟测试模块连接的所述输入引脚先后发送对应于所述第一使能序列的第一测试信号和第二测试信号，所述第一测试信号和所述第二测试信号电位相反；所述采样单元用于根据所述第一测试信号输出第一采样结果，所述结果处理单元用于根据所述第一采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第一测试结果信号；所述采样单元用于根据所述第二测试信号输出第二采样结果，所述结果处理单元用于根据所述第二采样结果通过第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第二测试结果信号；

所述测试判断模块还用于根据所述第一测试结果信号和所述第二测试结果信号判断所述门控时钟单元是否正常打开。

5.根据权利要求4所述的芯片测试系统，其特征在于，所述测试控制模块用于在接收到对应于关闭所述时钟测试模块的第二使能序列后，向所述门控时钟单元发送关闭信号，以使所述门控时钟单元停止向对应连接的所述采样单元输出时钟信号；

所述测试判断模块用于在发送所述第二使能序列后，向所述时钟测试模块连接的所述输入引脚发送对应于所述第二使能序列的第三测试信号，所述第三测试信号和所述第一测试信号电位相同；所述采样单元用于根据所述第三测试信号输出第三采样结果，所述结果处理单元用于根据所述第三采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第三测试结果信号；

所述测试判断模块还用于根据所述第三测试结果信号判断所述门控时钟单元是否正常关闭。

6.根据权利要求2所述的芯片测试系统，其特征在于，至少一个第一测试模块包括复位测试模块，所述采样寄存器的功能测试输入端包括复位信号输入端，所述功能单元包括复位单元；所述复位信号输入端与所述复位单元的输出端电连接；

所述测试控制模块用于在接收到对应于使能所述复位测试模块的第三使能序列后，向所述复位单元发送使能信号，以使所述复位单元向对应连接的所述采样单元输出复位信号；

所述测试判断模块用于在发送所述第三使能序列后，向所述复位测试模块连接的所述输入引脚发送对应于所述第三使能序列的第四测试信号；所述采样单元用于根据所述第四测试信号输出第四采样结果，所述结果处理单元用于根据所述第四采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第四测试结果信号；

所述测试判断模块还用于根据所述第四测试结果信号判断所述复位单元是否正常复位。

7.根据权利要求6所述的芯片测试系统，其特征在于，所述测试控制模块用于在接收到释放所述复位测试模块的第四使能序列后，向所述复位单元发送释放复位信号，以使所述复位单元释放复位；

所述测试判断模块用于在发送所述第四使能序列后，向所述复位测试模块连接的所述输入引脚先后发送对应于所述第四使能序列的第五测试信号和第六测试信号，所述第五测试信号和所述第六测试信号电位相反；所述采样单元用于根据所述第五测试信号输出第五采样结果，所述结果处理单元用于根据所述第五采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第五测试结果信号；所述采样单元用于根据所述第六测试信号输出第六采样结果，所述结果处理单元用于根据所述第六采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第六测试结果信号；

所述测试判断模块还用于根据所述第五测试结果信号和所述第六测试结果信号判断所述复位单元是否正常释放复位。

8.根据权利要求1所述的芯片测试系统，其特征在于，还包括第二测试模块，所述第二测试模块与至少部分输入输出引脚电连接；

所述测试判断模块用于向所述测试控制模块发送对应于使能所述第二测试模块的第五使能序列后，向第一部分所述输入输出引脚发送对应于所述第五使能序列的第七测试信号；

以及还用于根据第二部分所述输入输出引脚输出的第七测试结果信号确定所述输入输出引脚是否正常；

其中，第一部分所述输入输出引脚和第二部分所述输入输出引脚不同。

9.根据权利要求1所述的芯片测试系统，其特征在于，所述测试判断模块独立于所述芯片外部，所述第一测试模块和所述测试控制模块均集成于所述芯片上。

10.一种芯片测试方法，其特征在于，第一测试模块包括采样单元，所述采样单元包括采样寄存器、第一与门和第一或门，所述采样寄存器的信号输入端与输入输出引脚中的输入引脚电连接，所述采样寄存器的功能测试输入端与对应的功能电路的功能单元的输出端电连接，所述采样寄存器的输出端分别与所述第一或门的第一输入端和所述第一与门的第一输入端电连接；所述第一或门的第二输入端作为所述采样单元的旁路端与测试控制模块电连接，所述第一或门的输出端与所述第一测试模块的第一输出端电连接；所述第一与门的第二输入端经非门接入所述测试控制模块的旁路端，所述第一与门的输出端与所述第一测试模块的第二输出端电连接；所述第一测试模块还包括第一输出端和第二输出端；

所述芯片测试方法包括：

测试判断模块向测试控制模块发送使能序列；

所述测试控制模块根据所述使能序列使能第一测试模块；

所述测试判断模块向输入输出引脚中输入引脚发送对应于所述使能序列的测试信号；

所述第一测试模块根据所述采样寄存器的测试信号输入端输入的所述测试信号以及所述采样寄存器的功能测试输入端输入的电路信号，通过所述第一测试模块的第一输出端和所述第一测试模块的第二输出端向所述输入输出引脚中的输出引脚输出测试结果信号；

所述测试判断模块根据所述测试结果信号确定被使能的所述第一测试模块所连接的所述功能电路是否正常。

11.根据权利要求10所述的芯片测试方法，其特征在于，至少一个所述第一测试模块包括时钟测试模块，所述采样寄存器的功能测试输入端包括时钟信号输入端，所述第一测试模块还包括结果处理单元，所述结果处理单元包括第二与门和第二或门，所述第一或门的输出端与所述第二与门的输入端电连接，所述第二与门的输出端作为所述第一测试模块的第一输出端，所述第一与门的输出端与所述第二或门的输入端电连接，所述第二或门的输出端作为所述第一测试模块的第二输出端；所述功能单元包括门控时钟单元，所述时钟信号输入端与所述门控时钟单元的输出端电连接；

所述测试判断模块向测试控制模块发送使能序列包括：所述测试判断模块向所述测试控制模块发送对应于使能时钟测试模块的第一使能序列；

所述测试控制模块根据所述使能序列使能第一测试模块包括：所述测试控制模块根据所述第一使能序列使能所述时钟测试模块；

所述测试判断模块向输入输出引脚中输入引脚发送对应于所述使能序列的测试信号包括：

所述测试控制模块在接收到对应于使能所述时钟测试模块的第一使能序列后，向门控时钟单元发送使能信号，以使所述门控时钟单元向对应连接的所述采样单元输出时钟信号；

所述第一测试模块根据所述采样寄存器测试信号输入端输入的所述测试信号以及所述采样寄存器的功能测试输入端输入的电路信号，通过所述第一测试模块的第一输出端和所述第一测试模块的第二输出端向所述输入输出引脚中的输出引脚输出测试结果信号包括：

所述测试判断模块在发送所述第一使能序列后，向所述时钟测试模块连接的所述输入引脚先后发送对应于所述第一使能序列的第一测试信号和第二测试信号，所述第一测试信号和所述第二测试信号电位相反；所述采样单元根据所述第一测试信号输出第一采样结果，结果处理单元根据所述第一采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第一测试结果信号；所述采样单元根据所述第二测试信号输出第二采样结果，所述结果处理单元根据所述第二采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第二测试结果信号；

所述测试判断模块根据所述测试结果信号确定被使能的所述第一测试模块所连接的所述功能电路是否正常包括：

所述测试判断模块根据所述第一测试结果信号和所述第二测试结果信号判断所述门控时钟单元是否正常打开。

12.根据权利要求11所述的芯片测试方法，其特征在于，在所述测试判断模块根据所述第一测试结果信号和所述第二测试结果信号判断所述门控时钟单元是否正常打开之后包括：

所述测试控制模块在接收到对应于关闭所述时钟测试模块的第二使能序列后，向所述门控时钟单元发送关闭信号，以使所述门控时钟单元停止向对应连接的所述采样单元输出时钟信号；

所述测试判断模块在发送所述第二使能序列后，向所述时钟测试模块连接的所述输入引脚发送对应于所述第二使能序列的第三测试信号，所述第三测试信号和所述第一测试信号电位相同；所述采样单元根据所述第三测试信号输出第三采样结果，所述结果处理单元根据所述第三采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第三测试结果信号；

所述测试判断模块根据所述第三测试结果信号判断所述门控时钟单元是否正常关闭。

13.根据权利要求10所述的芯片测试方法，其特征在于，至少一个所述第一测试模块包括复位测试模块，所述采样寄存器的功能测试输入端包括复位信号输入端，所述第一测试模块还包括结果处理单元，所述结果处理单元包括第二与门和第二或门，所述第一或门的输出端与所述第二与门的输入端电连接，所述第二与门的输出端作为所述第一测试模块的第一输出端，所述第一与门的输出端与所述第二或门的输入端电连接，所述第二或门的输出端作为所述第一测试模块的第二输出端；所述功能单元包括复位单元，所述复位信号输入端与所述复位单元的输出端电连接；

所述测试判断模块向测试控制模块发送使能序列包括：所述测试判断模块向所述测试控制模块发送对应于使能复位测试模块的第三使能序列；

所述测试控制模块根据所述使能序列使能第一测试模块包括：所述测试控制模块根据所述第三使能序列使能所述复位测试模块；

所述测试判断模块向输入输出引脚中输入引脚发送对应于所述使能序列的测试信号包括：

所述测试控制模块在接收到对应于使能所述复位测试模块的第三使能序列后，向复位单元发送使能信号，以使所述复位单元向对应连接的采样单元输出复位信号；

所述第一测试模块根据所述采样寄存器的测试信号输入端输入的所述测试信号以及所述采样寄存器的功能测试输入端输入的电路信号，通过所述第一测试模块的第一输出端和所述第一测试模块的第二输出端向所述输入输出引脚中的输出引脚输出测试结果信号包括：

所述测试判断模块在发送所述第三使能序列后，向所述复位测试模块连接的所述输入引脚发送对应于所述第三使能序列的第四测试信号；所述采样单元根据所述第四测试信号输出第四采样结果，所述结果处理单元根据所述第四采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第四测试结果信号；

所述测试判断模块根据所述测试结果信号确定被使能的所述第一测试模块所连接的所述功能电路是否正常包括：

所述测试判断模块根据所述第四测试结果信号判断所述复位单元是否正常复位。

14.根据权利要求13所述的芯片测试方法，其特征在于，所述测试判断模块根据所述第四测试结果信号判断所述复位单元是否正常复位之后包括：测试控制模块在接收到释放所述复位测试模块的第四使能序列后，向所述复位单元发送释放复位信号，以使所述复位单元释放复位；

测试判断模块在发送所述第四使能序列后，向所述复位测试模块连接的所述输入引脚先后发送对应于所述第四使能序列的第五测试信号和第六测试信号，所述第五测试信号和所述第六测试信号电位相反；所述采样单元根据所述第五测试信号输出第五采样结果，所述结果处理单元根据所述第五采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第五测试结果信号；所述采样单元根据所述第六测试信号输出第六采样结果，所述结果处理单元根据所述第六采样结果通过所述第一输出端连接的输出引脚和所述第二输出端连接的输出引脚输出第六测试结果信号；

所述测试判断模块根据所述第五测试结果信号和所述第六测试结果信号判断所述复位单元是否正常释放复位。

说明书

芯片测试系统及方法

技术领域

[0001] 本发明实施例涉及芯片测试技术领域，尤其涉及一种芯片测试系统及方法。

背景技术

[0002] 芯片的门控时钟、复位电路以及各个引脚是芯片的基础组成部分，他们的功能是否正常决定了芯片是否可以稳定工作，因此，在芯片出厂前需对芯片进行测试。

[0003] 现有芯片进行测试时，大多使用专业测试机台实验设备对芯片进行功能测试，而测试机台实验设备使用成本较为昂贵，会增加芯片的测试成本，且现有技术进行芯片测试
时，测试电路较为复杂。

发明内容

[0004] 本发明提供一种芯片测试系统及方法，以实现降低芯片测试系统的复杂度和测试成本。

[0005] 第一方面，本发明实施例提供了一种芯片测试系统，所述芯片包括输入输出引脚和至少一个功能电路，至少一个所述功能电路包括门控时钟电路和/或复位电路；所述芯片
测试系统包括：与所述功能电路一一对应电连接的第一测试模块、测试控制模块、测试判断
模块；所述功能电路包括至少一个功能单元，所述第一测试模块包括与所述功能单元一一
对应电连接的采样单元，所述采样单元包括采样寄存器、第一与门和第一或门，所述第一测
试模块还包括第一输出端和第二输出端；

[0006] 所述测试判断模块分别与所述输入输出引脚、所述测试控制模块电连接，用于向所述测试控制模块发送使能序列；

[0007] 所述测试控制模块分别与各所述第一测试模块电连接，用于根据所述使能序列使能所述第一测试模块；所述测试判断模块还用于向所述输入输出引脚中输入引脚发送对应
于所述使能序列的测试信号；

[0008] 所述功能单元的输入端与所述测试控制模块电连接，所述采样寄存器的信号输入端与所述输入输出引脚中的输入引脚电连接，所述采样寄存器的功能测试输入端与对应的
所述功能单元的输出端电连接，所述采样寄存器的输出端分别与所述第一或门的第一输入
端和所述第一与门的第一输入端电连接；

[0009] 所述第一或门的第二输入端作为所述采样单元的旁路端与所述测试控制模块电连接，所述第一或门的输出端与所述第一测试模块的第一输出端电连接；

[0010] 所述第一与门的第二输入端经非门接入所述测试控制模块的旁路端，所述第一与门的输出端与所述第一测试模块的第二输出端电连接；

[0011] 所述第一测试模块用于根据所述采样寄存器的测试信号输入端输入的所述测试信号以及所述采样寄存器的功能测试输入端输入的电路信号，通过所述第一输出端和所述
第二输出端向对应电连接的所述输入输出引脚中的输出引脚输出测试结果信号；

[0012] 所述测试判断模块还用于根据所述测试结果信号确定被使能的所述第一测试模块所连接的所述功能电路是否正常。

[0013] 第二方面，本发明实施例还提供了一种芯片测试方法，第一测试模块包括采样单元，所述采样单元包括采样寄存器、第一与门和第一或门，所述采样寄存器的信号输入端与
输入输出引脚中的输入引脚电连接，所述采样寄存器的功能测试输入端与对应的功能电路
的功能单元的输出端电连接，所述采样寄存器的输出端分别与所述第一或门的第一输入端
和所述第一与门的第一输入端电连接；所述第一或门的第二输入端作为所述采样单元的旁
路端与测试控制模块电连接，所述第一或门的输出端与所述第一测试模块的第一输出端电
连接；所述第一与门的第二输入端经非门接入所述测试控制模块的旁路端，所述第一与门
的输出端与所述第一测试模块的第二输出端电连接；所述第一测试模块还包括第一输出端
和第二输出端；

[0014] 所述芯片测试方法包括：

[0015] 测试判断模块向测试控制模块发送使能序列；

[0016] 所述测试控制模块根据所述使能序列使能第一测试模块；所述测试判断模块向输入输出引脚中输入引脚发送对应于所述使能序列的测试信号；

[0017] 所述第一测试模块根据所述采样寄存器的测试信号输入端输入的所述测试信号以及所述采样寄存器的功能测试输入端输入的电路信号，通过所述第一测试模块的第一输
出端和所述第一测试模块的第二输出端向所述输入输出引脚中的输出引脚输出测试结果
信号；

[0018] 所述测试判断模块根据所述测试结果信号确定被使能的所述第一测试模块所连接的所述功能电路是否正常。

[0019] 本发明实施例提供了一种芯片测试系统及方法，芯片包括输入输出引脚和至少一个功能电路；至少一个功能电路包括门控时钟电路和/或复位电路；芯片测试系统包括：与
功能电路一一对应电连接的第一测试模块、测试控制模块、测试判断模块；功能电路包括至
少一个功能单元，第一测试模块包括与功能单元一一对应电连接的采样单元，采样单元包
括采样寄存器、第一与门和第一或门，第一测试模块还包括第一输出端和第二输出端；测试
判断模块分别与输入输出引脚、测试控制模块电连接，用于向测试控制模块发送使能序列；
测试控制模块用于根据使能序列使能第一测试模块；测试判断模块还用于向输入输出引脚
中输入引脚发送对应于使能序列的测试信号；功能单元的输入端与测试控制模块电连接，
采样寄存器的信号输入端与输入输出引脚中的输入引脚电连接，采样寄存器的功能测试输
入端与对应的功能单元的输出端电连接，采样寄存器的输出端分别与第一或门的第一输入
端和第一与门的第一输入端电连接；第一或门的第二输入端作为采样单元的旁路端与测试
控制模块电连接，第一或门的输出端与第一测试模块的第一输出端电连接；第一与门的第
二输入端经非门接入测试控制模块的旁路端，第一与门的输出端与第一测试模块的第二输
出端电连接；第一测试模块用于根据采样寄存器的测试信号输入端输入的测试信号以及采
样寄存器的功能测试输入端输入的电路信号，通过第一输出端和第二输出端向对应电连接
的输入输出引脚中的输出引脚输出测试结果信号；测试判断模块还用于根据测试结果信号
确定被使能的第一测试模块所连接的功能电路是否正常。本发明实施例通过测试判断模
块、测试控制模块和第一测试模块实现对芯片性能的测试，且第一测试模块包括采样寄存
器、第一与门、第一或门以及第一输出端和第二输出端，结构简单，便于操作。同时，相较于
使用昂贵的测试机台实验设备，本发明实施例中第一测试模块中的器件较为常见、价格低
廉，降低了测试成本。

附图说明

[0020] 图1是本发明实施例提供的一种芯片测试系统的结构示意图。

[0021] 图2是本发明实施例提供的另一种芯片测试系统的结构示意图。

[0022] 图3是本发明实施例提供的另一种芯片测试系统的结构示意图。

[0023] 图4是本发明实施例提供的另一种芯片测试系统的结构示意图。

[0024] 图5是本发明实施例提供的另一种芯片测试系统的结构示意图。

[0025] 图6是本发明实施例提供的一种芯片测试方法的流程图。

[0026] 图7是本发明实施例提供的另一种芯片测试方法的流程图。

[0027] 图8是本发明实施例提供的另一种芯片测试方法的流程图。

[0028] 图9是本发明实施例提供的另一种芯片测试方法的流程图。

具体实施方式

[0029] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便
于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0030] 图1为本发明实施例提供的一种芯片测试系统的结构示意图，参考图1，芯片包括输入输出引脚100和至少一个功能电路；至少一个功能电路包括门控时钟电路和/或复位电
路；芯片测试系统包括：与功能电路一一对应电连接的第一测试模块300、测试控制模块
400、测试判断模块500；功能电路包括至少一个功能单元200，第一测试模块300包括与功能
单元200一一对应电连接的采样单元321，采样单元321包括采样寄存器3211、第一与门3213
和第一或门3212，第一测试模块300还包括第一输出端U1和第二输出端U2；

[0031] 测试判断模块500分别与输入输出引脚100、测试控制模块400电连接，用于向测试控制模块400发送使能序列；

[0032] 测试控制模块400分别与各第一测试模块300电连接，用于根据使能序列使能第一测试模块300；

[0033] 测试判断模块500还用于向输入输出引脚100中的输入引脚110发送对应于使能序列的测试信号；

[0034] 功能单元200的输入端与测试控制模块400电连接，采样寄存器3211的信号输入端与输入输出引脚100中的输入引脚110电连接，采样寄存器3211的功能测试输入端与对应的
功能单元200的输出端电连接，采样寄存器3211的输出端分别与第一或门3212的第一输入
端和第一与门3213的第一输入端电连接；

[0035] 第一或门3212的第二输入端作为采样单元321的旁路端与测试控制模块400电连接，第一或门3212的输出端与第一测试模块300的第一输出端U1电连接；

[0036] 第一与门3213的第二输入端经非门3214接入测试控制模块400的旁路端，第一与门3213的输出端与第一测试模块300的第二输出端U2电连接；

[0037] 第一测试模块300用于根据采样寄存器3211的测试信号输入端输入的测试信号以及采样寄存器3211的功能测试输入端输入的电路信号，通过第一输出端U1和第二输出端U2
向对应电连接的输入输出引脚100中的输出引脚120输出测试结果信号；

[0038] 测试判断模块500还用于根据测试结果信号确定被使能的第一测试模块300所连接的功能电路是否正常。

[0039] 具体的，功能电路为芯片中需要进行测试以确保可以正常工作的电路，示例性的，功能电路至少包括门控时钟电路或复位电路或同时包括门控时钟电路和复位电路。测试判
断模块500可以为单片机，测试控制模块400可以为逻辑电路。使能序列为确定测试某一功
能单元200时，由测试判断模块500向测试控制模块400发送的一种序列，测试控制模块400
根据此序列向功能单元200发送信号以使能功能单元200以及与功能单元200连接的第一测
试模块300。其中，使能指第一测试模块300可以通过测试信号输入端接收测试判断模块500
发送的测试信号，未经使能的第一测试模块300无法接收测试判断模块500发送的测试信
号。当需要测试功能单元200是否正常工作时，采样单元321的旁路端输入低电平信号。

[0040] 输入输出引脚100可以包括芯片中所有的引脚，也可以包括芯片中的部分引脚。

[0041] 具体的，本实施例中示例性的示出第一测试模块包括两个采样单元，且示例性的示出功能电路为门控时钟电路，功能单元为门控时钟单元。示例性的，在采样单元321和第
一输出端U1之间包含逻辑单元，在采样单元321和第二输出端U2之间包含逻辑单元，采样单
元321与第一输出端U1之间的逻辑单元用于将每一第一或门3212的输出端和第一输出端U1
连接，以及用于在每一第一或门3212均输出高电平时输出高电平，在至少一个第一或门
3212的输出端输出低电平时输出低电平。采样单元321与第二输出端U2之间的逻辑单元用
于将每一第一与门3213的输出端和第二输出端U2连接，以及用于在至少一个第一与门3213
的输出端输出高电平时输出高电平，在每一第一与门3213的输出端均输出低电平时，输出
低电平。在测试门控时钟单元是否可以正常打开时，测试判断模块500发送使能序列使能第
一测试模块300后，继续向采样寄存器3211的测试信号输入端发送测试信号，其中测试信号
包括高电平信号和低电平信号，测试判断模块500先后向测试信号输入端发送高电平信号
和低电平信号。当测试判断模块500发送高电平至采样寄存器3211的测试信号输入端，当功
能单元200正常工作时，采样寄存器3211的输出端输出高电平，第一或门3212的第一输入端
输入高电平、第一或门3212第二输入端输入低电平，则第一或门3212输出端输出高电平。采
样单元321的旁路端发送的低电平信号经非门3214后向第一与门3213的第二输入端输入高
电平，第一与门3213的第一输入端输入高电平、第一与门3213第二输入端输入高电平，则第
一与门3213的输出端输出高电平。当所有功能单元200均能正常打开时，则第一测试模块
300的第一输出端U1和第二输出端U2均输出高电平信号。第一测试模块300的第一输出端U1
和第二输出端U2输出结果后，测试判断模块500发送低电平至采样寄存器3211的测试信号
输入端。当门控时钟单元正常打开时，采样寄存器3211的输出端输出低电平，第一或门3212
的第一输入端输入低电平、第一或门3212第二输入端输入低电平，则第一或门3212输出端
输出低电平。采样单元321的旁路端输入的低电平经非门3214后向第一与门3213的第二输
入端输入高电平，第一与门3213的第一输入端输入低电平、第一与门3213第二输入端输入
高电平，则第一与门3213输出端输出低电平。当所有功能单元200均能正常打开时，则第一
测试模块300的第一输出端U1和第二输出端U2均输出低电平信号。因此，当测试判断模块
500发送高电平时，第一测试模块300的第一输出端U1和第一测试模块300的第二输出端U2
均输出高电平且当测试判断模块500发送低电平时，第一测试模块300的第一输出端U1和第
一测试模块300的第二输出端U2均输出低电平，则各门控时钟单元可以正常打开。否则，存
在至少一个门控时钟单元无法正常打开。

[0042] 当功能电路包括一个功能单元200时，第一测试模块包括一个采样单元321在一种可选的实施例中，在采样单元321和第一输出端U1、第二输出端U2之间分别包含逻辑单元，
逻辑单元的作用同上述功能电路包括两个功能单元的情况。在另一种可选的实施例中，采
样单元321的输出端直接与第一输出端U1和第二输出端U2连接，测试过程及结果判断过程
同上，本实施例在此不再赘述。

[0043] 本实施例提供了一种芯片测试系统及方法，芯片包括输入输出引脚和至少一个功能电路；至少一个功能电路包括门控时钟电路和/或复位电路；芯片测试系统包括：与功能
电路一一对应电连接的第一测试模块、测试控制模块、测试判断模块；功能电路包括至少一
个功能单元，第一测试模块包括与功能单元一一对应电连接的采样单元，采样单元包括采
样寄存器、第一与门和第一或门，第一测试模块还包括第一输出端和第二输出端；测试判断
模块分别与输入输出引脚、测试控制模块电连接，用于向测试控制模块发送使能序列；测试
控制模块用于根据使能序列使能第一测试模块；测试判断模块还用于向输入输出引脚中输
入引脚发送对应于使能序列的测试信号；功能单元的输入端与测试控制模块电连接，采样
寄存器的信号输入端与输入输出引脚中的输入引脚电连接，采样寄存器的功能测试输入端
与对应的功能单元的输出端电连接，采样寄存器的输出端分别与第一或门的第一输入端和
第一与门的第一输入端电连接；第一或门的第二输入端作为采样单元的旁路端与测试控制
模块电连接，第一或门的输出端与第一测试模块的第一输出端电连接；第一与门的第二输
入端经非门接入测试控制模块的旁路端，第一与门的输出端与第一测试模块的第二输出端
电连接；第一测试模块用于根据采样寄存器的测试信号输入端输入的测试信号以及采样寄
存器的功能测试输入端输入的电路信号，通过第一输出端和第二输出端向对应电连接的输
入输出引脚中的输出引脚输出测试结果信号；测试判断模块还用于根据测试结果信号确定
被使能的第一测试模块所连接的功能电路是否正常。本实施例通过测试判断模块、测试控
制模块和第一测试模块实现对芯片性能的测试，且第一测试模块包括采样寄存器、第一与
门、第一或门以及第一输出端和第二输出端，结构简单，便于操作。同时，相较于使用昂贵的
测试机台实验设备，本发明实施例中第一测试模块中的器件较为常见、价格低廉，降低了测
试成本。

[0044] 图2为本发明实施例提供的另一种芯片测试系统的结构示意图，参考图2，可选的，第一测试模块300还包括结果处理单元322，结果处理单元322包括第二与门3222和第二或
门3221；

[0045] 第一或门3212的输出端与第二与门3222的输入端电连接，第二与门3222的输出端作为第一测试模块300的第一输出端U1；

[0046] 第一与门3213的输出端与第二或门3221的输入端电连接，第二或门3221的输出端作为第一测试模块300的第二输出端U2。

[0047] 具体的，采样单元321通过第二与门3222与第一测试模块300的第一输出端U1电连接，采样单元321通过第二或门3221与第一测试模块300的第二输出端U2电连接。

[0048] 示例性的，功能单元200为门控时钟单元，结合上述实施例中测试门控时钟单元是否正常打开时的工作过程，当向采样寄存器3211的测试信号输入端输入高电平时，当测试
的所有门控时钟单元均能正常打开时，与每一门控时钟单元连接的第一或门3212的输出端
输出高电平信号，每一与门3213的输出端输出高电平信号，则第二与门3222的各个输入端
输入的均为高电平，第二与门3222的输出端输出高电平。第二或门3221的各个输入端输入
的均为高电平，第二或门3221的输出端输出高电平。第一测试模块300的第一输出端U1和第
二输出端U2输出结果后，测试判断模块500发送低电平至采样寄存器3211的测试信号输入
端。当测试的所有门控时钟单元均能正常打开时，与每一门控时钟单元连接的第一或门
3212的输出端输出低电平信号，每一与门3213的输出端输出低电平信号，则第二与门3222
的各个输入端输入的均为低电平，第二与门3222的输出端输出低电平。第二或门3221的各
个输入端输入的均为低电平，第二或门3221的输出端输出低电平。因此，当测试判断模块
500发送高电平时，第一测试模块300的第一输出端U1和第一测试模块300的第二输出端U2
均输出高电平且当测试判断模块500发送低电平时，第一测试模块300的第一输出端U1和第
一测试模块300的第二输出端U2均输出低电平，则各门控时钟单元可以正常打开。否则，存
在至少一个门控时钟单元无法正常打开。

[0049] 示例性的，当功能电路包括一个功能单元200时，在一种可选的实施例中，第一测试模块包括一个采样单元321。第二与门3222包括多个输入端，第二与门3222的一个输入端
接入第一或门3212的输出端，第二与门3222的其余输入端均接入高电平信号。第二或门
3221包括多个输入端，第二或门3221的一个输入端接入第一与门3213的输出端，第二或门
3221的其余输入端均接入低电平信号。

[0050] 继续参考图2，可选的，测试控制模块400用于根据测试信号向采样单元321的旁路端输出设定信号，其中，设定信号包括旁路信号和工作信号，采样单元321用于根据旁路信
号输出第一中间结果信号，以使结果处理单元322输出的测试结果信号与采样单元321连接
的功能单元200的工作状态无关；采样单元321还用于根据工作信号以及测试信号输出第二
中间结果信号，以使结果处理单元输出的测试结果信号与采样单元321连接的功能单元200
的工作状态相关。

[0051] 示例性的，旁路信号为高电平信号，工作信号为低电平信号。当功能单元200为门控时钟单元时，以向采样寄存器3211的测试信号输入端输入高电平为例，当测试功能电路
中所有功能单元200时，测试控制模块400向所有采样单元321的旁路端输出低电平信号，第
一或门3212的输出端输出的信号与采样寄存器3211输出的信号相同，第一与门3213的输出
端输出的信号与采样寄存器3211输出的信号相同，即此时第一中间结果信号为两个高电平
信号。当需要屏蔽某一功能单元200时，测试控制模块400向此功能单元200连接的采样单元
321的旁路端输出高电平信号，则第一或门3212的输出端输出的信号始终为高电平，第一与
门3213的输出端输出的信号始终为低电平，即此时第一中间结果信号包括一个高电平信号
和一个低电平信号，且第一或门3212的输出端输出的高电平信号输入至第二与门3222的输
入端，不会对第二与门3222输出的信号产生影响，第一与门3212的输出端输出的低电平信
号输入至第二或门3221的输入端，不会对第二或门3212的输出端输出的信号产生影响，进
而当与功能单元200连接的采样单元321的旁路端输入旁路信号时，可使结果处理单元322
输出的测试结果信号与采样单元321连接的功能单元200的工作状态无关。

[0052] 在通过测试确定存在至少一个功能单元200存在故障时，可通过设置功能单元200连接的采样单元321的旁路端输出旁路信号，来屏蔽功能单元，然后重新对未屏蔽的功能单
元200进行测试，看未屏蔽的功能单元200中是否存在异常的功能单元，若不存在异常功能
单元，则继续屏蔽一个功能单元200直至排查出存在故障的功能单元为止。

[0053] 图3为本发明实施例提供的另一种芯片测试系统的结构示意图，参考图3，可选的，至少一个第一测试模块包括时钟测试模块320，采样寄存器3211的功能测试输入端包括时
钟信号输入端I1，功能单元包括门控时钟单元211，时钟信号输入端I1与门控时钟单元211
的输出端电连接；

[0054] 测试控制模块400用于在接收到对应于使能时钟测试模块320的第一使能序列后，向门控时钟单元211发送使能信号，以使门控时钟单元211向对应连接的采样单元321输出
时钟信号；

[0055] 测试判断模块500用于在发送第一使能序列后，向时钟测试模块320连接的输入引脚110先后发送对应于第一使能序列的第一测试信号和第二测试信号，第一测试信号和第
二测试信号电位相反；采样单元321用于根据第一测试信号输出第一采样结果，结果处理单
元322用于根据第一采样结果通过第一输出端U1连接的输出引脚120和第二输出端U2连接
的输出引脚120输出第一测试结果信号；采样单元321用于根据第二测试信号输出第二采样
结果，结果处理单元322用于根据第二采样结果通过第一输出端U1连接的输出引脚120和第
二输出端U2连接的输出引脚120输出第二测试结果信号；

[0056] 测试判断模块500还用于根据第一测试结果信号和第二测试结果信号判断门控时钟单元211是否正常打开。

[0057] 具体的，门控时钟单元211为芯片中的门控时钟部件，用于发送时钟信号。时钟采样单元321可以包括逻辑门电路，用于根据门控时钟单元211的工作状态和测试判断模块
500发送的测试信号输出采样结果，第一结果处理单元322可以为逻辑门电路，用于根据采
样结果输出测试结果信号。采样寄存器3211还包括复位信号输入端，在测试门控时钟单元
211时，复位信号输入端可以接入设定的电平信号，以使采样寄存器3211处于不复位的状
态，示例性的，设定的电平信号可以为高电平。

[0058] 第一使能序列为将时钟测试模块320作为当前测试模块的序列。本实施例示例性的示出功能电路包括两个门控时钟单元211。示例性的，第一测试信号为高电平，第二测试
信号为低电平。采样单元321经输入引脚110与测试判断模块500电连接，测试判断模块500
发送的第一测试信号和第二测试信号经输入引脚110传输至采样单元321。每一采样单元
321还与测试控制模块400电连接。

[0059] 在与采样单元321相连的门控时钟单元211正常向采样单元321输出时钟信号时，采样单元321输出的采样结果与采样单元321输入的测试信号相同；在门控时钟单元211关
闭，即停止向采样单元321输出时钟信号时，采样单元321输出的采样结果为门控时钟单元
211关闭前，测试判断模块500最新发送的测试信号，且采样单元321的输出端维持此信号不
变，直至门控时钟单元211被再次打开。

[0060] 在测试门控时钟单元211是否可以正常打开时，测试判断模块500发送第一测试信号即高电平至采样寄存器3211的测试信号输入端，同时采样单元321的旁路端即第一或门
3212的第二输入端输入低电平。当门控时钟单元211正常工作时，采样寄存器3211的输出端
输出高电平，第一或门3212的第一输入端输入高电平、第一或门3212第二输入端输入低电
平，则第一或门3212的输出端输出高电平。采样单元321的屏蔽端发送的低电平经非门3214
后向第一与门3213的第二输入端输入高电平，第一与门3213的第一输入端输入高电平，则
第一与门3213的输出端输出高电平，即采样单元321输出的第一采样结果为两个高电平信
号。第二与门3222的输入端为各第一或门3212输出的高电平，则第二与门3222的输出端输
出高电平；第二或门3221的输入端为各第一与门3213输出的高电平，则第二或门3221的输
出端输出一高电平，因此，第一测试结果信号也为两个高电平信号。第二与门3222和第二或
门3221输出第一测试结果信号后，测试判断模块500发送第二测试信号即低电平至采样寄
存器3211的测试信号输入端。当门控时钟单元211正常工作时，采样寄存器3211的输出端输
出低电平，第一或门3212的第一输入端输入低电平、第一或门3212第二输入端输入低电平，
则第一或门3212的输出端输出低电平。采样单元321的屏蔽端输入的低电平经非门3214后
向第一与门3213的第二输入端输入高电平，第一与门3213的第一输入端输入低电平，则第
一与门3213输出端输出低电平，即第二采样结果为两个低电平信号。第二与门3222的输入
端为各第一或门3212输出的低电平，则第二与门3222的输出端输出低电平；第二或门3221
的输入端为各第一与门3213输出的低电平，则第二或门3221的输出端输出低电平，即第二
测试结果信号为两个低电平信号。因此，当测试判断模块500发送高电平时，结果处理单元
322的第一输出端U1和结果处理单元322的第二输出端U2均输出高电平且当测试判断模块
500发送低电平时，结果处理单元322的第一输出端U1和结果处理单元322的第二输出端U2
均输出低电平，则各门控时钟单元211可以正常打开。否则，存在至少一个门控时钟单元211
无法正常打开。

[0061] 继续参考图3，可选的，测试控制模块400用于在接收到对应于关闭时钟测试模块320的第二使能序列后，向门控时钟单元211发送关闭信号，以使门控时钟单元211停止向对
应连接的采样单元321输出时钟信号；

[0062] 测试判断模块500用于在发送第二使能序列后，向时钟测试模块320连接的输入引脚110发送对应于第二使能序列的第三测试信号，第三测试信号和第一测试信号电位相同；
采样单元321用于根据第三测试信号输出第三采样结果，结果处理单元322用于根据第三采
样结果通过第一输出端U1连接的输出引脚120和第二输出端U2连接的输出引脚输出第三测
试结果信号；

[0063] 测试判断模块500还用于根据第三测试结果信号判断门控时钟单元211是否正常关闭。

[0064] 示例性的，第一测试信号为高电平、第二测试信号为低电平、第三测试信号为高电平。在测试判断模块500先后发送高、低电平测试门控时钟单元211均可正常打开后，测试判
断模块500发送第二使能序列，使得门控时钟单元211停止向采样寄存器3211输出时钟信
号，此时采样寄存器3211的输出端输出低电平，测试判断模块500向采样寄存器3211发送第
三测试信号即高电平，当采样寄存器3211均正常关闭时，采样寄存器3211的输出端不受测
试信号输入端输入的信号影响，扔维持输出为低电平，此时，第一或门3212的输出端输出低
电平，第一与门3213的输出端输出低电平，即第三采样结果为两个低电平信号，第二与门
3222的输出端输出低电平，第二或门3221的输出端输出低电平，即第三测试结果信号为两
个低电平信号。因此，当测试判断模块500向采样寄存器3211发送高电平时，若第二与门
3222的输出端和第二或门3221的输出端均输出低电平，则门控时钟单元211均能正常关闭，
否则，存在至少一个门控时钟单元211无法关闭。

[0065] 图4为本发明实施例提供的另一种芯片测试系统的结构示意图，参考图4，可选的，至少一个第一测试模块包括复位测试模块330，采样寄存器3211的功能测试输入端包括复
位信号输入端I2，功能单元包括复位单元221；复位信号输入端I2与复位单元221的输出端
电连接；

[0066] 测试控制模块400用于在接收到对应于使能复位测试模块330的第三使能序列后，向复位单元221发送使能信号，以使复位单元221向对应连接的采样单元321输出复位信号；

[0067] 测试判断模块500用于在发送第三使能序列后，向复位测试模块330连接的输入引脚110发送对应于第三使能序列的第四测试信号；采样单元321用于根据第四测试信号输出
第四采样结果，结果处理单元322用于根据第四采样结果通过第一输出端U1连接的输出引
脚120和第二输出端U2连接的输出引脚120输出第四测试结果信号；

[0068] 测试判断模块500还用于根据第四测试结果信号判断复位单元221是否正常复位。

[0069] 具体的，采样寄存器3211还包括时钟信号输入端，当测试复位单元221时，时钟信号输入端接入稳定的时钟信号即可。采样寄存器3211可以为接收到复位信号后，采样寄存
器3211的输出端始终输出高电平的寄存器，也可以采用接收到复位信号后，采样寄存器
3211的输出端始终输出低电平的寄存器，本实施例示例性的示出采样寄存器3211接收到复
位信号后，其输出端始终输出高电平。在确定采样单元321和结果处理单元322功能正常前
提下，测试控制模块400控制复位单元221向采样寄存器3211的复位信号输入端I2输入复位
信号，采样单元321的旁路端输入低电平，采样寄存器3211接收到复位信号后，采样寄存器
3211的输出端始终维持高电平，此时，测试判断模块500向采样寄存器3211的测试信号输入
端输入低电平，采样寄存器3211的输出端输出高电平至第一或门3212的第一输入端和第一
与门3213的第一输入端，第一或门3212的输出端输出高电平，第一与门3213的输出端输出
高电平，即第四采样结果为两个高电平信号。第二或门3221的输入端为各第一与门3213的
输出端输出的高电平，因此，第二或门3221的输出端输出高电平，第二与门3222的输入端为
各第一或门3212输出的高电平，因此，第二与门3222的输出端输出高电平，即第四测试结果
信号为两个高电平。由此可知，采样寄存器3211的测试信号输入端输入低电平时，如果第二
与门3222的输出端和第二或门3221的输出端均输出高电平，则复位单元221均可正常复位，
否则，存在至少一个复位单元221无法正常复位。

[0070] 继续参考图4，可选的，测试控制模块400用于在接收到释放复位测试模块330的第四使能序列后，向复位单元221发送释放复位信号，以使复位单元221释放复位；

[0071] 测试判断模块500用于在发送第四使能序列后，向复位测试模块330连接的输入引脚110先后发送对应于第四使能序列的第五测试信号和第六测试信号，第五测试信号和第
六测试信号电位相反；采样单元321用于根据第五测试信号输出第五采样结果，结果处理单
元322用于根据第五采样结果通过第一输出端U1连接的输出引脚120和第二输出端U2连接
的输出引脚120输出第五测试结果信号；采样单元321用于根据第六测试信号输出第六采样
结果，结果处理单元322用于根据第六采样结果通过第一输出端U1连接的输出引脚120和第
二输出端U2连接的输出引脚120输出第六测试结果信号；

[0072] 测试判断模块500还用于根据第五测试结果信号和第六测试结果信号判断复位单元221是否正常释放复位。

[0073] 示例性的，第五测试信号为高电平，第六测试信号为低电平，本实施例中芯片测试系统的工作原理为：测试判断模块500通过输入引脚110发送高电平至采样寄存器3211的测
试信号输入端，当测试的所有复位单元221均能正常释放复位时，采样寄存器3211的输出端
输出的信号与测试信号输入端输入的信号相同，即采样寄存器3211的输出端输出高电平至
第一与门3213的第一输入端和第一或门3212的第一输入端，采样单元321的旁路端输入低
电平，则第一或门3212的第二输入端输入低电平，第一或门3212输入的低电平经非门3214
输出高电平至第一与门3213，则第一或门3212输出高电平、第一与门3213输出高电平，即第
五采样结果为两个高电平。第二与门3222的各个输入端输入的均为高电平，第二与门3222
的输出端输出高电平。第二或门3221的各个输入端输入的均为高电平，第二或门3221的输
出端输出高电平，则第五测试结果信号为两个高电平。复位测试模块330的第一输出端U1和
第二输出端U2输出第五测试结果信号后，测试判断模块500发送低电平至采样寄存器3211
的测试信号输入端。采样寄存器3211的输出端输出低电平至第一与门3213的第一输入端和
第一或门3212的第一输入端，采样单元321的旁路端输入低电平，则第一或门3212的第二输
入端输入低电平，第一或门3212输入的低电平经非门3214输出高电平至第一与门3213，则
第一或门3212的输出端输出低电平、第一与门3213的输出端输出高电平，即第六采样结果
为两个低电平。第二与门3222的各个输入端输入的均为低电平，第二与门3222的输出端输
出低电平。第二或门3221的各个输入端输入的均为低电平，第二或门3221的输出端输出低
电平，则第六测试结果信号为两个高电平。因此，当测试判断模块500发送高电平时，复位测
试模块330的第一输出端U1和复位测试模块330的第二输出端U2均输出高电平且当测试判
断模块500发送低电平时，复位测试模块330的第一输出端U1和复位测试模块330的第二输
出端U2均输出低电平，则各复位单元221可以正常释放复位。否则，存在至少一个复位单元
221无法正常释放复位。

[0074] 图5为本发明实施例提供的另一种芯片测试系统的结构示意图，参考图5，可选的，芯片测试系统还包括第二测试模块600，第二测试模块600与至少部分输入输出引脚100电
连接；

[0075] 测试判断模块500用于向测试控制模块400发送对应于使能第二测试模块的第五使能序列后，向第一部分输入输出引脚130发送对应于第五使能序列的第七测试信号；

[0076] 以及还用于根据第二部分输入输出引脚140输出的第七测试结果信号确定输入输出引脚100是否正常；

[0077] 其中，第一部分输入输出引脚130和第二部分输入输出引脚140不同。

[0078] 具体的，第五使能序列为使能第二测试模块600的序列。第七测试信号为测试输入输出引脚100的信号，第七测试信号可以为第一部分输入输出引脚中各个引脚的高低电位
信号的序列组合。第二测试模块600用于测试芯片的各个引脚是否正常，第二测试模块600
可以为各个引脚对应的芯片的电路结构。将芯片的所有引脚分为两部分，一部分作为用于
接收测试判断模块500发送的测试信号的引脚即第一部分输入输出引脚130，另一部分作为
输出第七测试结果信号的引脚即第二部分输入输出引脚140。第二部分输入输出引脚140根
据第一部分输入输出引脚130的高低电平信号输出对应的电位信号。在测试判断模块500中
提前存储设定引脚电位信号（设定引脚电位信号为在第一部分输入输出引脚130和第二部
分输入输出引脚140均正常时，在第一部分输入输出引脚130中输入第七测试信号时，对应
第二部分输入输出引脚140输出的信号），在第一部分输入输出引脚130输入第七测试信号
时，第二部分输入输出引脚输出140的信号为设定引脚电位信号时，则输入输出引脚100功
能正常。

[0079] 可选的，测试判断模块独立于芯片外部，第一测试模块和测试控制模块均集成于芯片上。

[0080] 图6为本发明实施例提供的一种芯片测试方法的流程图，第一测试模块包括采样单元，采样单元包括采样寄存器、第一与门和第一或门，采样寄存器的信号输入端与输入输
出引脚中的输入引脚电连接，采样寄存器的功能测试输入端与对应的功能电路的功能单元
的输出端电连接，采样寄存器的输出端分别与第一或门的第一输入端和第一与门的第一输
入端电连接；第一或门的第二输入端作为采样单元的旁路端与测试控制模块电连接，第一
或门的输出端与第一测试模块的第一输出端电连接；第一与门的第二输入端经非门接入测
试控制模块的旁路端，第一与门的输出端与第一测试模块的第二输出端电连接；第一测试
模块还包括第一输出端和第二输出端；参考图6，该芯片测试方法包括：

[0081] S10：测试判断模块向测试控制模块发送使能序列；

[0082] S20：测试控制模块根据使能序列使能第一测试模块；

[0083] S30：测试判断模块向输入输出引脚中输入引脚发送对应于使能序列的测试信号；

[0084] S40：第一测试模块根据采样寄存器的测试信号输入端输入的测试信号以及采样寄存器的功能测试输入端输入的电路信号，通过第一测试模块的第一输出端和第一测试模
块的第二输出端向输入输出引脚中的输出引脚输出测试结果信号；

[0085] S50：测试判断模块根据测试结果信号确定被使能的第一测试模块所连接的功能电路是否正常。

[0086] 本实施例提供了一种芯片测试方法，测试控制模块根据测试判断模块发送的使能序列使能第一测试模块；第一测试模块根据测试判断模块经输入引脚发送的测试信号向输
入输出引脚中的输出引脚输出测试结果信号；测试判断模块根据测试结果信号确定第一测
试模块所连接的功能电路是否正常。本实施例实现对芯片性能的测试，方法简单，提高芯片
测试的效率。

[0087] 图7为本发明实施例提供的另一种芯片测试方法的流程图，至少一个第一测试模块包括时钟测试模块，采样寄存器的功能测试输入端包括时钟信号输入端，第一测试模块
还包括结果处理单元，结果处理单元包括第二与门和第二或门，第一或门的输出端与第二
与门的输入端电连接，第二与门的输出端作为第一测试模块的第一输出端，第一与门的输
出端与第二或门的输入端电连接，第二或门的输出端作为第一测试模块的第二输出端；功
能单元包括门控时钟单元，时钟信号输入端与门控时钟单元的输出端电连接；参考图7，可
选的，该芯片测试方法包括：

[0088] S11：测试判断模块向测试控制模块发送对应于使能时钟测试模块的第一使能序列；

[0089] S21：测试控制模块根据第一使能序列使能时钟测试模块；

[0090] S31：测试控制模块在接收到对应于使能时钟测试模块的第一使能序列后，向门控时钟单元发送使能信号，以使门控时钟单元向对应连接的采样单元输出时钟信号；

[0091] S41：测试判断模块在发送第一使能序列后，向时钟测试模块连接的输入引脚先后发送对应于第一使能序列的第一测试信号和第二测试信号，第一测试信号和第二测试信号
电位相反；采样单元根据所述第一测试信号输出第一采样结果，结果处理单元根据第一采
样结果通过第一输出端连接的输出引脚和第二输出端连接的输出引脚输出第一测试结果
信号；采样单元根据第二测试信号输出第二采样结果，结果处理单元根据所述第二采样结
果通过第一输出端连接的输出引脚和第二输出端连接的输出引脚输出第二测试结果信号；

[0092] S51：测试判断模块根据第一测试结果信号和第二测试结果信号判断门控时钟单元是否正常打开。

[0093] 可选的，在测试判断模块根据第一测试结果信号和第二测试结果信号判断门控时钟单元是否正常打开之后包括：

[0094] 测试控制模块在接收到对应于关闭时钟测试模块的第二使能序列后，向门控时钟单元发送关闭信号，以使门控时钟单元停止向对应连接的采样单元输出时钟信号；

[0095] 测试判断模块在发送第二使能序列后，向时钟测试模块连接的输入引脚发送对应于第二使能序列的第三测试信号，第三测试信号和第一测试信号电位相同；采样单元根据
第三测试信号输出第三采样结果，结果处理单元根据第三采样结果通过第一输出端连接的
输出引脚和第二输出端连接的输出引脚输出第三测试结果信号；

[0096] 测试判断模块根据第三测试结果信号判断门控时钟单元是否正常关闭。

[0097] 图8为本发明实施例提供的另一种芯片测试方法的流程图，至少一个第一测试模块包括复位测试模块，采样寄存器的功能测试输入端包括复位信号输入端，第一测试模块
还包括结果处理单元，结果处理单元包括第二与门和第二或门，第一或门的输出端与第二
与门的输入端电连接，第二与门的输出端作为第一测试模块的第一输出端，第一与门的输
出端与第二或门的输入端电连接，第二或门的输出端作为第一测试模块的第二输出端；功
能单元包括复位单元，复位信号输入端与复位单元的输出端电连接；参考图8，可选的，该芯
片测试方法包括：

[0098] S12：测试判断模块向测试控制模块发送对应于使能复位测试模块的第三使能序列；

[0099] S22：测试控制模块根据第三使能序列使能复位测试模块；

[0100] S32：测试控制模块在接收到对应于使能复位测试模块的第三使能序列后，向复位单元发送使能信号，以使复位单元向对应连接的采样单元输出复位信号；

[0101] S42：测试判断模块在发送第三使能序列后，向复位测试模块连接的输入引脚发送对应于第三使能序列的第四测试信号；采样单元根据第四测试信号输出第四采样结果，结
果处理单元根据第四采样结果通过第一输出端连接的输出引脚和第二输出端连接的输出
引脚输出第四测试结果信号；

[0102] S52：测试判断模块根据第四测试结果信号判断复位单元是否正常复位。

[0103] 可选的，测试判断模块根据第四测试结果信号判断复位单元是否正常复位之后还包括：

[0104] 测试控制模块在接收到释放复位测试模块的第四使能序列后，向复位单元发送释放复位信号，以使复位单元释放复位；

[0105] 测试判断模块在发送第四使能序列后，向复位测试模块连接的输入引脚先后发送对应于第四使能序列的第五测试信号和第六测试信号，第五测试信号和第六测试信号电位
相反；采样单元根据第五测试信号输出第五采样结果，结果处理单元根据第五采样结果通
过第一输出端连接的输出引脚和第二输出端连接的输出引脚输出第五测试结果信号；采样
单元根据第六测试信号输出第六采样结果，结果处理单元根据第六采样结果通过第一输出
端连接的输出引脚和第二输出端连接的输出引脚输出第六测试结果信号；

[0106] 测试判断模块根据第五测试结果信号和第六测试结果信号判断复位单元是否正常释放复位。

[0107] 图9为本发明实施例提供的另一种芯片测试方法的流程图，参考图9，该芯片测试方法包括：

[0108] S13：测试判断模块向测试控制模块发送对应于使能第二测试模块的第五使能序列；

[0109] S23：测试控制模块根据第五使能序列使能第二测试模块；

[0110] S33：测试判断模块向第一部分输入输出引脚发送对应于第五使能序列的第七测试信号；

[0111] S43：测试判断模块根据第二部分输入输出引脚输出的第七测试结果信号确定输入输出引脚是否正常；

[0112] 其中，第一部分所述输入输出引脚和第二部分所述输入输出引脚不同。

[0113] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、
重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行
了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。