一种工业图形计算机辅助制造的信号线路数据的分析方法

摘要

本发明公开了一种工业图形计算机辅助制造的信号线路数据的分析方法，包括以下步骤：步骤一:向计算机内导入并确认信号线路制造良率有关层的数据；步骤二:对信号层物件进行分析，表列出(1)Size物件尺寸及数量；步骤三:筛选出SMD焊盘与Pad垫盘，再交互分析后，表列出(2)SMD与焊盘有关风险；步骤四:将(1)与成型层比对分析后，表列出(3)Rout与成型有关风险；步骤五:表列出(4)Bottleneck线路粗细变化风险；步骤六:表列出(5)Spacing与间距有关风险、(6)Sliver间隙或细丝风险以及(7)Connection物件相连风险；步骤七:将(1)与孔层比对分析，表列出(8)Drill与孔相关的风险。通过上述方式，得到系统性分析数据，方便进行风险评估，有利于快速高效找出风险点以进行改进。

权利要求

1.一种工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，包括以下步骤：步骤一 : 向计算机内导入并确认信号线路制造良率有关层的数据，所述信号线路制造良率有关层包括孔层、成型层和信号层；

步骤二 : 对信号层物件进行分析，表列出(1) Size 物件尺寸及数量；

(1)Size 物件尺寸及数量： (1.1)Line直线物件

 (1.2)Arc弧线物件

 (1.3)Pad垫盘物件

 (1.4)Text图文物件

 (1.5)Text Fields图文字串 (1.6)Line Neck Down可能断线处 (1.7)Shaved Lines被负资料遮蔽的直线物件 (1.8)Shaved Arcs被负资料遮蔽的弧线物件 (1.9)Shaved SMD被负资料遮蔽的焊盘；

步骤三 : 从(1.3)、(1.9)中筛选出SMD焊盘与Pad垫盘，再交互分析后，表列出(2) SMD与焊盘有关风险；

(2)SMD与焊盘有关风险：

(2.1)SMD Pads 焊盘(2.2)SMD to Pad 焊盘距垫盘(2.3)SMD to SMD 焊盘距焊盘；

步骤四 : 将(1)与成型层比对分析后，表列出(3) Rout 与成型有关风险；

(3)Rout 与成型有关风险：(3.1)Rout to Copper 成型距所有铜物件；

步骤五 : 将(1.1)、(1.2) 分析后，表列出(4) Bottleneck线路粗细变化风险；

 (4) Bottleneck线路粗细变化风险：(4.1)Conductor Width 线路过细；

步骤六 : 将(1)每项互相比对分析，表列出(5) Spacing与间距有关风险、(6) Sliver 间隙或细丝风险以及(7) Connection 物件相连风险；

步骤七 : 将(1)与孔层比对分析，表列出(8) Drill与孔相关的风险;将零散的数据，整合成互相关联、有参考价值的系统性分析数据。

2.根据权利要求1所述的工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，还包括，根据系统性分析数据，在制造前进行仿真模拟，评估风险处并回馈给对应的设计端、材料供应商、设备商或工业软件开发端。

3.根据权利要求1所述的工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，所述孔层、成型层和信号层的数据分别生成一个文件或者共同生成一个文件。

4.根据权利要求1所述的工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，(5)Spacing与间距有关风险：(5.1)Pad to Pad垫盘距垫盘(5.2)Pad to Circuit垫盘距回路(5.3)SMD to Circuit焊盘距回路(5.4)Circuit to Circuit回路距回路(5.5)Same Net Spacing同网络下间距过近(5.6)Spacing Length平行间距(5.7)BGA to Circuit 球状焊盘距回路(5.8)Feature to Feature 物件距物件(5.9)BGA to BGA 球状焊盘距球状焊盘(5.10)BGA to Pad 球状焊盘距垫盘(5.11)Pad to Line 垫盘距线(5.12)Pad to Surface 垫盘距铜面(5.13)Via to Copper‑Same Net 同网络下导通孔距其他铜物件(5.14)Circuit to Line 回路距线(5.15)Line to Line线距线(5.16)Via‑Pad to Via‑Pad 导通孔垫盘距导通孔垫盘(5.17)PTH‑Pad to PTH‑Pad 镀通孔垫盘距镀通孔垫盘。

5.根据权利要求1所述的工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，(6)Sliver 间隙或细丝风险：(6.1)Slivers间距过小及铜面积过小(6.2)Local Spacing封闭区间距过小。

6.根据权利要求1所述的工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，(7)Connection 物件相连风险：(7.1)Pad to Pad Connection 垫盘距垫盘过近(7.2)Pad to Cu Connection 垫盘距铜面过近(7.3)Pad to Line Connection 垫盘距线过近(7.4)Stubs断线。

7.根据权利要求1所述的工业图形计算机辅助制造的信号线路数据的分析方法，其特征在于，(8)Drill与孔相关的风险：(8.1)PTH to Copper 镀通孔距其他铜物件(8.2)PTH Registration 镀通孔重叠(8.3)Miss Pad for PTH 镀通孔本身缺垫盘(8.4)PTH Annular Ring镀通孔距自身垫盘(8.5)PTH to Line 镀通孔距线(8.6)PTH to Pad 镀通孔距垫盘(8.7)NPTH to Pad非镀通孔距垫盘(8.8)NPTH to Circuit非镀通孔距回路(8.9)NPTH Touches Copper 非镀通孔接触到其他铜物件(8.10)NPTH Registration 非镀通孔重叠(8.11)NPTH Annular Ring非镀通孔距本身垫盘(8.12)Via to Line导通孔距线(8.13)Via to Pad导通孔距垫盘(8.14)Via to Copper导通孔距其他铜物件(8.15)Via Annular Ring导通孔距本身垫盘(8.16)Missing Pad for Via导通孔缺本身垫盘(8.17)Missing Cu for Via导通孔未置于铜物件中。

说明书

一种工业图形计算机辅助制造的信号线路数据的分析方法

技术领域

[0001] 本发明涉及印刷线路板CAM技术领域，特别是涉及一种工业图形计算机辅助制造的信号线路数据的分析方法。

背景技术

[0002] 随着印刷电路板（PCB）线路密度的增加，对生产制造工艺越发挑战，通常情况下，必须依赖相关计算机辅助制造CAM软件才能完成制造。印刷线路板CAM技术使用广泛，对于线路层，目前的CAM软件可以列出其中的物件及其数量，物件包括直线、弧线、垫盘、铜面和图文，但是未能再对物件间的相互关系做更多系统性归纳。

[0003] 另外，制造时，不同材料、工艺的搭配对线路层上每一种物件都有不同程度的影响，目前的CAM软件还未能根据不同的工艺能力分析线路层的各物件以找出风险点，需要进行改进。

发明内容

[0004] 本发明主要解决的技术问题是提供一种工业图形计算机辅助制造的信号线路数据的分析方法，对物件间的相互关系做系统性归纳和分析，方便找出风险点。

[0005] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种工业图形计算机辅助制造的信号线路数据的分析方法，包括以下步骤：

[0006] 步骤一 : 向计算机内导入并确认信号线路制造良率有关层的数据，所述信号线路制造良率有关层包括孔层、成型层和信号层；

[0007] 步骤二 : 对信号层物件进行分析，表列出(1) Size 物件尺寸及数量；

[0008] (1)Size 物件尺寸及数量：

[0009]  (1.1)Line直线物件

[0010]  (1.2)Arc弧线物件

[0011]  (1.3)Pad垫盘物件

[0012]  (1.4)Text图文物件

[0013]  (1.5)Text Fields图文字串

[0014]  (1.6)Line Neck Down可能断线处

[0015]  (1.7)Shaved Lines被负资料遮蔽的直线物件

[0016]  (1.8)Shaved Arcs被负资料遮蔽的弧线物件

[0017]  (1.9)Shaved SMD被负资料遮蔽的焊盘；

[0018] 步骤三 : 从(1.3)、(1.9)中筛选出SMD焊盘与Pad垫盘，再交互分析后，表列出(2) SMD与焊盘有关风险；

[0019] (2)SMD与焊盘有关风险：

[0020] (2.1)SMD Pads 焊盘

[0021] (2.2)SMD to Pad 焊盘距垫盘

[0022] (2.3)SMD to SMD 焊盘距焊盘；

[0023] 步骤四 : 将(1)与成型层比对分析后，表列出(3) Rout 与成型有关风险；

[0024] (3)Rout 与成型有关风险：

[0025] (3.1)Rout to Copper 成型距所有铜物件；

[0026] 步骤五 : 将(1.1)、(1.2) 分析后，表列出(4) Bottleneck线路粗细变化风险；

[0027]  (4) Bottleneck线路粗细变化风险：

[0028] (4.1)Conductor Width 线路过细；

[0029] 步骤六 : 将(1)每项互相比对分析，表列出(5) Spacing与间距有关风险、(6) Sliver 间隙或细丝风险以及(7) Connection 物件相连风险；

[0030] (5)Spacing与间距有关风险：

[0031] (5.1)Pad to Pad垫盘距垫盘

[0032] (5.2)Pad to Circuit垫盘距回路

[0033] (5.3)SMD to Circuit焊盘距回路

[0034] (5.4)Circuit to Circuit回路距回路

[0035] (5.5)Same Net Spacing同网络下间距过近

[0036] (5.6)Spacing Length平行间距

[0037] (5.7)BGA to Circuit 球状焊盘距回路

[0038] (5.8)Feature to Feature 物件距物件

[0039] (5.9)BGA to BGA 球状焊盘距球状焊盘

[0040] (5.10)BGA to Pad 球状焊盘距垫盘

[0041] (5.11)Pad to Line 垫盘距线

[0042] (5.12)Pad to Surface 垫盘距铜面

[0043] (5.13)Via to Copper‑Same Net 同网络下导通孔距其他铜物件[0044] (5.14)Circuit to Line 回路距线

[0045] (5.15)Line to Line线距线

[0046] (5.16)Via‑Pad to Via‑Pad 导通孔垫盘距导通孔垫盘

[0047] (5.17)PTH‑Pad to PTH‑Pad 镀通孔垫盘距镀通孔垫盘；

[0048] (6)Sliver 间隙或细丝风险：

[0049] (6.1)Slivers间距过小及铜面积过小

[0050] (6.2)Local Spacing封闭区间距过小；

[0051] (7)Connection 物件相连风险：

[0052] (7.1)Pad to Pad Connection 垫盘距垫盘过近

[0053] (7.2)Pad to Cu Connection 垫盘距铜面过近

[0054] (7.3)Pad to Line Connection 垫盘距线过近

[0055] (7.4)Stubs断线；

[0056] 步骤七 : 将(1)与孔层比对分析，表列出(8) Drill与孔相关的风险；

[0057] (8)Drill与孔相关的风险：

[0058] (8.1)PTH to Copper 镀通孔距其他铜物件

[0059] (8.2)PTH Registration 镀通孔重叠

[0060] (8.3)Miss Pad for PTH 镀通孔本身缺垫盘

[0061] (8.4)PTH Annular Ring镀通孔距自身垫盘

[0062] (8.5)PTH to Line 镀通孔距线

[0063] (8.6)PTH to Pad 镀通孔距垫盘

[0064] (8.7)NPTH to Pad非镀通孔距垫盘

[0065] (8.8)NPTH to Circuit非镀通孔距回路

[0066] (8.9)NPTH Touches Copper 非镀通孔接触到其他铜物件

[0067] (8.10)NPTH Registration 非镀通孔重叠

[0068] (8.11)NPTH Annular Ring非镀通孔距本身垫盘

[0069] (8.12)Via to Line导通孔距线

[0070] (8.13)Via to Pad导通孔距垫盘

[0071] (8.14)Via to Copper导通孔距其他铜物件

[0072] (8.15)Via Annular Ring导通孔距本身垫盘

[0073] (8.16)Missing Pad for Via导通孔缺本身垫盘

[0074] (8.17)Missing Cu for Via导通孔未置于铜物件中；

[0075] 将零散的数据，整合成互相关联、有参考价值的系统性分析数据。

[0076] 在本发明一个较佳实施例中，还包括，根据系统性分析数据，在制造前进行仿真模拟，评估风险处并回馈给对应的设计端、材料供应商、设备商或工业软件开发端。

[0077] 在本发明一个较佳实施例中，所述孔层、成型层和信号层的数据分别生成一个文件或者共同生成一个文件。

[0078] 本发明的有益效果是：本发明指出的一种工业图形计算机辅助制造的信号线路数据的分析方法，对孔层、成型层和信号层进行分析，得到系统性分析数据，方便快速高效地进行风险评估，有利于根据具体的工艺能力分析出风险点以进行改进，提升制造良率。

具体实施方式

[0079] 下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0080] 本发明实施例包括：

[0081] 一种工业图形计算机辅助制造的信号线路数据的分析方法，包括以下步骤：

[0082] 步骤一 : 向计算机内导入并确认信号线路制造良率有关层的数据，信号线路制造良率有关层包括孔层、成型层和信号层，在本实施例中，孔层、成型层和信号层的数据可以通过对应的PCB软件分别生成一个文件或者共同导出一个文件，方便导入计算机，通过分析软件进行分析；

[0083] 步骤二 : 通过计算机内的分析软件对信号层物件进行分析，表列出(1) Size 物件尺寸及数量；

[0084] (1)Size 物件尺寸及数量：

[0085]  (1.1)Line直线物件

[0086]  (1.2)Arc弧线物件

[0087]  (1.3)Pad垫盘物件

[0088]  (1.4)Text图文物件

[0089]  (1.5)Text Fields图文字串

[0090]  (1.6)Line Neck Down可能断线处

[0091]  (1.7)Shaved Lines被负资料遮蔽的直线物件

[0092]  (1.8)Shaved Arcs被负资料遮蔽的弧线物件

[0093]  (1.9)Shaved SMD被负资料遮蔽的焊盘；

[0094] 将复杂的电路板上所有物件进行分类，电路板上的物件很多，必须进行分类，而分类的方式包括依形状分、依实际功能分等；

[0095] 步骤三 : 从(1.3)、(1.9)中筛选出SMD焊盘与Pad垫盘，再交互分析后，表列出(2) SMD与焊盘有关风险；

[0096] (2)SMD与焊盘有关风险：

[0097] (2.1)SMD Pads 焊盘

[0098] (2.2)SMD to Pad 焊盘距垫盘

[0099] (2.3)SMD to SMD 焊盘距焊盘；

[0100] 其中，SMD焊盘是一种特殊的Pad垫盘，因为焊盘对电路板良率影响较大，必须特别拿出来研究；

[0101] 步骤四 : 将(1) 下的每一个子项逐条与与成型层比对分析后，表列出(3) Rout 与成型有关风险；

[0102] (3)Rout 与成型有关风险：

[0103] (3.1)Rout to Copper 成型距所有铜物件；

[0104] 步骤五 : 将(1.1)、(1.2) 分析后，表列出(4) Bottleneck线路粗细变化风险；

[0105]  (4) Bottleneck线路粗细变化风险：

[0106] (4.1)Conductor Width 线路过细；

[0107] 其中，(1.1)表直线 (1.2)表弧线，对两种线进行分析，分析其尺寸、距离等等，宽度不足就是过细；

[0108] 步骤六 : 将(1)中每项互相比对分析，表列出(5) Spacing与间距有关风险、(6) Sliver 间隙或细丝风险以及(7) Connection 物件相连风险；

[0109] (5)Spacing与间距有关风险：

[0110] (5.1)Pad to Pad垫盘距垫盘

[0111] (5.2)Pad to Circuit垫盘距回路

[0112] (5.3)SMD to Circuit焊盘距回路

[0113] (5.4)Circuit to Circuit回路距回路

[0114] (5.5)Same Net Spacing同网络下间距过近

[0115] (5.6)Spacing Length平行间距

[0116] (5.7)BGA to Circuit 球状焊盘距回路

[0117] (5.8)Feature to Feature 物件距物件

[0118] (5.9)BGA to BGA 球状焊盘距球状焊盘

[0119] (5.10)BGA to Pad 球状焊盘距垫盘

[0120] (5.11)Pad to Line 垫盘距线

[0121] (5.12)Pad to Surface 垫盘距铜面

[0122] (5.13)Via to Copper‑Same Net 同网络下导通孔距其他铜物件[0123] (5.14)Circuit to Line 回路距线

[0124] (5.15)Line to Line线距线

[0125] (5.16)Via‑Pad to Via‑Pad 导通孔垫盘距导通孔垫盘

[0126] (5.17)PTH‑Pad to PTH‑Pad 镀通孔垫盘距镀通孔垫盘；

[0127] (6)Sliver 间隙或细丝风险：

[0128] (6.1)Slivers间距过小及铜面积过小

[0129] (6.2)Local Spacing封闭区间距过小；

[0130] (7)Connection 物件相连风险：

[0131] (7.1)Pad to Pad Connection 垫盘距垫盘过近

[0132] (7.2)Pad to Cu Connection 垫盘距铜面过近

[0133] (7.3)Pad to Line Connection 垫盘距线过近

[0134] (7.4)Stubs断线；

[0135] 步骤七 : 将(1)与孔层比对分析，针对PCB各种工艺制造，表列出(8) Drill与孔相关的风险；

[0136] (8)Drill与孔相关的风险：

[0137] (8.1)PTH to Copper 镀通孔距其他铜物件

[0138] (8.2)PTH Registration 镀通孔重叠

[0139] (8.3)Miss Pad for PTH 镀通孔本身缺垫盘

[0140] (8.4)PTH Annular Ring镀通孔距自身垫盘

[0141] (8.5)PTH to Line 镀通孔距线

[0142] (8.6)PTH to Pad 镀通孔距垫盘

[0143] (8.7)NPTH to Pad非镀通孔距垫盘

[0144] (8.8)NPTH to Circuit非镀通孔距回路

[0145] (8.9)NPTH Touches Copper 非镀通孔接触到其他铜物件

[0146] (8.10)NPTH Registration 非镀通孔重叠

[0147] (8.11)NPTH Annular Ring非镀通孔距本身垫盘

[0148] (8.12)Via to Line导通孔距线

[0149] (8.13)Via to Pad导通孔距垫盘

[0150] (8.14)Via to Copper导通孔距其他铜物件

[0151] (8.15)Via Annular Ring导通孔距本身垫盘

[0152] (8.16)Missing Pad for Via导通孔缺本身垫盘

[0153] (8.17)Missing Cu for Via导通孔未置于铜物件中；

[0154] 将零散的数据，整合成互相关联、有参考价值的系统性分析数据，板厂工程师根据系统性分析数据，在制造前进行仿真模拟，评估风险处并回馈给对应的设计端、材料供应商、设备商或工业软件开发端，进行持续改进。

[0155] 例如 Same Net Spacing 项目：

[0156] 阈值设定在10mil，意义在于同网络下的电路上任何物件，若间距小于10mil则成品容易短路。

[0157] 原因:虽然我们在设计时，理想上是可以达到10mil以下，但经实践，制造时因工艺的误差、环境的变数等，无法完美达到设计时的间距，且物件过近时，除了线路误接在一起导致短路，也可能因电磁力等造成其他问题。

[0158] 利用本分析方法进行分析后，提供出有参考价值的系统性分析数据，方便评估风险，有利于对风险处进行设计、材料和生产设备等方面的改进，从而提升实际生产时的良品率。

[0159] 综上所述，本发明指出的一种工业图形计算机辅助制造的信号线路数据的分析方法，可以对工业图形计算机辅助制造的信号线路数据进行分析，得到有参考价值的系统性分析数据，有利于根据具体的工艺能力进行风险评估和持续改进，降低生产过程中线路短路及其他问题的风险。

[0160] 以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。