一种离子阱芯片的制备方法、离子阱芯片和量子计算机

摘要

本发明公开了一种离子阱芯片的制备方法、离子阱芯片和量子计算机，制备方法包括：提供衬底；在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；刻蚀层叠结构形成至少两个第一开口，于第一开口中形成牺牲层；于层叠结构远离衬底的一侧形成第一光刻胶层并进行图案化；图案化后的第一光刻胶层包括第二开口，第二开口暴露位于相邻两个第一开口之间待刻蚀的层叠结构；刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口；沿垂直于衬底的方向，第一开口的深度大于第三开口的深度；去除牺牲层以形成囚禁离子的离子阱区，使得层叠结构中不同尺寸孔对位精确，保证了芯片电磁场的分布以及囚禁离子的势阱，提高了芯片的工作性能。

权利要求

1.一种离子阱芯片的制备方法，其特征在于，包括：提供衬底；

在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；所述导电层和所述介质层交替设置；

刻蚀所述层叠结构形成至少两个第一开口；

于所述第一开口中形成牺牲层；

于所述层叠结构远离所述衬底的一侧形成第一光刻胶层，并图案化所述第一光刻胶层；图案化后的第一光刻胶层包括第二开口，所述第二开口暴露位于相邻两个第一开口之间待刻蚀的层叠结构；

刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口；沿垂直于衬底的方向，所述第一开口的深度大于所述第三开口的深度；

去除所述牺牲层以形成囚禁离子的离子阱区；其中，所述第一开口和所述第三开口中同深度结合起来的部分形成一个大孔，第一开口深于第三开口的部分形成小孔，所述大孔与所述小孔共享第一开口的侧壁。

2.根据权利要求1所述的离子阱芯片的制备方法，其特征在于，所述刻蚀所述层叠结构形成至少两个第一开口包括：

基于掩模版，通过干刻或湿刻的方式对所述层叠结构进行刻蚀形成至少两个所述第一开口；所述第一开口暴露所述衬底，所述掩模版包括光刻胶掩模版、金属掩模版或者金属和光刻胶的叠层掩模。

3.根据权利要求1所述的离子阱芯片的制备方法，其特征在于，所述牺牲层的材料包括光刻胶；

所述于所述第一开口中形成牺牲层包括：通过刮涂或者旋涂的方式在所述层叠结构远离所述衬底的一侧以及所述第一开口中形成第二光刻胶层；其中第一开口中填充的第二光刻胶层形成所述牺牲层。

4.根据权利要求3所述的离子阱芯片的制备方法，其特征在于，所述层叠结构中，最靠近所述衬底的为介质层，最远离所述衬底的为导电层；所述于所述层叠结构远离所述衬底的一侧形成第一光刻胶层之前，还包括：通过氧气等离子体去除层叠结构中最远离所述衬底的导电层表面上的第二光刻胶层。

5.根据权利要求1所述的离子阱芯片的制备方法，其特征在于，所述第二开口的长度小于相邻两个第一开口之间的间距；所述第二开口暴露相邻两个第一开口之间部分的层叠结构；

所述刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口，包括：通过干刻或湿刻的方式交替刻蚀所述导电层和所述介质层形成第三开口；所述第三开口暴露所述层叠结构中的一导电层。

6.根据权利要求5所述的离子阱芯片的制备方法，其特征在于，所述刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口之后，还包括：通过含有氢氟酸的混合气体或者含有氢氟酸的混合溶液刻蚀所述层叠结构中第三开口暴露的介质层。

7.根据权利要求6所述的离子阱芯片的制备方法，其特征在于，所述去除所述牺牲层以形成囚禁离子的离子阱区包括：

通过有机溶剂去除所述牺牲层，以使所述第三开口暴露的悬空的导电层随着牺牲层的去除被剥离掉，形成所述离子阱区。

8.根据权利要求5所述的离子阱芯片的制备方法，其特征在于，所述第二开口与所述第一开口之间的间距小于所述介质层的厚度。

9.根据权利要求1所述的离子阱芯片的制备方法，其特征在于，所述层叠结构中，最靠近所述衬底的为介质层，最远离所述衬底的为导电层；所述第二开口的长度大于相邻两个第一开口之间的间距；所述第二开口暴露部分的第一开口和相邻两个第一开口之间全部的层叠结构；

所述刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口，包括：通过干法或湿法刻蚀的方式交替刻蚀所述导电层和所述介质层，并在交替刻蚀所述导电层和所述介质层的同时刻蚀第一开口中第二开口暴露的牺牲层，形成所述第三开口。

10.根据权利要求9所述的离子阱芯片的制备方法，其特征在于，所述牺牲层的刻蚀速率均小于或等于导电层和介质层的刻蚀速率。

11.一种离子阱芯片，其特征在于，通过权利要求1‑10任一所述的离子阱芯片的制备方法制备，包括：

衬底和位于衬底一侧的层叠结构；

所述层叠结构包括多层导电层和多层介质层，所述导电层和所述介质层交替设置；所述层叠结构还包括至少两个第一开口，以及位于相邻两个第一开口之间的第三开口；沿垂直于衬底的方向，所述第一开口的深度大于所述第三开口的深度；相邻两个第一开口以及位于相邻两个第一开口之间的第三开口结合形成囚禁离子的离子阱区；其中，所述第一开口和所述第三开口中同深度结合起来的部分形成一个大孔，第一开口深于第三开口的部分形成小孔，所述大孔与所述小孔共享第一开口的侧壁。

12.一种量子计算机，其特征在于，包括权利要求11所述的离子阱芯片。

说明书

一种离子阱芯片的制备方法、离子阱芯片和量子计算机

技术领域

[0001] 本发明实施例涉及量子计算技术领域，尤其涉及一种离子阱芯片的制备方法、离子阱芯片和量子计算机。

背景技术

[0002] 量子计算是重要的前沿科技之一，是延续接近物理极限的摩尔定律继续发展的重要路径，其中离子阱量子计算机使用囚禁离子作为量子比特，具有保真度高，相干时间长的
优势。

[0003] 离子阱量子计算机中的离子阱芯片具有囚禁离子功能，其中芯片中心的阱的位置涉及多层导电材料和绝缘材料的刻蚀和套刻工艺，但是现有技术中的套刻工艺在多次进行
刻蚀形成不同尺寸的开口时存在对位偏差的问题，导致在沿开口深度的方向上，不同尺寸
的开口存在错位现象，使得由不同尺寸的开口结合形成的孔中多层金属在水平方向有位置
偏差，影响了芯片的电磁场的分布，从而影响了囚禁离子的势阱，降低了离子阱芯片的工作
性能。

发明内容

[0004] 本发明实施例提供了一种离子阱芯片的制备方法、离子阱芯片和量子计算机，以保证芯片的电磁场的分布以及囚禁离子的势阱，提高离子阱芯片的工作性能。

[0005] 第一方面，本发明实施例提供了一种离子阱芯片的制备方法，包括：

[0006] 提供衬底；

[0007] 在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；所述导电层和所述介质层交替设置；

[0008] 刻蚀所述层叠结构形成至少两个第一开口；

[0009] 于所述第一开口中形成牺牲层；

[0010] 于所述层叠结构远离所述衬底的一侧形成第一光刻胶层，并图案化所述第一光刻胶层；图案化后的第一光刻胶层包括第二开口，所述第二开口暴露位于相邻两个第一开口
之间待刻蚀的层叠结构；

[0011] 刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口；沿垂直于衬底的方向，所述第一开口的深度大于所述第三开口的深度；

[0012] 去除所述牺牲层以形成囚禁离子的离子阱区。

[0013] 可选的，所述刻蚀所述层叠结构形成至少两个第一开口包括：

[0014] 基于掩模版，通过干刻或湿刻的方式对所述层叠结构进行刻蚀形成至少两个所述第一开口；所述第一开口暴露所述衬底，所述掩模版包括光刻胶掩模版、金属掩模版或金属
和光刻胶的叠层掩模。

[0015] 可选的，所述牺牲层的材料包括光刻胶；

[0016] 所述于所述第一开口中形成牺牲层包括：

[0017] 通过刮涂或者旋涂的方式在所述层叠结构远离所述衬底的一侧以及所述第一开口中形成第二光刻胶层；其中第一开口中填充的第二光刻胶层形成所述牺牲层。

[0018] 可选的，所述层叠结构中，最靠近所述衬底的为介质层，最远离所述衬底的为导电层；所述于所述层叠结构远离所述衬底的一侧形成第一光刻胶层之前，还包括：

[0019] 通过氧气等离子体去除层叠结构中最远离所述衬底的导电层表面上的第二光刻胶层。

[0020] 可选的，所述第二开口的长度小于相邻两个第一开口之间的间距；所述第二开口暴露相邻两个第一开口之间部分的层叠结构；

[0021] 所述刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口，包括：

[0022] 通过干刻或湿刻的方式交替刻蚀所述导电层和所述介质层形成第三开口；所述第三开口暴露所述层叠结构中的一导电层。

[0023] 可选的，所述刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口之后，还包括：

[0024] 通过含有氢氟酸的混合气体或者含有氢氟酸的混合溶液刻蚀所述层叠结构中第三开口暴露的介质层。

[0025] 可选的，所述去除所述牺牲层以形成囚禁离子的离子阱区包括：

[0026] 通过有机溶剂去除所述牺牲层，以使所述第三开口暴露的悬空的导电层随着牺牲层的去除被剥离掉，形成所述离子阱区。

[0027] 可选的，所述第二开口与所述第一开口之间的间距小于所述介质层的厚度。

[0028] 可选的，所述层叠结构中，最靠近所述衬底的为介质层，最远离所述衬底的为导电层；所述第二开口的长度大于相邻两个第一开口之间的间距；所述第二开口暴露部分的第
一开口和相邻两个第一开口之间全部的层叠结构；

[0029] 所述刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口，包括：

[0030] 通过干法或湿法刻蚀的方式交替刻蚀所述导电层和所述介质层，并在交替刻蚀所述导电层和所述介质层的同时刻蚀第一开口中第二开口暴露的牺牲层，形成所述第三开
口。

[0031] 可选的，所述牺牲层的刻蚀速率均小于或等于导电层和介质层的刻蚀速率。

[0032] 第二方面，本发明实施例提供了一种离子阱芯片，通过第一方面任意所述的离子阱芯片的制备方法制备，包括：

[0033] 衬底和位于衬底一侧的层叠结构；

[0034] 所述层叠结构包括多层导电层和多层介质层，所述导电层和所述介质层交替设置；所述层叠结构还包括至少两个第一开口，以及位于相邻两个第一开口之间的第三开口；
沿垂直于衬底的方向，所述第一开口的深度大于所述第三开口的深度；相邻两个第一开口
以及位于相邻两个第一开口之间的第三开口结合形成囚禁离子的离子阱区。

[0035] 第三方面，本发明实施例提供了一种量子计算机，包括第二方面所述的离子阱芯片。

[0036] 本发明实施例提供了一种离子阱芯片的制备方法、离子阱芯片和量子计算机，包括：提供衬底；在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；导电层和介质
层交替设置；刻蚀层叠结构形成至少两个第一开口，于第一开口中形成牺牲层；于层叠结构
远离衬底的一侧形成第一光刻胶层，并图案化第一光刻胶层；图案化后的第一光刻胶层包
括第二开口，第二开口暴露位于相邻两个第一开口之间待刻蚀的层叠结构；刻蚀位于相邻
两个第一开口之间待刻蚀的层叠结构，形成第三开口；沿垂直于衬底的方向，第一开口的深
度大于第三开口的深度；去除牺牲层形成囚禁离子的离子阱区。本发明实施例提供的技术
方案通过设计冗余结构，在刻蚀层叠结构形成的至少两个第一开口中形成牺牲层，再基于
第一光刻胶层形成的光刻胶图案为掩模版，刻蚀位于相邻两个第一开口之间待刻蚀的层叠
结构形成第三开口；并且沿垂直于衬底的方向，第一开口的深度大于第三开口的深度，使得
去除牺牲层后，第一开口和第三开口结合起来形成一个大孔，第一开口深于第三开口的部
分形成小孔；大孔与小孔共享第一开口的侧壁，从而使得层叠结构中不同尺寸孔对位精确，
即由不同尺寸的开口结合形成的孔中多层金属在水平方向没有位置偏差，保证了芯片的电
磁场的分布以及囚禁离子的势阱，提高了离子阱芯片的工作性能。

附图说明

[0037] 图1是现有技术中提供的一种离子阱芯片的制备方法流程图；

[0038] 图2‑图3是图1所提供的一种离子阱芯片的制备方法中步骤S1所对应的结构剖面图；

[0039] 图4是图1所提供的一种离子阱芯片的制备方法中步骤S2所对应的结构剖面图；

[0040] 图5是图1所提供的一种离子阱芯片的制备方法中步骤S3所对应的结构剖面图；

[0041] 图6 是图1所提供的一种离子阱芯片的制备方法中步骤S4所对应的结构剖面图；

[0042] 图7 是图1所提供的一种离子阱芯片的制备方法中步骤S5所对应的结构剖面图；

[0043] 图8是本发明实施例提供的一种离子阱芯片的制备方法流程图；

[0044] 图9 是图8所提供的一种离子阱芯片的制备方法中步骤S120所对应的结构剖面图；

[0045] 图10 是图8所提供的一种离子阱芯片的制备方法中步骤S130所对应的结构剖面图；

[0046] 图11 是图8所提供的一种离子阱芯片的制备方法中步骤S140所对应的结构剖面图；

[0047] 图12 是图8所提供的一种离子阱芯片的制备方法中步骤S150所对应的结构剖面图；

[0048] 图13 是图8所提供的一种离子阱芯片的制备方法中步骤S160所对应的结构剖面图；

[0049] 图14 是图8所提供的一种离子阱芯片的制备方法中步骤S170所对应的结构剖面图；

[0050] 图15是本发明实施例提供的另一种离子阱芯片的制备方法流程图；

[0051] 图16 是图15所提供的一种离子阱芯片的制备方法中步骤S270所对应的结构剖面图；

[0052] 图17是本发明实施例提供的另一种离子阱芯片的制备方法流程图；

[0053] 图18 是图17所提供的一种离子阱芯片的制备方法中步骤S350所对应的结构剖面图。

具体实施方式

[0054] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便
于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0055] 如背景技术，量子计算是重要的前沿科技之一，是延续接近物理极限的摩尔定律继续发展的重要路径。目前半导体晶体管特征尺寸正逐渐缩减至物理极限，必须探索新型
计算模式以满足应对更高性能的需求。量子计算是量子力学和计算机科学的新型交叉学
科，在特定问题求解上具有超越经典计算机的能力。量子计算的特别之处是其计算能力随
n
着能够支持的量子比特数的增长呈幂指数 2 增长。量子计算有望在新药、破解密码以及搜
索等人工智能应用上得到商用。目前实现量子计算机的路线多样，包括了超导，离子阱，半
导体量子点，量子光学等，其中离子阱量子计算机使用囚禁离子作为量子比特，具有保真度
高，相干时间长的优势。得益于成熟的半导体工艺，离子阱微型化（芯片化）可以满足操控更
多离子量子比特的需求。离子阱芯片具有囚禁离子功能，离子阱芯片由导电材料和绝缘材
料制成，提供可以控制离子的电磁场，芯片的结构直接影响着芯片的电磁场的分布，其中芯
片中心的阱的位置尤为关键。芯片中心的阱的位置涉及多层导电材料和绝缘材料的刻蚀和
套刻工艺。

[0056] 图1是现有技术中提供的一种离子阱芯片的制备方法流程图，参考图1，方法包括：S1、刻蚀小孔。图2‑图3是图1所提供的一种离子阱芯片的制备方法中步骤S1所对应的结构
剖面图，参考图2‑图3，在衬底100上形成由介质层110和导电层120组成的层叠结构，图2‑图
3所示的层叠结构仅示例性的给出一层介质层110和一层导电层120，在层叠结构上先刻蚀
出至少两个小孔130。S2、小孔填充。图4是图1所提供的一种离子阱芯片的制备方法中步骤
S2所对应的结构剖面图，参考图4，在小孔130中填充上填充物140。S3、顶层成膜。图5是图1
所提供的一种离子阱芯片的制备方法中步骤S3所对应的结构剖面图，参考图5，在小孔130
中填充上填充物140后，继续生长层叠结构。S4、刻蚀大孔。图6是图1所提供的一种离子阱芯
片的制备方法中步骤S4所对应的结构剖面图，参考图6，在层叠结构上刻蚀出大孔150，刻蚀
大孔150至漏出填充物140。S5、去除小孔填充，形成套刻结构。图7是图1所提供的一种离子
阱芯片的制备方法中步骤S5所对应的结构剖面图，参考图7，去除小孔130中的填充物140，
从而形成套刻结构。但是现有技术中多次套刻存在对位偏差的问题（例如图7中在位置160
处存在位置偏差），导致同一个孔中导电层120在水平方向有位置偏差，影响了芯片的电磁
场的分布，从而影响了囚禁离子的势阱，降低了离子阱芯片的工作性能。

[0057] 鉴于此，本发明实施例提供了一种离子阱芯片的制备方法，图8是本发明实施例提供的一种离子阱芯片的制备方法流程图，参考图8，方法包括：

[0058] S110、提供衬底。

[0059] 具体的，衬底对芯片具有机械支撑和散热的作用，衬底的材料可以包括硅。

[0060] S120、在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；导电层和介质层交替设置。

[0061] 具体的，图9 是图8所提供的一种离子阱芯片的制备方法中步骤S120所对应的结构剖面图，参考图9，在衬底10的一侧形成包括多层导电层22和多层介质层21的层叠结构，
导电层22和介质层21交替设置。在层叠结构中，介质层21与导电层22的层数相同，最靠近衬
底10的为介质层21，最远离衬底10的为导电层22，即介质层21与导电层22成对设置。导电层
22的材料可以包括金、银、铝、铜、钛或钽，或者可以是任意两种金属的组合。不同的导电层
22的材料可以相同也可以不同。介质层21的材料可以包括氧化硅或者氮化硅等绝缘材料。

[0062] S130、刻蚀层叠结构形成至少两个第一开口。

[0063] 具体的，图10 是图8所提供的一种离子阱芯片的制备方法中步骤S130所对应的结构剖面图，参考图10，刻蚀层叠结构形成至少两个第一开口30可以基于掩模版，通过干刻或
湿刻的方式对层叠结构进行刻蚀形成。掩模版包括光刻胶掩模版或金属掩模版或者金属和
光刻胶组合掩模。例如采用光刻胶作为刻蚀层叠结构的掩模版时，需要在层叠结构远离衬
底10的一侧制备光刻胶掩模版。在层叠结构远离衬底10的一侧表面涂布光刻胶层，并且对
光刻胶层进行曝光显影，对光刻胶层进行图案化，形成需要刻蚀的图形。将光刻得到的光刻
胶图形转移到层叠结构上的过程中，利用光刻胶掩模版的覆盖和保护作用，通过干法或者
湿法刻蚀交替刻蚀导电层22和介质层21，形成至少两个第一开口30。可以刻蚀二对金属层
和氧化层的叠层，也可以刻蚀三对或四对等多对的叠层。本发明实施例刻蚀至衬底10，使得
形成的第一开口30暴露衬底10，然后去除表面光阻或者硬掩模。示例性的，刻蚀孔（第一开
口30）的形状可以是圆形，方形，或其他不规则形状；第一开口30的深度1微米‑20微米；相邻
两个第一开口30的间距的范围包括10微米‑500微米。

[0064] 湿法刻蚀是一个化学反应过程，利用化学试剂与被刻蚀材料发生化学反应生成可溶性物质或者挥发性物质。在湿法刻蚀过程中，使刻蚀剂与掩模版暴露的层叠结构发生化
学反应，再去除反应生成物即可。不同材料对应的刻蚀剂不同，例如介质层21的材料为氧化
硅，可以通过水中含有49％的HF的溶液作为刻蚀剂去刻蚀介质层21。若导电层22的材料为
Al，可以通过比例为16:2:1:1的H3PO4、H2O、HNO3和CH3COOH组成的混合溶液去刻蚀。干法刻蚀
是采用等离子体进行刻蚀的技术。等离子体被称作为物质的第四种形态，可以被看作部分
或全部放电的气体。干法刻蚀可以实现各向异性刻蚀，保证第一开口30沿着垂直衬底10的
方向进行刻蚀，并且干法刻蚀具有较好的尺寸控制优点。因此，相对于湿法刻蚀，优选干法
刻蚀。

[0065] S140、于第一开口中形成牺牲层。

[0066] 具体的，图11 是图8所提供的一种离子阱芯片的制备方法中步骤S140所对应的结构剖面图，参考图11，刻蚀层叠结构形成至少两个第一开口30后，在第一开口30中形成牺牲
层40。牺牲层40的材料可以包括光刻胶。于第一开口30中形成牺牲层40可以通过刮涂的方
式或者旋涂的方式在层叠结构远离衬底10的一侧以及第一开口30中形成第二光刻胶层；其
中第一开口30中填充的第二光刻胶层形成牺牲层40。刮涂或者旋涂完后，对第二光刻胶层
进行固化处理；第二光刻胶层可以是正性光刻胶也可以是负性光刻胶。优选的，通过刮涂的
方式在层叠结构远离衬底10的一侧以及第一开口30中形成第二光刻胶层。由于第一开口30
的深度较深，可达到贯穿整个层叠结构的深度，通过刮涂的方式可以有效率的将第一开口
30进行充分的填充。牺牲层40的材料还可以包括非晶硅等易去除的材料。

[0067] S150、于层叠结构远离衬底的一侧形成第一光刻胶层，并图案化第一光刻胶层；图案化后的第一光刻胶层包括第二开口，第二开口暴露位于相邻两个第一开口之间待刻蚀的
层叠结构。

[0068] 具体的，于第一开口30中形成牺牲层40之后还可以包括通过氧气等离子体去除层叠结构远离衬底10一侧金属表面上的第二光刻胶层的步骤。使得在层叠结构远离衬底10的
一侧形成第一光刻胶层50的工艺步骤之前为第一光刻胶层50的形成提供平整的平面。图12 
是图8所提供的一种离子阱芯片的制备方法中步骤S150所对应的结构剖面图，参考图12，通
过氧气等离子体去除层叠结构远离衬底10一侧表面上的第二光刻胶层后，于层叠结构远离
衬底10的一侧形成第一光刻胶层50，并图案化第一光刻胶层50；图案化后的第一光刻胶层
50包括第二开口51，第二开口51暴露位于相邻两个第一开口30之间待刻蚀的层叠结构。

[0069] S160、刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口；沿垂直于衬底的方向，第一开口的深度大于第三开口的深度。

[0070] 具体的，图13 是图8所提供的一种离子阱芯片的制备方法中步骤S160所对应的结构剖面图，参考图13，图案化后的第一光刻胶层50包括第二开口51，第二开口51暴露位于相
邻两个第一开口30之间待刻蚀的层叠结构。以图案化后的第一光刻胶层50为掩模版，刻蚀
第二开口51暴露的位于相邻两个第一开口30之间待刻蚀的层叠结构，从而形成第三开口
60。沿垂直于衬底10的方向，形成的第三开口60的深度小于第一开口30的深度。

[0071] S170、去除牺牲层以形成囚禁离子的离子阱区。

[0072] 具体的，图14 是图8所提供的一种离子阱芯片的制备方法中步骤S170所对应的结构剖面图，参考图14，去除位于第一开口30中的牺牲层40，形成囚禁离子的离子阱区。若牺
牲层40的材料包括光刻胶，可以通过有机溶剂剥离牺牲层40的同时，将位于层叠结构上的
第一光刻胶层50也剥离掉，可以提高离子阱芯片的制备效率。由于第一开口30的深度大于
第三开口60的深度，使得去除牺牲层40后，第一开口30和第三开口60中同深度结合起来的
部分形成一个大孔，第一开口30深于第三开口60的部分形成小孔；大孔与小孔共享第一开
口30的侧壁，从而使得层叠结构中不同尺寸孔对位精确，即由不同尺寸的开口结合形成的
孔中多层金属在水平方向没有位置偏差，保证了芯片的电磁场的分布以及囚禁离子的势
阱，提高了离子阱芯片的工作性能。

[0073] 本发明实施例提供的一种离子阱芯片的制备方法，包括：提供衬底；在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；导电层和介质层交替设置；刻蚀层叠结构
形成至少两个第一开口，于第一开口中形成牺牲层；于层叠结构远离衬底的一侧形成第一
光刻胶层，并图案化第一光刻胶层；图案化后的第一光刻胶层包括第二开口，第二开口暴露
位于相邻两个第一开口之间待刻蚀的层叠结构；刻蚀位于相邻两个第一开口之间待刻蚀的
层叠结构，形成第三开口；沿垂直于衬底的方向，第一开口的深度大于第三开口的深度；去
除牺牲层形成囚禁离子的离子阱区。本发明实施例提供的技术方案通过设计冗余结构，在
刻蚀层叠结构形成的至少两个第一开口中形成牺牲层，再基于第一光刻胶层形成的光刻胶
图案为掩模版，刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构形成第三开口；并且沿
垂直于衬底的方向，第一开口的深度大于第三开口的深度，使得去除牺牲层后，第一开口和
第三开口结合起来形成一个大孔，第一开口深于第三开口的部分形成小孔；大孔与小孔共
享第一开口的侧壁，从而使得层叠结构中不同尺寸孔对位精确，即由不同尺寸的开口结合
形成的孔中多层金属在水平方向没有位置偏差，保证了芯片的电磁场的分布以及囚禁离子
的势阱，提高了离子阱芯片的工作性能。

[0074] 图15是本发明实施例提供的另一种离子阱芯片的制备方法流程图，参考图15，方法包括：

[0075] S210、提供衬底。

[0076] S220、在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；导电层和介质层交替设置。

[0077] S230、刻蚀层叠结构形成至少两个第一开口。

[0078] S240、于第一开口中形成牺牲层。

[0079] S250、于层叠结构远离衬底的一侧形成第一光刻胶层，并图案化第一光刻胶层；图案化后的第一光刻胶层包括第二开口，第二开口的长度小于相邻两个第一开口之间的间
距；第二开口暴露相邻两个第一开口之间部分的层叠结构。

[0080] 具体的，参考图12，相邻两个第一开口30之间全部的层叠结构最终需要都被刻蚀掉，第二开口51的长度小于相邻两个第一开口30之间的间距L，使得第二开口51暴露相邻两
个第一开口30之间部分的层叠结构，从而使得第二开口51露出的层叠结构的尺寸小于需要
刻蚀的层叠结构的尺寸。

[0081] S260、通过干刻或湿刻的方式交替刻蚀导电层和介质层形成第三开口；第三开口暴露层叠结构中的一导电层，沿垂直于衬底的方向，第一开口的深度大于第三开口的深度。

[0082] 具体的，参考图13，由于相邻两个第一开口30之间全部的层叠结构最终需要都被刻蚀掉，第二开口51的长度小于相邻两个第一开口30之间的间距L，使得第二开口51露出的
层叠结构的尺寸小于需要刻蚀的层叠结构的尺寸。因此，基于图案化后的第一光刻胶层50
对第二开口51暴露的层叠结构进行刻蚀形成第三开口60，使得层叠结构在形成的第三开口
60与第一开口30之间具有未刻蚀的保留部分。其中，可以通过干刻或湿刻的方式交替刻蚀
导电层22和介质层21成形成第三开口60；第三开口60暴露层叠结构中的一导电层22，也就
是说，刻蚀第三开口60过程中最后暴露的膜层为层叠结构中的一金属层。

[0083] S270、去除层叠结构中第三开口暴露的介质层。

[0084] 具体的，图16 是图15所提供的一种离子阱芯片的制备方法中步骤S270所对应的结构剖面图，参考图16，可以通过含有氢氟酸的混合气体或者含有氢氟酸的混合溶液刻蚀
层叠结构中第三开口60暴露的介质层21。去除层叠结构中第三开口60暴露的介质层21后，
可以从第三开口60的侧壁暴露出第一开口30中的牺牲层40。可选的，第二开口51与第一开
口30之间的间距d小于介质层21的厚度（参考图12），例如介质层厚度为6微米；第二开口51
与第一开口30之间的间距d为3微米。使得在形成的第三开口60与第一开口30之间具有的未
刻蚀的保留部分的宽度较短。在逐层刻蚀介质层21的过程中，防止悬空的导电层22由于太
长而弯折下来，影响对下一层的介质层21的刻蚀，进而防止介质层21与牺牲层40接触的部
位具有残留的介质层21，影响下步工艺中通过有机溶剂对牺牲层40的去除。

[0085] S280、通过有机溶剂去除牺牲层，以使第三开口暴露的悬空的导电层随着牺牲层的去除被剥离掉，形成离子阱区。

[0086] 具体的，参考图14和图16，使用有机溶剂剥离第一开口30中的牺牲层40和层叠结构远离衬底10一侧的第一光刻胶层50。去除层叠结构中第三开口60暴露的介质层21后，使
得从第三开口60的侧壁暴露出第一开口30中的牺牲层40，使得有机溶剂可以从第三开口60
的侧壁与暴露出的牺牲层40接触进行反应，从而加快了去除牺牲层40的去除速度。另外，通
过有机溶剂去除牺牲层40的过程中，可以使得第三开口60暴露出的悬空的导电层22随着牺
牲层40的剥离被剥离掉，形成需要的套刻图形。需要说明的是，由于刻蚀第三开口60过程中
最后暴露的膜层为层叠结构中的一金属层，在步骤S270中，为了防止刻蚀过程损伤到该金
属层，因此在去除层叠结构中第三开口60暴露的导电层22的方案与去除层叠结构中第三开
口60暴露的介质层21的方案中，优选采用去除层叠结构中第三开口60暴露的介质层21的方
案。

[0087] 本发明实施例提供的技术方案中，第一光刻胶层包括的第二开口的长度小于相邻两个第一开口之间的间距；第二开口暴露相邻两个第一开口之间部分的层叠结构，基于图
案化后的第一光刻胶层对第二开口暴露的层叠结构进行刻蚀形成第三开口，使得层叠结构
在形成的第三开口与第一开口之间具有未刻蚀的保留部分，然后使用HF气氛刻蚀或者湿法
刻蚀去除保留部分的介质层，暴露出牺牲层，使得有机溶剂可以从第三开口的侧壁与暴露
出的牺牲层接触进行反应，从而加快了去除牺牲层的去除速度。另外，通过有机溶剂去除牺
牲层的过程中，可以使得第三开口暴露出的悬空的导电层随着牺牲层的剥离被剥离掉，形
成需要的套刻图形。去除牺牲层后，第一开口和第三开口结合起来形成一个大孔，第一开口
深于第三开口的部分形成小孔；大孔与小孔共享第一开口的侧壁，从而使得层叠结构中不
同尺寸孔对位精确，即由不同尺寸的开口结合形成的孔中多层金属在水平方向没有位置偏
差，保证了芯片的电磁场的分布以及囚禁离子的势阱，提高了离子阱芯片的工作性能。

[0088] 图17是本发明实施例提供的另一种离子阱芯片的制备方法流程图，参考图17，方法包括：

[0089] S310、提供衬底。

[0090] S320、在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；导电层和介质层交替设置。

[0091] S330、刻蚀层叠结构形成至少两个第一开口。

[0092] S340、于第一开口中形成牺牲层。

[0093] S350、于层叠结构远离衬底的一侧形成第一光刻胶层，并图案化第一光刻胶层；图案化后的第一光刻胶层包括第二开口，第二开口的长度大于相邻两个第一开口之间的间
距；第二开口暴露部分的第一开口和相邻两个第一开口之间全部的层叠结构。

[0094] 具体的，图18 是图17所提供的一种离子阱芯片的制备方法中步骤S350所对应的结构剖面图，参考图18，相邻两个第一开口30之间全部的层叠结构最终需要都被刻蚀掉，第
二开口51的长度大于相邻两个第一开口30之间的间距，使得第二开口51可以暴露相邻两个
第一开口30之间全部的层叠结构，还暴露第一开口30中部分的牺牲层40。

[0095] S360、通过干法或湿法刻蚀的方式交替刻蚀导电层和介质层，并在交替刻蚀导电层和介质层的同时刻蚀第一开口中第二开口暴露的牺牲层，形成第三开口。

[0096] 具体的，由于相邻两个第一开口之间全部的层叠结构最终需要都被刻蚀掉，第二开口的长度大于相邻两个第一开口之间的间距，使得第二开口可以暴露相邻两个第一开口
之间全部的层叠结构，另外还暴露了第一开口中部分的牺牲层。因此，基于图案化后的第一
光刻胶层对第二开口暴露的层叠结构进行刻蚀的同时，还刻蚀了第一开口中部分的牺牲
层，刻蚀掉的层叠结构和部分的牺牲层形成第三开口。即第三开口与第一开口具有交叠区
域（参考图18中的区域70）。同样以层叠结构中的一导电层为停止刻蚀第三开口后暴露的膜
层。可选的，牺牲层的刻蚀速率均小于或等于导电层和介质层的刻蚀速率，可以使得对牺牲
层的刻蚀深度小于或等于对刻蚀层叠结构的刻蚀深度，避免对牺牲层的刻蚀深度大于对刻
蚀层叠结构的刻蚀深度时，易造成对交叠区域中牺牲层覆盖的衬底的损伤，具有保护交叠
区域的底部不被刻蚀的作用。

[0097] S370、通过有机溶剂去除牺牲层以形成离子阱区。

[0098] 具体的，通过有机溶剂去除剩余的牺牲层以及层叠结构远离衬底一侧的第一光刻胶层，第一开口和第三开口结合起来等深度的部分形成一个大孔，第一开口深于第三开口
的部分形成小孔；大孔与小孔共享第一开口的侧壁，从而使得层叠结构中不同尺寸孔对位
精确，即由不同尺寸的开口结合形成的孔中多层金属在水平方向没有位置偏差，保证了芯
片的电磁场的分布以及囚禁离子的势阱，提高了离子阱芯片的工作性能。

[0099] 本发明实施例提供的技术方案中，第一光刻胶层包括的第二开口的长度大于相邻两个第一开口之间的间距；第二开口暴露部分的第一开口中的牺牲层和相邻两个第一开口
之间全部的层叠结构，基于图案化后的第一光刻胶层对第二开口暴露的导电层、介质层以
及第一开口部分的牺牲层同时刻蚀，形成第三开口。其中牺牲层的刻蚀速率均小于或等于
导电层和介质层的刻蚀速率，可以使得对牺牲层的刻蚀深度小于或等于对刻蚀层叠结构的
刻蚀深度，避免对牺牲层的刻蚀深度大于对刻蚀层叠结构的刻蚀深度时，易造成对刻蚀部
分的牺牲层覆盖的衬底的损伤，具有保护交叠区域的底部不被刻蚀的作用。去除剩余的牺
牲层后，第一开口和第三开口结合起来形成一个大孔，第一开口深于第三开口的部分形成
小孔；大孔与小孔共享第一开口的侧壁，从而使得层叠结构中不同尺寸孔对位精确，即由不
同尺寸的开口结合形成的孔中多层金属在水平方向没有位置偏差，保证了芯片的电磁场的
分布以及囚禁离子的势阱，提高了离子阱芯片的工作性能。

[0100] 本发明实施例还提供了一种离子阱芯片，通过上述任意实施例所述的离子阱芯片的制备方法制备，参考图14，离子阱芯片包括：

[0101] 衬底10和位于衬底10一侧的层叠结构；

[0102] 层叠结构包括多层导电层120和多层介质层110，导电层120和介质层110交替设置；层叠结构还包括至少两个第一开口，以及位于相邻两个第一开口之间的第三开口；沿垂
直于衬底的方向，第一开口的深度大于第三开口的深度；相邻两个第一开口以及位于相邻
两个第一开口之间的第三开口结合形成囚禁离子的离子阱区。

[0103] 本发明实施例提供的技术方案通过设计冗余结构，在刻蚀层叠结构形成的至少两个第一开口中形成牺牲层，再基于第一光刻胶层形成的光刻胶图案为掩模版，刻蚀位于相
邻两个第一开口之间待刻蚀的层叠结构形成第三开口；并且沿垂直于衬底的方向，第一开
口的深度大于第三开口的深度，使得去除牺牲层后，第一开口和第三开口结合起来形成一
个大孔，第一开口深于第三开口的部分形成小孔；大孔与小孔共享第一开口的侧壁，从而使
得层叠结构中不同尺寸孔对位精确，即由不同尺寸的开口结合形成的孔中多层金属在水平
方向没有位置偏差，保证了芯片的电磁场的分布以及囚禁离子的势阱，提高了离子阱芯片
的工作性能。

[0104] 本发明实施例还提供了一种量子计算机，包括上述所述的离子阱芯片，具有相同的技术效果，这里不再赘述。

[0105] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、
重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行
了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。