一种基于FPGA的背光多分区亮度统计方法及装置

摘要

本发明涉及一种基于FPGA的背光多分区亮度统计方法及装置；统计方法，包括以下步骤：获取V‑By‑One信号输入；根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；根据亮度结果进行像素数据补偿校正和对亮度结果处理；将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制。本发明可极大降低分区背光控制主板上FPGA的逻辑资源消耗，可有效地满足上万分区背光处理，减小多分区背光电视整机成本，并且软件升级灵活、接口通用性高、可与不同类型的4K/8K主板适配对接。

权利要求

1.一种基于FPGA的背光多分区亮度统计方法，其特征在于，包括以下步骤：获取V‑By‑One信号输入；

根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；

对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；

根据亮度结果进行像素数据补偿校正和对亮度结果处理；

将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制；

所述对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果步骤中，根据行场同步、数据有效信号及像素数据进行水平、垂直方向计数和分区横向纵向位置计算，以得到亮度结果。

2.根据权利要求1所述的一种基于FPGA的背光多分区亮度统计方法，其特征在于，所述亮度结果包括亮度计算结果和分区亮度信息统计结果。

3.根据权利要求2所述的一种基于FPGA的背光多分区亮度统计方法，其特征在于，所述根据亮度结果进行像素数据补偿校正和对亮度信息处理步骤中，根据亮度计算结果进行像素数据补偿校正；根据分区亮度信息统计结果对分区亮度信息存储。

4.一种基于FPGA的背光多分区亮度统计装置，其特征在于，包括获取单元，恢复单元，处理单元，校正处理单元，及封包发送单元；

所述获取单元，用于获取V‑By‑One信号输入；

所述恢复单元，用于根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；

所述处理单元，用于对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；

所述校正处理单元，用于根据亮度结果进行像素数据补偿校正和对亮度结果处理；

所述封包发送单元，用于将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制；

所述处理单元中，根据行场同步、数据有效信号及像素数据进行水平、垂直方向计数和分区横向纵向位置计算，以得到亮度结果。

5.根据权利要求4所述的一种基于FPGA的背光多分区亮度统计装置，其特征在于，所述亮度结果包括亮度计算结果和分区亮度信息统计结果。

6.根据权利要求5所述的一种基于FPGA的背光多分区亮度统计装置，其特征在于，所述校正处理单元中，根据亮度计算结果进行像素数据补偿校正；根据分区亮度信息统计结果对分区亮度信息存储。

说明书

一种基于FPGA的背光多分区亮度统计方法及装置

技术领域

[0001] 本发明涉及背光多分区亮度统计的技术领域，尤其是指一种基于FPGA的背光多分区亮度统计方法及装置。

背景技术

[0002] 当下高分辨率/高帧率、高动态范围(HDR)已经成为视频显示领域厂商争相追逐的性能指标，背光是LCD显示原理中的重要组成部分，功耗方面背光部分占整个显示模组的绝大部分，分区背光技术(LocalDimming)可实现每一帧图像区域背光精准控制、降低电视功耗并极大提升电视显示画面的对比度、达到震撼终端HDR显示效果，而分区数量从之前的几十发展到mini LED在大尺寸4K/8K电视上几百到上万分区不等。如此多的分区背光数量给控制单元提出了极高的挑战。

[0003] 背光是LED显示中不可或缺的重要组成部分，背光分区控制可有效的降低整机功耗同时提升显示对比度，当下高分辨率/高帧率、高动态范围(HDR)已经成为视频显示领域厂商争相追逐的性能指标，LCD显示原理中的重要组成部分就是背光，功耗方面背光部分占整个显示模组的绝大部分，分区背光(LocalDimming)从之前最少的几十分区发展到mini LED在大尺寸8K4K电视上几百到上万不等，该技术可实现每一帧图像区域背光精准控制、降低电视功耗并极大提升电视显示画面的对比度、达到震撼终端HDR显示效果。

[0004] 市场上目前对于高分区背光算法控制几乎均采用FPGA的方案，主要因为芯片流片成本高，但目前市场上高端机型需求还达不到百万级别的用量，处于投入高收益低的状况，同时芯片价格较高也阻碍了产品的推广；然而FPGA灵活性高、并行处理能力强可适配不同分区场景应用，同时利用FPGA中自带Transceiver高速串行收发器实现V‑By‑One图像传输，从而实现和电视主板以及TCON板完美对接互联。

[0005] 传统的背光多分区统计方法随着当下背光分区数量越来越大，所占用的资源也越来越多，须使用更大规模的FPGA来实现，不利于成本控制。

发明内容

[0006] 本发明的目的在于克服现有技术的不足，提供一种基于FPGA的背光多分区亮度统计方法及装置。

[0007] 为了解决上述技术问题，本发明采用如下技术方案：

[0008] 一种基于FPGA的背光多分区亮度统计方法，包括以下步骤：

[0009] 获取V‑By‑One信号输入；

[0010] 根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；

[0011] 对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；

[0012] 根据亮度结果进行像素数据补偿校正和对亮度结果处理；

[0013] 将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制。

[0014] 其进一步技术方案为：所述对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果步骤中，根据行场同步、数据有效信号及像素数据进行水平、垂直方向计数和分区横向纵向位置计算，以得到亮度结果。

[0015] 其进一步技术方案为：所述亮度结果包括亮度计算结果和分区亮度信息统计结果。

[0016] 其进一步技术方案为：所述根据亮度结果进行像素数据补偿校正和对亮度信息处理步骤中，根据亮度计算结果进行像素数据补偿校正；根据分区亮度信息统计结果对分区亮度信息存储。

[0017] 一种基于FPGA的背光多分区亮度统计装置，包括获取单元，恢复单元，处理单元，校正处理单元，及封包发送单元；

[0018] 所述获取单元，用于获取V‑By‑One信号输入；

[0019] 所述恢复单元，用于根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；

[0020] 所述处理单元，用于对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；

[0021] 所述校正处理单元，用于根据亮度结果进行像素数据补偿校正和对亮度结果处理；

[0022] 所述封包发送单元，用于将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制。

[0023] 其进一步技术方案为：所述处理单元中，根据行场同步、数据有效信号及像素数据进行水平、垂直方向计数和分区横向纵向位置计算，以得到亮度结果。

[0024] 其进一步技术方案为：所述亮度结果包括亮度计算结果和分区亮度信息统计结果。

[0025] 其进一步技术方案为：所述校正处理单元中，根据亮度计算结果进行像素数据补偿校正；根据分区亮度信息统计结果对分区亮度信息存储。

[0026] 本发明与现有技术相比的有益效果是：可极大降低分区背光控制主板上FPGA的逻辑资源消耗，可有效地满足上万分区背光处理，减小多分区背光电视整机成本，并且软件升级灵活、接口通用性高、可与不同类型的4K/8K主板适配对接。

[0027] 下面结合附图和具体实施例对本发明作进一步描述。

附图说明

[0028] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0029] 图1为本发明实施例提供的基于FPGA的背光多分区亮度统计方法的流程示意图；

[0030] 图2为本发明实施例提供的基于FPGA的背光多分区亮度统计方法的应用场景示意图一；

[0031] 图3为本发明实施例提供的基于FPGA的背光多分区亮度统计方法的应用场景示意图二；

[0032] 图4为本发明实施例提供的基于FPGA的背光多分区亮度统计方法的应用场景示意图三；

[0033] 图5为本发明实施例提供的基于FPGA的背光多分区亮度统计方法的应用场景示意图四；

[0034] 图6为本发明实施例提供的基于FPGA的背光多分区亮度统计方法的应用场景示意图五；

[0035] 图7为本发明实施例提供的基于FPGA的背光多分区亮度统计装置的示意性框图；

[0036] 图8为本发明实施例提供的基于FPGA的背光多分区亮度统计装置的应用场景示意图。

具体实施方式

[0037] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0038] 应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

[0039] 还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

[0040] 还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

[0041] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0042] 请参阅图1到图8所示的具体实施例，其中，请参阅图1至图6所示，本发明公开了一种基于FPGA的背光多分区亮度统计方法，包括以下步骤：

[0043] S1，获取V‑By‑One信号输入；

[0044] 其中，输入输出均为标准V‑By‑One接口，使用4个标准连接器实现8Lane/16Lane/32Lane传输模式以适应4K@60Hz，4K@120Hz，8K@60Hz三种不同的应用场景，其中输入端和主板相连，输出端和TCON相连，其中V‑By‑One信号通过FPGA中的Transceiver实现高速信号的串化和解串。

[0045] S2，根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；

[0046] S3，对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；

[0047] 其中，在S3步骤中，根据行场同步、数据有效信号及像素数据进行水平、垂直方向计数和分区横向纵向位置计算，以得到亮度结果。

[0048] 其中，所述亮度结果包括亮度计算结果和分区亮度信息统计结果。

[0049] S4，根据亮度结果进行像素数据补偿校正和对亮度结果处理；

[0050] 其中，S4步骤中，根据亮度计算结果进行像素数据补偿校正；根据分区亮度信息统计结果对分区亮度信息存储。

[0051] S5，将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制。

[0052] 其中，首先获取图像数据实现对多分区的亮度提取和背光数据计算，通过一组或者多组SPI背光接口连接背光驱动板，实现分区调光算法计算光亮值精准控制分区背光LED灯珠，而图像数据在该装置上可看成由输入口透传给传输口(实际对输入RGB像素数据有补偿修正再输出)。

[0053] 其中，如图2所示，在显示领域中不同接口一直都沿用了传统的CRT栅格行列扫描的基本原理，即按照行同步从左到右，场同步之上而下的扫描顺序完成一帧视频图像的完整传输过程，V‑By‑One传输协议亦是如此，对行场同步、像素数据封包并编码实现数据传输。区域调光的基本原理为按照像素扫描顺序依次统计所在区域像素的亮度直方图推演法或者区域平均亮度法，依据光扩散函数对计算出的亮度数据模拟修正达到对各个区域背光依据亮度信息独立控制，实现LCD在黑场显示下画面全黑(从而避免全局PWM背光下全黑场依然漏光的情况)，同时结合亮度Peaking技术提升亮度，实现高动态对比度。

[0054] 其中，以4K面板为例如果分区数量为M×N,这样可以将整个区域横向划分成以0到M‑1地址的区块，纵向划分成以0到N‑1，最终区块编号从左到右至上而下依次为0,1，…,M‑1,M,M+1,…,单个分区水平像素数量为H1＝3840÷M,垂直像素数量为V1＝2160÷N，其中单个分区中包含的像素数量为H1×V1。

[0055] 其中，如图3所示，分区的背光亮度控制都是按照区域独立计算，而如果每个区域都使用独立的一套计算逻辑对于实现上千或者上万分区而言就会占用非常庞大的FPGA内部Logic资源，由于每个区域都是互斥的(同一时刻该像素位置要么在A区域，要么在B区域，即区域位置不重合)，对于不同的区域亮度统计是可以按照时间复用一份亮度统计逻辑，本发明则提出亮度直方图统计(兼顾区域平均亮度提取方法)的实现主要基于FPGA内部的Block RAM作为数据存储交换核心，将Block RAM按照分区位置划分存储位置，配合多像素并行处理以及外部控制逻辑实现不同区域像素亮度统计功能，该亮度统计的逻辑可分为横向分区亮度统计部分和纵向逻辑控制复用部分，实现亮度统计模块和亮度计算模块实时切换，A区域完成亮度统计，这时候开始统计B区域亮度，同时计算A区域亮度，依次类推，实现“流水线式”计算步骤。

[0056] 这里不妨先以一个同步时钟周期传输/处理像素为例阐述直方图或平均亮度统计的基本原理，每个像素均可表达为一个亮度信息，这里取RGB子像素中的最大值作为当前像素的亮度信息Y，即Y＝Maxium(R,G,B)，以8位色彩深度的视频图像为例，首先假设有256个存储空间分别对应0‑255亮度，其中亮度信息为存储空间的地址，内容为该亮度信息下像素数量。不妨设想当前像素亮度数值为L，此时从对应的地址空间为L位置上读取当前亮度的已有统计的数量再加上1，最后再把数值写回到地址L位置上，一直到统计完最后一个像素。而Block RAM数据读出等效至少1个时钟周期的延迟，但为了更好的满足设计目标时钟频率时序要求，Block RAM使用时通常是增加额外寄存器输出，这样Block RAM的数据读出延迟就等效2个时钟周期延迟，如图3中所示的Block RAM读时许示意图，其中Tck2do为不带寄存器数据输出的延迟大小，Tck2do_reg为带寄存器数据输出的延迟大小，通常Tck2do_reg比Tck2do小的多，以Xilinx Kintex7系列FPGA(‑2等级；1.0V内核电压)为例，Tck2do最大为
1.8ns，而Tck2do_reg最大为0.63ns。rd_data为不带寄存器的数据输出(考虑同步认为延迟为1个时钟周期)，rd_data_reg为带寄存器的数据输出(考虑同步认为延迟为2个时钟周期)，如果按照上述流程可能会出现多个同亮度数据连续出现漏统计的情况。

[0057] 其中，如图4所示，假设上文所述M取40，N取30,分区数量(P＝M×N)为1200,则使用Block RAM开辟1200分区直方信息空间，每个区域亮度分辨率使用8bit表示，每个直方信息区域包含256个信息，分别表示该区域内每种亮度的数量。为了抵消Block RAM读出2个时钟周期的延迟影响，首先先对输入单个亮度数据做预处理，开辟由register构成深度为三的队列空间，单个存储空间被划分成4个字段，分别为有效位、随路信息(可为区域编号)、亮度值和亮度个数,这三个队列储存空间命名为LA、LB和LC，LA和LC为队列的顶端和底端，有效位均为0表示队列为空，如下表所示。

[0058]

[0059] 假设某个时刻队列为空，并开始接收到第1个亮度数据(为Y1)。

[0060]

[0061] 接收第2个亮度数据。

[0062] a、如果当前亮度和LA中的亮度值相同(为Y1)，则LA亮度加1，并且队列形态不变。

[0063]

[0064] b、如果当前亮度和LA中的亮度值不相同(为Y2),则队列的形态发生变化原先LA内容下移一层至LB，新的亮度相关信息存放于LA位置。

[0065]

[0066] 接收第3个亮度数据。

[0067] a、如果当前亮度和LA或者LB中的亮度值中一个相同(为Y1或者Y2)，则对应亮度加1，并且队列形态不变，这里不妨设第三个亮度数据为Y1。

[0068]

[0069] b、如果当前亮度和LA或者LB中的亮度值都不相同(为Y3)，则队列的形态发生变化原先LB内容下移一层至LC，LA内容下移一层至LB，新的亮度相关信息存放于LA位置。

[0070]

[0071] 当队列空间满以后，即LC空间有效位为1时，可以满足LC中的存储的亮度值和后面至少有两个像素的亮度不相同，这时候读出Block RAM中对应Y1亮度地址空间的个数和LC中亮度个数相加并重新存入Y1地址空间，最后将LC的所有信息移出。这样即可以保证下次相同亮度数据出现在LC中时，至少在2两个时钟周期之后，插入亮度预处理方法可有效的补偿Block RAM在亮度统计时出现连续相同亮度数据可能出现漏统计的情况。

[0072]

[0073] 接收第N个亮度数据,以此类推。

[0074] 其中，上述统计算法可描述为，在队列不满的情况下亮度值相同则在队列中实现预统计(上述步骤描述)，队列满则将队列底部的亮度与Block RAM对应的地址空间上数据求和后更新写回原地址直至最后一个亮度数据输入结束，最后的结果依据直方图推演法计算区域亮度(其中亮度H可依据算法设置，如1％，3％，5％等等)，如图5所示，在逻辑实现时亮度对应Block RAM存储器的地址，数量对应存储器数据内容，在直方图基础上计算平均亮度为对应的亮度和数量相乘并计算区域总面积再除以单个区域内像素总量。

[0075] 其中，以4K@120Hz显示面板为例，其标准的像素同步时钟通常为1188MHz，很显然对于FPGA或者ASIC很难实现如此高频时钟下的逻辑同步，常用的做法是单个时钟处理多个像素(如2/4/8/16Pixel设计，利用“面积换速度”)，这里选择8Pixel设计，等效的同步时钟则降为148.5MHz。当一个同步时钟输入多个像素设计时，单个时钟最多输入的8亮度信息称为 其中k为第k个时钟周期，因此第0、第1、第2、第n时钟周期的8个亮度信息分别表示为如下表所示。

[0076]

[0077] 由于Block RAM地址空间写入或者读出仅能操作一个独立地址，因此将上表中的每个时钟周期的8个亮度中的第k个亮度(一列)看作是一组单个像素亮度输入统计模型，即看成8组单一像素统计模型，最终计算平均亮度时把8组对应地址(亮度值相同)的数据求和得到最终的亮度直方统计结果。

[0078] 垂直方向亮度直方图表分区切换

[0079] 如图6所示，上面讲述一个独立区域亮度统计方法，垂直方向上结束上一个分区的数据接收进入下一个分区，由于分区都是均分的，因此可以设立了两路相同的处理通道，通过对输入的数据的选择切换让两个通道轮流工作。具体流程是：第一步，通道选择信号A和B划分，这两个信号是一组相反的信号并且长度与一个分区纵向的行数长度相等，通过选择器实现一路通道正常输入进行亮度统计，另一路通道全0输入停止亮度直方图统计，亮度统计没检测到一行数据的有效信号不会进行操作；第二步，分区亮度计算，该操作是在一路横向分区统计完成后，有效数据切到另一通道后开始，开始对直方图读操作，每完成一次数据读出后即对亮度直方图统计的Block RAM对应的亮度位置写0，为下一次亮度统计做准备。读出的数据进行直方图累计分布统计以及平均值计算，最后将该计算结果通过一个选择器写入到存储区域对应的地址内，这里存放所有分区的分区亮度使用了一个独立的Block RAM，这一部分实现了分区内亮度直方统计数据到一个分区亮度数据的转换。亮度直方图数据处理的同时，另一通道正常统计下一路横向分区的亮度，这样实现了一通道统计完成的数据处理和另一通道亮度统计同时并行，等到另外一个垂直分区统计完成后进行通道再切换，这样整个纵向来看只需要两个统计处理模块来回切换即可完成整个背光分区的亮度提取。

[0080] 为了根据图像内容去控制背光分区，分区亮度统计和亮度提取是背光控制必不可少的一个过程，当前为了追求更精细的控制，背光分区的数量也是越来越大，传统的亮度统计方法会逐渐遇到处理时间的限制以及资源占用过多带来的成本上升问题。相对于传统的先存储数据，帧消隐区再处理数据的方法，本装置上使用的方法能在一组横向分区数据统计完成后实时进行处理，并清空处理完的统计数据，同时能并行对另一组横向分区进行亮度统计，通过控制两个通道切换实现复用，这样大大减少了资源消耗，又能在一帧图像结束后很短时间就得到所有分区处理后的分区亮度数据。

[0081] 其中，如图7至图8所示，本发明公开了一种基于FPGA的背光多分区亮度统计装置，包括获取单元10，恢复单元20，处理单元30，校正处理单元40，及封包发送单元50；

[0082] 所述获取单元10，用于获取V‑By‑One信号输入；

[0083] 所述恢复单元20，用于根据V‑By‑One信号恢复行场同步、恢复数据有效信号及恢复像素数据；

[0084] 所述处理单元30，用于对行场同步、数据有效信号及像素数据进行处理，以得到亮度结果；

[0085] 所述校正处理单元40，用于根据亮度结果进行像素数据补偿校正和对亮度结果处理；

[0086] 所述封包发送单元50，用于将行场同步、补偿后的像素数据封包，输出V‑By‑One信号；将处理后的亮度结果发送至背光控制板，实现背光亮度控制。

[0087] 其中，所述处理单元30中，根据行场同步、数据有效信号及像素数据进行水平、垂直方向计数和分区横向纵向位置计算，以得到亮度结果。

[0088] 其中，所述亮度结果包括亮度计算结果和分区亮度信息统计结果。

[0089] 其中，所述校正处理单元40中，根据亮度计算结果进行像素数据补偿校正；根据分区亮度信息统计结果对分区亮度信息存储。

[0090] 其中，如图8所示，输入输出均为标准V‑By‑One接口，使用4个标准连接器实现8Lane/16Lane/32Lane传输模式以适应4K@60Hz，4K@120Hz，8K@60Hz三种不同的应用场景，其中输入端和主板相连，输出端和TCON相连，其中V‑By‑One通过FPGA中的Transceiver实现高速信号的串化和解串，本装置相当于一个中间转接板，首先获取图像数据实现对多分区的亮度提取和背光数据计算，通过一组或者多组SPI背光接口连接背光驱动板，实现分区调光算法计算光亮值精准控制分区背光LED灯珠，而图像数据在该装置上可看成由输入口透传给传输口(实际对输入RGB像素数据有补偿修正再输出)。

[0091] 在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个模块或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。

[0092] 本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的模块可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以是两个或两个以上模块集成在一个模块中。

[0093] 上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。