可编程模块、时序控制芯片和显示装置转让专利
申请号 : CN202110873403.7
文献号 : CN113593498B
文献日 : 2022-06-07
发明人 : 付刚伟 , 康报虹
申请人 : 惠科股份有限公司
摘要 :
本申请公开了一种可编程模块、时序控制芯片和显示装置，可编程模块包括低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块、外围电路控制模块和主控制模块，主控制模块控制所述低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块的数据输出。通过上述设计，使得可编程模块具有多功能、高集成度和高性能的特点，结合到显示装置中，能够有效简化了显示装置中的内部电路结构和功耗，并监控显示装置内部电路，提高电路稳定性。
权利要求 :
1.一种可编程模块，其特征在于，所述可编程模块包括：
低压差分信号解码模块，接收低压差分信号；
信号处理模块，将所述低压差分信号转化为RGB信号；
微型低压差分信号编码模块，将RGB信号转化为微型低压差分信号，并输出源极驱动信号；
通讯控制模块，接收外界传输的数据；
模拟量控制模块，接收检测的电压检测值；
非易失性存储量控制模块，储存视频标准参数，以及与所述电压检测值对应的标准电压值；
时序生成模块，输出栅极驱动信号；
外围电路控制模块，输出电源维持或关断信号；以及
主控制模块，与所述低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块电连接，将所述储存视频标准参数与所述低压差分信号进行比较，检查低压差分信号是否符合标准，将所述电压检测值与标准电压值进行比较，并控制所述低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块的数据输出；
所述低压差分信号解码模块包括：
时钟模块，接收所述低压差分信号，并对所述低压差分信号进行倍频处理，生成时钟信号；
串行数据转化模块，与所述时钟模块电连接，将所述时钟信号转化为第一串行数据；
延时模块，对所述第一串行数据进行延时处理，生成延时数据；以及并行数据转化模块，将所述延时数据转化为并行数据，并将所述并行数据输入到所述信号处理模块，生成并行RGB信号；
所述微型低压差分信号编码模块包括两个反向数据转化模块，两个所述反向数据转化模块采用级联方式进行连接，将接收到的所述并行RGB信号转化为第二串行数据，所述第二串行数据形成微型低压差分信号，并输入到源极控制芯片中。
2.一种时序控制芯片，其特征在于，所述时序控制芯片包括：
电源转化模块，接收电源电压，并转化为电源信号；
伽马模块，与所述电源转化模块电连接，接收电源信号，并转化为伽马电压；
可编程模块，接收视频信号，并生成数据驱动信号；
像素供电模块，接收电源信号，并生成栅极驱动信号；以及
电压检测模块，与所述电源转化模块、伽马模块和像素供电模块电连接，检测所述电源转化模块、伽马模块和像素供电模块中的电压；
其中，所述可编程模块与所述电压检测模块、电源转化模块电连接，接收所述电压检测模块检测的电压，形成多个电压检测值，并将多个所述电压检测值与所述可编程模块中对应的标准电压值进行比较，所述可编程模块根据比较结果控制所述电源转化模块维持或关断电源；
所述可编程模块包括数据信号解码模块、信号处理模块和数据信号编码模块，所述数据信号解码模块接收第一视屏信号，所述信号处理模块将第一视屏信号转化为RGB信号，所述数据信号编码模块将RGB信号转化为第二视屏信号，并将第二视屏信号输入到所述源极控制芯片中；
其中，所述第一视屏信号和所述第二视屏信号为不同格式的视频信号；
所述数据信号解码模块包括低压差分信号解码模块，所述第一视屏信号为低压差分信号，所述信号处理模块将所述低压差分信号转化为RGB信号；
所述数据信号编码模块包括微型低压差分信号编码模块，第二视屏信号为微型低压差分信号，所述微型低压差分信号编码模块将RGB信号转化为微型低压差分信号；
所述低压差分信号解码模块包括：
时钟模块，接收所述低压差分信号，并对所述低压差分信号进行倍频处理，生成时钟信号；
串行数据转化模块，与所述时钟模块电连接，将所述时钟信号转化为第一串行数据；
延时模块，对所述第一串行数据进行延时处理，生成延时数据；以及并行数据转化模块，将所述延时数据转化为并行数据，并将所述并行数据输入到所述信号处理模块，生成并行RGB信号；
所述微型低压差分信号编码模块包括两个反向数据转化模块，两个所述反向数据转化模块采用级联方式进行连接，将接收到的所述并行RGB信号转化为第二串行数据，所述第二串行数据形成微型低压差分信号，并输入到源极控制芯片中。
3.一种显示装置，包括时序控制芯片、源极控制芯片、栅极控制芯片和显示面板，所述时序控制芯片接收视频信号和电源电压，向所述源极控制芯片输出数据驱动信号，进而驱动显示面板中的数据线，向所述栅极控制芯片输出栅极驱动信号，进而驱动显示面板中的扫描线，其特征在于，所述时序控制芯片包括：电源转化模块，接收电源电压，并转化为电源信号；
伽马模块，与所述电源转化模块电连接，接收电源信号，并转化为伽马电压，所述源极控制芯片接收伽马电压；
可编程模块，接收视频信号，并生成数据驱动信号，所述源极控制芯片接收所述数据驱动信号；
像素供电模块，接收电源信号，并生成栅极驱动信号，所述栅极控制芯片接收所述栅极驱动信号和电源信号；以及电压检测模块，与所述电源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块电连接，检测所述电源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块中的电压；
其中，所述可编程模块与所述电压检测模块、电源转化模块电连接，接收所述电压检测模块检测的电压，形成多个电压检测值，并将多个所述电压检测值与所述可编程模块中对应的标准电压值进行比较，所述可编程模块根据比较结果控制所述电源转化模块维持或关断电源；
所述可编程模块包括数据信号解码模块、信号处理模块和数据信号编码模块，所述数据信号解码模块接收第一视屏信号，所述信号处理模块将第一视屏信号转化为RGB信号，所述数据信号编码模块将RGB信号转化为第二视屏信号，并将第二视屏信号输入到所述源极控制芯片中；
其中，所述第一视屏信号和所述第二视屏信号为不同格式的视频信号；
所述数据信号解码模块包括低压差分信号解码模块，所述第一视屏信号为低压差分信号，所述信号处理模块将所述低压差分信号转化为RGB信号；
所述数据信号编码模块包括微型低压差分信号编码模块，第二视屏信号为微型低压差分信号，所述微型低压差分信号编码模块将RGB信号转化为微型低压差分信号；
所述低压差分信号解码模块包括：
时钟模块，接收所述低压差分信号，并对所述低压差分信号进行倍频处理，生成时钟信号；
串行数据转化模块，与所述时钟模块电连接，将所述时钟信号转化为第一串行数据；
延时模块，对所述第一串行数据进行延时处理，生成延时数据；以及并行数据转化模块，将所述延时数据转化为并行数据，并将所述并行数据输入到所述信号处理模块，生成并行RGB信号；
所述微型低压差分信号编码模块包括两个反向数据转化模块，两个所述反向数据转化模块采用级联方式进行连接，将接收到的所述并行RGB信号转化为第二串行数据，所述第二串行数据形成微型低压差分信号，并输入到所述源极控制芯片中。
4.如权利要求3所述的显示装置，其特征在于，所述电压检测模块包括数模转换器，所述数模转换器对所述电源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块中的电压进行采样，并转化为数据电压信号；
所述可编程模块通过串行外设接口接收所述数据电压信号，并将所述数据电压信号与标准电压值进行比较。
5.如权利要求3所述的显示装置，其特征在于，所述时序控制芯片还包括通讯接口电路，所述通讯接口电路与所述可编程模块电连接，并可通过串口接收外界传输的数据；
所述可编程模块包括缓冲芯片，所述缓冲芯片内存储有伽马电压值，所述缓冲芯片与伽马模块、通讯接口电路电连接，所述缓冲芯片通过所述通讯接口电路接收的传输数据，调整所述伽马模块的伽马值。
6.如权利要求3所述的显示装置，其特征在于，所述可编程模块还包括：通讯控制模块，与所述时序控制芯片中的通讯接口电路电连接，所述通讯接口电路可通过串口接收外界传输的数据；
模拟量控制模块，与所述电压检测模块电连接，接收所述电压检测模块检测的电压；
非易失性存储量控制模块，储存视频标准参数，以及与所述电压检测值对应的标准电压值；
时序生成模块，与栅极控制芯片点连接，控制所述显示面板中主动开关的打开或关闭；
外围电路控制模块，控制所述电源转化模块维持或关断电源；以及主控制模块，与数据信号解码模块、信号处理模块、数据信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块电连接，将所述储存视频标准参数与所述数据信号解码模块接收的第一视屏信号进行比较，检查第一视屏信号是否符合标准，将所述电压检测值与所述可编程模块中对应的标准电压值进行比较，并控制所述数据信号解码模块、信号处理模块、数据信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块的数据输出。
说明书 :
可编程模块、时序控制芯片和显示装置
技术领域
[0001] 本申请涉及显示技术领域，尤其涉及一种可编程模块、时序控制芯片和显示装置。
背景技术
[0002] 由于时序控制器(T‑CON)是液晶显示器的核心部件之一，是实现液晶屏正常显示，提升显示效果和性能的关键元件。目前，大部分的液晶屏的驱动电路都是以专用的时序控
制器为核心。由于这些专用时序控制器具有一定的针对性，其接口类型、数据通道数、处理
速度、主要功能等都已经固化。所以，通常情况下，一款新的液晶屏在设计之初就要根据预
期的性能参数，选择合适的源极控制芯片(Source IC)、栅极控制芯片(Gate IC)以及时序
控制器。
制器为核心。由于这些专用时序控制器具有一定的针对性，其接口类型、数据通道数、处理
速度、主要功能等都已经固化。所以，通常情况下，一款新的液晶屏在设计之初就要根据预
期的性能参数，选择合适的源极控制芯片(Source IC)、栅极控制芯片(Gate IC)以及时序
控制器。
[0003] 但是，随着大屏幕的液晶面板不断的推出，支持的显示分辨率越来越高，对时序控制器的要求也越来越高，时序控制器已经不能完全满足使用要求，对时序控制器的工作温
度范围、稳定性等方面要求更加的严格。
度范围、稳定性等方面要求更加的严格。
发明内容
[0004] 本申请的目的是提供一种可以监控多个电路结构的可编程模块、时序控制芯片和显示装置，提高产品的安全和稳定性。
[0005] 本申请公开了一种可编程模块，所述可编程模块包括低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储
量控制模块、时序生成模块、外围电路控制模块和主控制模块，所述低压差分信号解码模块
接收低压差分信号；所述信号处理模块将所述低压差分信号转化为RGB信号；所述微型低压
差分信号编码模块将RGB信号转化为微型低压差分信号，并输出源极驱动信号；所述通讯控
制模块接收外界传输的数据；所述模拟量控制模块接收检测的电压检测值；所述非易失性
存储量控制模块储存视频标准参数，以及与所述电压检测值对应的标准电压值；所述时序
生成模块输出栅极驱动信号；所述外围电路控制模块输出电源维持或关断信号；
量控制模块、时序生成模块、外围电路控制模块和主控制模块，所述低压差分信号解码模块
接收低压差分信号；所述信号处理模块将所述低压差分信号转化为RGB信号；所述微型低压
差分信号编码模块将RGB信号转化为微型低压差分信号，并输出源极驱动信号；所述通讯控
制模块接收外界传输的数据；所述模拟量控制模块接收检测的电压检测值；所述非易失性
存储量控制模块储存视频标准参数，以及与所述电压检测值对应的标准电压值；所述时序
生成模块输出栅极驱动信号；所述外围电路控制模块输出电源维持或关断信号；
[0006] 所述主控制模块与所述低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和
外围电路控制模块电连接，将所述储存视频标准参数与所述低压差分信号进行比较，检查
低压差分信号是否符合标准，将所述电压检测值与标准电压值进行比较，并控制所述低压
差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控
制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块的数据输出。
外围电路控制模块电连接，将所述储存视频标准参数与所述低压差分信号进行比较，检查
低压差分信号是否符合标准，将所述电压检测值与标准电压值进行比较，并控制所述低压
差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控
制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块的数据输出。
[0007] 本申请还公开了一种时序控制芯片，用于如上所述的显示装置，所述时序控制芯片包括电源转化模块、伽马模块、可编程模块、像素供电模块和电压检测模块，所述电源转
化模块接收电源电压，并转化为电源信号；所述伽马模块与所述电源转化模块电连接，接收
电源信号，并转化为伽马电压；所述可编程模块接收视频信号，并生成数据驱动信号；所述
像素供电模块接收电源信号，并生成栅极驱动信号；所述电压检测模块与所述电源转化模
块、伽马模块和像素供电模块电连接，检测所述电源转化模块、伽马模块和像素供电模块中
的电压；
化模块接收电源电压，并转化为电源信号；所述伽马模块与所述电源转化模块电连接，接收
电源信号，并转化为伽马电压；所述可编程模块接收视频信号，并生成数据驱动信号；所述
像素供电模块接收电源信号，并生成栅极驱动信号；所述电压检测模块与所述电源转化模
块、伽马模块和像素供电模块电连接，检测所述电源转化模块、伽马模块和像素供电模块中
的电压；
[0008] 其中，所述可编程模块与所述电压检测模块、电源转化模块电连接，接收所述电压检测模块检测的电压，形成多个电压检测值，并将多个所述电压检测值与所述可编程模块
中对应的标准电压值进行比较，所述可编程模块根据比较结果控制所述电源转化模块维持
或关断电源。
中对应的标准电压值进行比较，所述可编程模块根据比较结果控制所述电源转化模块维持
或关断电源。
[0009] 本申请还公开了一种显示装置，包括时序控制芯片、源极控制芯片、栅极控制芯片和显示面板，所述时序控制芯片接收视频信号和电源电压，向所述源极控制芯片输出数据
驱动信号，进而驱动显示面板中的数据线，向所述栅极控制芯片输出栅极驱动信号，进而驱
动显示面板中的扫描线，所述时序控制芯片包括电源转化模块、伽马模块、可编程模块、像
素供电模块和电压检测模块，所述电源转化模块接收电源电压，并转化为电源信号；
驱动信号，进而驱动显示面板中的数据线，向所述栅极控制芯片输出栅极驱动信号，进而驱
动显示面板中的扫描线，所述时序控制芯片包括电源转化模块、伽马模块、可编程模块、像
素供电模块和电压检测模块，所述电源转化模块接收电源电压，并转化为电源信号；
[0010] 所述伽马模块与所述电源转化模块电连接，接收电源信号，并转化为伽马电压，所述源极控制芯片接收伽马电压；所述可编程模块接收视频信号，并生成数据驱动信号，所述
源极控制芯片接收所述数据驱动信号；所述像素供电模块接收电源信号，并生成栅极驱动
信号，所述栅极控制芯片接收所述栅极驱动信号和电源信号；所述电压检测模块与所述电
源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块电连接，检测所述电
源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块中的电压；所述可编
程模块与所述电压检测模块、电源转化模块电连接，接收所述电压检测模块检测的电压，形
成多个电压检测值，并将多个所述电压检测值与所述可编程模块中对应的标准电压值进行
比较，所述可编程模块根据比较结果控制所述电源转化模块维持或关断电源。
源极控制芯片接收所述数据驱动信号；所述像素供电模块接收电源信号，并生成栅极驱动
信号，所述栅极控制芯片接收所述栅极驱动信号和电源信号；所述电压检测模块与所述电
源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块电连接，检测所述电
源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块中的电压；所述可编
程模块与所述电压检测模块、电源转化模块电连接，接收所述电压检测模块检测的电压，形
成多个电压检测值，并将多个所述电压检测值与所述可编程模块中对应的标准电压值进行
比较，所述可编程模块根据比较结果控制所述电源转化模块维持或关断电源。
[0011] 可选的，所述电压检测模块包括数模转换器，所述数模转换器对所述电源转化模块、伽马模块、源极控制芯片、栅极控制芯片和像素供电模块中的电压进行采样，并转化为
数据电压信号；所述可编程模块通过串行外设接口接收所述数据电压信号，并将所述数据
电压信号与标准电压值进行比较。
数据电压信号；所述可编程模块通过串行外设接口接收所述数据电压信号，并将所述数据
电压信号与标准电压值进行比较。
[0012] 可选的，所述时序控制芯片还包括通讯接口电路，所述通讯接口电路与所述可编程模块电连接，并可通过串口接收外界传输的数据；所述可编程模块包括缓冲芯片，所述缓
冲芯片内存储有伽马电压值，所述缓冲芯片与伽马模块、通讯接口电路电连接，所述缓冲芯
片通过所述通讯接口电路接收的传输数据，调整所述伽马模块的伽马值。
冲芯片内存储有伽马电压值，所述缓冲芯片与伽马模块、通讯接口电路电连接，所述缓冲芯
片通过所述通讯接口电路接收的传输数据，调整所述伽马模块的伽马值。
[0013] 可选的，所述可编程模块包括数据信号解码模块、信号处理模块和数据信号编码模块，所述数据信号解码模块接收第一视屏信号，所述信号处理模块将第一视屏信号转化
为RGB信号，所述数据信号编码模块将RGB信号转化为第二视屏信号，并将第二视屏信号输
入到所述源极控制芯片中；其中，所述第一视屏信号和所述第二视屏信号为不同格式的视
频信号。
为RGB信号，所述数据信号编码模块将RGB信号转化为第二视屏信号，并将第二视屏信号输
入到所述源极控制芯片中；其中，所述第一视屏信号和所述第二视屏信号为不同格式的视
频信号。
[0014] 可选的，所述数据信号解码模块包括低压差分信号解码模块，所述第一视屏信号为低压差分信号，所述信号处理模块将所述低压差分信号转化为RGB信号；所述数据信号编
码模块包括微型低压差分信号编码模块，第二视屏信号为微型低压差分信号，所述微型低
压差分信号编码模块将RGB信号转化为微型低压差分信号。
码模块包括微型低压差分信号编码模块，第二视屏信号为微型低压差分信号，所述微型低
压差分信号编码模块将RGB信号转化为微型低压差分信号。
[0015] 可选的，所述低压差分信号解码模块包括时钟模块、串行数据转化模块、延时模块和并行数据转化模块，所述时钟模块接收所述低压差分信号，并对所述低压差分信号进行
倍频处理，生成时钟信号；所述串行数据转化模块与所述时钟模块电连接，将所述时钟信号
转化为第一串行数据；所述延时模块对所述第一串行数据进行延时处理，生成延时数据；所
述并行数据转化模块将所述延时数据转化为并行数据，并将所述并行数据输入到所述信号
处理模块，生成并行RGB信号。
倍频处理，生成时钟信号；所述串行数据转化模块与所述时钟模块电连接，将所述时钟信号
转化为第一串行数据；所述延时模块对所述第一串行数据进行延时处理，生成延时数据；所
述并行数据转化模块将所述延时数据转化为并行数据，并将所述并行数据输入到所述信号
处理模块，生成并行RGB信号。
[0016] 可选的，所述微型低压差分信号编码模块包括两个反向数据转化模块，两个所述反向数据转化模块采用级联方式进行连接，将接收到的所述并行RGB信号转化为第二串行
数据，所述第二串行数据形成微型低压差分信号，并输入到所述源极控制芯片中。
数据，所述第二串行数据形成微型低压差分信号，并输入到所述源极控制芯片中。
[0017] 可选的，所述可编程模块还包括通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块、外围电路控制模块和主控制模块，所述通讯控制模块与所述时序
控制芯片中的通讯接口电路电连接，所述通讯接口电路可通过串口接收外界传输的数据；
所述模拟量控制模块与所述电压检测模块电连接，接收所述电压检测模块检测的电压；所
述非易失性存储量控制模块储存视频标准参数，以及与所述电压检测值对应的标准电压
值；所述时序生成模块与栅极控制芯片点连接，控制所述显示面板中主动开关的打开或关
闭；所述外围电路控制模块控制所述电源转化模块维持或关断电源；
控制芯片中的通讯接口电路电连接，所述通讯接口电路可通过串口接收外界传输的数据；
所述模拟量控制模块与所述电压检测模块电连接，接收所述电压检测模块检测的电压；所
述非易失性存储量控制模块储存视频标准参数，以及与所述电压检测值对应的标准电压
值；所述时序生成模块与栅极控制芯片点连接，控制所述显示面板中主动开关的打开或关
闭；所述外围电路控制模块控制所述电源转化模块维持或关断电源；
[0018] 所述主控制模块，与数据信号解码模块、信号处理模块、数据信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块
电连接，将所述储存视频标准参数与所述数据信号解码模块接收的第一视屏信号进行比
较，检查第一视屏信号是否符合标准，将所述电压检测值与所述可编程模块中对应的标准
电压值进行比较，并控制所述数据信号解码模块、信号处理模块、数据信号编码模块、通讯
控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块
的数据输出。
电连接，将所述储存视频标准参数与所述数据信号解码模块接收的第一视屏信号进行比
较，检查第一视屏信号是否符合标准，将所述电压检测值与所述可编程模块中对应的标准
电压值进行比较，并控制所述数据信号解码模块、信号处理模块、数据信号编码模块、通讯
控制模块、模拟量控制模块、非易失性存储量控制模块、时序生成模块和外围电路控制模块
的数据输出。
[0019] 本申请提供一种可编程模块，将可编程模块结合到显示装置后，通过可编程模块中的集成低压差分信号解码模块、信号处理模块和微型低压差分信号编码模块实现显示装
置的信号转码功能，通过可编程模块中的通讯控制模块，使得结合可编程模块的显示装置
可以接收外界信息，能够对通过可编程模块对显示装置中的程序进行在线调节；通过可编
程模块中的模拟量控制模块、非易失性存储量控制模块、LCD时序生成模块、外围电路控制
模块，实现对显示装置内部电路的监控和检测，提高显示装置内部电路的安全性能。本申请
通过将多个功能模块集成到一起，且通过主控制模块统一控制，有效简化了显示装置中的
内部电路结构和功耗，极大地提高了工作效率。
置的信号转码功能，通过可编程模块中的通讯控制模块，使得结合可编程模块的显示装置
可以接收外界信息，能够对通过可编程模块对显示装置中的程序进行在线调节；通过可编
程模块中的模拟量控制模块、非易失性存储量控制模块、LCD时序生成模块、外围电路控制
模块，实现对显示装置内部电路的监控和检测，提高显示装置内部电路的安全性能。本申请
通过将多个功能模块集成到一起，且通过主控制模块统一控制，有效简化了显示装置中的
内部电路结构和功耗，极大地提高了工作效率。
附图说明
[0020] 所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下
面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创
造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创
造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0021] 图1是本申请第一实施例提供的一种显示装置的示意图；
[0022] 图2是本申请第一实施例提供的一种可编程模块内部架构图；
[0023] 图3是本申请第一实施例提供的一种数据信号解码模块工作的示意图。
[0024] 其中，1、第一引脚；2、第二引脚；3、第三引脚；4、第四引脚；5、第五引脚；6、第六引脚；7、第七引脚；8、第八引脚；9、第九引脚；10、第十引脚；11、第十一引脚；12、第十二引脚；13、第十三引脚；14、第十四引脚；15、第十五引脚；16、第十六引脚；17、第十七引脚；18、第十八引脚；19、第十九引脚；20、第二十引脚；21、第二十一引脚；22、第二十二引脚；23、第二十
三引脚；24、第二十四引脚；25、第二十五引脚；26、第二十六引脚；27、第二十七引脚；28、第
二十八引脚；29、第二十九引脚；30、第三十引脚；31、第三十一引脚；100、显示装置；200、时
序控制芯片；210、电源转化模块；220、伽马模块；230、可编程模块；232、数据信号解码模块；
2321、低压差分信号解码模块；2322、时钟模块；2323、串行数据转化模块；233、信号处理模
块；234、数据信号编码模块；2341、微型低压差分信号编码模块；235、通讯控制模块；236、模
拟量控制模块；237、非易失性存储量控制模块；238、时序生成模块；239、外围电路控制模
块；240、主控制模块；250、像素供电模块；260、电压检测模块；261、数模转换器；270、通讯接口电路；300、源极控制芯片；400、栅极控制芯片；500、显示面板。
三引脚；24、第二十四引脚；25、第二十五引脚；26、第二十六引脚；27、第二十七引脚；28、第
二十八引脚；29、第二十九引脚；30、第三十引脚；31、第三十一引脚；100、显示装置；200、时
序控制芯片；210、电源转化模块；220、伽马模块；230、可编程模块；232、数据信号解码模块；
2321、低压差分信号解码模块；2322、时钟模块；2323、串行数据转化模块；233、信号处理模
块；234、数据信号编码模块；2341、微型低压差分信号编码模块；235、通讯控制模块；236、模
拟量控制模块；237、非易失性存储量控制模块；238、时序生成模块；239、外围电路控制模
块；240、主控制模块；250、像素供电模块；260、电压检测模块；261、数模转换器；270、通讯接口电路；300、源极控制芯片；400、栅极控制芯片；500、显示面板。
具体实施方式
[0025] 需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅
受限于这里所阐述的实施例。
受限于这里所阐述的实施例。
[0026] 在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第
二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个
以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特
征、整数、步骤、操作、单元、组件和/或其组合。
二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个
以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特
征、整数、步骤、操作、单元、组件和/或其组合。
[0027] 另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、
以特定的方位构造和操作，因此不能理解为对本申请的限制。
以特定的方位构造和操作，因此不能理解为对本申请的限制。
[0028] 此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领
域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
[0029] 下面参考附图和可选的实施例对本申请作详细说明，需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
[0030] 图1显示了本申请第一实施例提供的一种显示装置的示意图，如图1所示，所述显示装置100包括时序控制芯片200、源极控制芯片300、栅极控制芯片400和显示面板500，所
述时序控制芯片200接收视频信号和电源电压，向所述源极控制芯片300提供数据驱动信
号，进而驱动显示面板500中的数据线，向所述栅极控制芯片400提供栅极驱动信号，进而驱
动显示面板500中的扫描线，所述时序控制芯片200包括电源转化模块210、伽马(Gamma)模
块220、可编程模块(FPGA模块)230、像素供电模块250和电压检测模块260，所述电源转化模
块210接收电源电压，并转化为电源信号；
述时序控制芯片200接收视频信号和电源电压，向所述源极控制芯片300提供数据驱动信
号，进而驱动显示面板500中的数据线，向所述栅极控制芯片400提供栅极驱动信号，进而驱
动显示面板500中的扫描线，所述时序控制芯片200包括电源转化模块210、伽马(Gamma)模
块220、可编程模块(FPGA模块)230、像素供电模块250和电压检测模块260，所述电源转化模
块210接收电源电压，并转化为电源信号；
[0031] 所述Gamma模块220与所述电源转化模块210电连接，接收电源信号，并转化为Gamma电压，所述源极控制芯片300接收Gamma电压；所述FPGA模块230接收视频信号，并生成
数据驱动信号，所述源极控制芯片300接收所述数据驱动信号；所述像素供电模块250接收
电源信号，并生成栅极驱动信号，所述栅极控制芯片400接收所述栅极驱动信号和电源信
号；所述电压检测模块260与所述电源转化模块210、Gamma模块220、源极控制芯片300、栅极
控制芯片400和像素供电模块250电连接，检测所述电源转化模块210、Gamma模块220、源极
控制芯片300、栅极控制芯片400和像素供电模块250中的电压；所述FPGA模块230与所述电
压检测模块260、电源转化模块210电连接，接收所述电压检测模块260检测的电压，形成多
个电压检测值，并将多个所述电压检测值与所述FPGA模块230中对应的标准电压值进行比
较，所述FPGA模块230根据比较结果控制所述电源转化模块210维持或关断电源。
数据驱动信号，所述源极控制芯片300接收所述数据驱动信号；所述像素供电模块250接收
电源信号，并生成栅极驱动信号，所述栅极控制芯片400接收所述栅极驱动信号和电源信
号；所述电压检测模块260与所述电源转化模块210、Gamma模块220、源极控制芯片300、栅极
控制芯片400和像素供电模块250电连接，检测所述电源转化模块210、Gamma模块220、源极
控制芯片300、栅极控制芯片400和像素供电模块250中的电压；所述FPGA模块230与所述电
压检测模块260、电源转化模块210电连接，接收所述电压检测模块260检测的电压，形成多
个电压检测值，并将多个所述电压检测值与所述FPGA模块230中对应的标准电压值进行比
较，所述FPGA模块230根据比较结果控制所述电源转化模块210维持或关断电源。
[0032] 本发明采用基于FPGA(Field‑Programmable Gate Array，现场可编程门阵列、信号处理以及时序生成模块)的大屏幕薄膜晶体管液晶显示面板驱动电路，具有支持显示分
辨率高、电路集成度高、灵活性强等特点，相较于传统的液晶面板驱动设计，还增加了电路
状态监控电路，能够实时监控驱动电路，提高了驱动电路的可靠性。并且通过采用FPGA模块
230作为核心控制器，辅以必要的外围电路，来实现大屏幕液晶面板的驱动，提高电路芯片
的集成度。且通过检测电源转化模块210的方式判断输入电压的异常情况，能够避免异常的
电压数据传递到显示面板500中，导致显示面板500损坏；还通过检测栅极控制芯片400、源
极控制芯片300、Gamma模块220和像素供电模块250中电压的方式，监控驱动信号的异常情
况，防止画面异常；从而实现了对显示装置100中各电路状态主动监控功能，极大地提高了
电路的可靠性。
辨率高、电路集成度高、灵活性强等特点，相较于传统的液晶面板驱动设计，还增加了电路
状态监控电路，能够实时监控驱动电路，提高了驱动电路的可靠性。并且通过采用FPGA模块
230作为核心控制器，辅以必要的外围电路，来实现大屏幕液晶面板的驱动，提高电路芯片
的集成度。且通过检测电源转化模块210的方式判断输入电压的异常情况，能够避免异常的
电压数据传递到显示面板500中，导致显示面板500损坏；还通过检测栅极控制芯片400、源
极控制芯片300、Gamma模块220和像素供电模块250中电压的方式，监控驱动信号的异常情
况，防止画面异常；从而实现了对显示装置100中各电路状态主动监控功能，极大地提高了
电路的可靠性。
[0033] 具体的，所述电压检测模块260包括数模转换器261(DAC)，所述数模转换器261对所述电源转化模块210、Gamma模块220、源极控制芯片300、栅极控制芯片400和像素供电模
块250中的电压进行采样，并将采样电压转化为数据电压信号；所述FPGA模块230通过串行
外设接口(SPI)接收所述数据电压信号，并将所述数据电压信号与标准电压值进行比较，若
数据电压信号不在标准电压值的范围内，FPGA模块230控制电源转化模块210直接切断电
源。
块250中的电压进行采样，并将采样电压转化为数据电压信号；所述FPGA模块230通过串行
外设接口(SPI)接收所述数据电压信号，并将所述数据电压信号与标准电压值进行比较，若
数据电压信号不在标准电压值的范围内，FPGA模块230控制电源转化模块210直接切断电
源。
[0034] 由于液晶面板驱动需要多组电压，仅是FPGA模块230中的各模块所需要的电压就不一样，例如：核心工作电压为1.2V，为FPGA模块230内部各种逻辑模块供电；各I/O口的驱
动电压，一般为2.5V或3.3V。还有给源极驱动芯片(Source IC)、栅极驱动芯片(Gate IC)供
电的栅极开启电压VGH，栅极关断电压VGL，电源电压AVDD，公共电压VCOM，gamma电压等。这
些电压的数值和变化，直接影响到了驱动电路的工作状态以及液晶面板的显示效果。为了
实现对液晶面板的有效控制，本申请对各电路结构中的电压点进行监控；并且为了减小监
控电路的复杂程度，本申请可以只对关键性的电压进行检测，例如：采用DAC对栅极开启电
压VGH，栅极关断电压VGL，电源电压AVDD，公共电压VCOM，以及中间gamma电压进行采样。由
于DAC的输入电压范围为0～+3.3V，需要通过运算放大器进行预处理，使各个电压达到DAC
的检测范围；这样的话不需要设置多个检测结构，从而简化了检测电路的结构。而DAC与
FPGA模块230之间通过SPI接口连接，以周期性的读取各通道的电压值。
动电压，一般为2.5V或3.3V。还有给源极驱动芯片(Source IC)、栅极驱动芯片(Gate IC)供
电的栅极开启电压VGH，栅极关断电压VGL，电源电压AVDD，公共电压VCOM，gamma电压等。这
些电压的数值和变化，直接影响到了驱动电路的工作状态以及液晶面板的显示效果。为了
实现对液晶面板的有效控制，本申请对各电路结构中的电压点进行监控；并且为了减小监
控电路的复杂程度，本申请可以只对关键性的电压进行检测，例如：采用DAC对栅极开启电
压VGH，栅极关断电压VGL，电源电压AVDD，公共电压VCOM，以及中间gamma电压进行采样。由
于DAC的输入电压范围为0～+3.3V，需要通过运算放大器进行预处理，使各个电压达到DAC
的检测范围；这样的话不需要设置多个检测结构，从而简化了检测电路的结构。而DAC与
FPGA模块230之间通过SPI接口连接，以周期性的读取各通道的电压值。
[0035] 通过FPAG模块在一定时间的间隔内读取DAC输入的电压数据，判断是否能在其默认安全范围内，若输入电压异常，FPGA会将电压异常状态通过串口上报同时关闭供电电压，
避免损坏液晶屏；而且通过监控从源极驱动芯片(Source IC)、栅极驱动芯片(Gate IC)返
回的周期信号判断驱动时序是否异常，若异常的话同样通过串口上报同时关闭供电电压；
另外还可以检测输入的视频时序信号是否满足VESA标准。上述电压检测值对应的标准电压
值，也即信号标准，储存在外部的非易失性(NVM)存储芯片中，上电即被读取，FPGA模块230
检测到输入时序偏差超过范围，或者无时序输入的情况下，将此异常状态上报，同时将画面
切换到内部预先设置的动态画，避免画面异常。
避免损坏液晶屏；而且通过监控从源极驱动芯片(Source IC)、栅极驱动芯片(Gate IC)返
回的周期信号判断驱动时序是否异常，若异常的话同样通过串口上报同时关闭供电电压；
另外还可以检测输入的视频时序信号是否满足VESA标准。上述电压检测值对应的标准电压
值，也即信号标准，储存在外部的非易失性(NVM)存储芯片中，上电即被读取，FPGA模块230
检测到输入时序偏差超过范围，或者无时序输入的情况下，将此异常状态上报，同时将画面
切换到内部预先设置的动态画，避免画面异常。
[0036] 在薄膜晶体管液晶面板中，每一个液晶像素对应至少一个薄膜晶体管(TFT)开关，在每一帧画面中，其都会被打开一次，完成对此像素电容的重新充电，以完成图像的更新和
显示。要实现TFT的打开和关闭，需要栅极开启电压VGH，栅极关断电压VGL。由于TFT的载流
子迁移率很低，为了在有限的时间内，通过TFT将像素电容充电到要求的电压，需要提供足
够的电流；所以要提供一个很高的电压，使其远远大于TFT的阈值电压。通常情况下此电压
在+15V～+30V之间。同时，为了快速的关断TFT，需要将栅极关断电压VGL设置到一个远远小
于其截至电压的值，通常情况下此电压在‑5V～‑l0 V之间。
显示。要实现TFT的打开和关闭，需要栅极开启电压VGH，栅极关断电压VGL。由于TFT的载流
子迁移率很低，为了在有限的时间内，通过TFT将像素电容充电到要求的电压，需要提供足
够的电流；所以要提供一个很高的电压，使其远远大于TFT的阈值电压。通常情况下此电压
在+15V～+30V之间。同时，为了快速的关断TFT，需要将栅极关断电压VGL设置到一个远远小
于其截至电压的值，通常情况下此电压在‑5V～‑l0 V之间。
[0037] 本申请通过将所述栅极控制芯片400与所述电源转化模块210、像素供电模块250电连接，像素供电模块250控制显示面板500中主动开关的栅极开启电压VGH，栅极关断电压
VGL电压信号，并且像素供电模块250采用专用芯片，既可以提供高电压，又能提供低电压；
电源转化模块210为栅极控制芯片400提供数字工作电压。
VGL电压信号，并且像素供电模块250采用专用芯片，既可以提供高电压，又能提供低电压；
电源转化模块210为栅极控制芯片400提供数字工作电压。
[0038] 另外，所述时序控制芯片200还包括通讯接口电路270，所述通讯接口电路270与所述FPGA模块230电连接，并可通过串口(RS‑232)接收外界计算机传输的数据；所述FPGA模块
230包括缓冲芯片(buffer IC)，所述缓冲芯片内存储有gamma电压值，所述缓冲芯片与
Gamma模块220、通讯接口电路270电连接，所述缓冲芯片通过所述通讯接口电路270接收的
传输数据，调整所述Gamma模块220的gamma值，实现Gamma在线调节。
230包括缓冲芯片(buffer IC)，所述缓冲芯片内存储有gamma电压值，所述缓冲芯片与
Gamma模块220、通讯接口电路270电连接，所述缓冲芯片通过所述通讯接口电路270接收的
传输数据，调整所述Gamma模块220的gamma值，实现Gamma在线调节。
[0039] 本申请在时序控制芯片200中结合FPGA模块230以及周边电路，除了实现了上述电路状态主动监控功能和gamma在线调节功能外，还可以由FPGA编程采用Verilog或VHDL语言
软件实现参数可配置功能，从而极大的提高了电路的可靠性和灵活性，使得FPGA模块230、
所述时序控制芯片200以及显示装置100还可以稳定地运用在特种显示领域，如车载、舰载
等高温暴晒和高盐碱环境。
软件实现参数可配置功能，从而极大的提高了电路的可靠性和灵活性，使得FPGA模块230、
所述时序控制芯片200以及显示装置100还可以稳定地运用在特种显示领域，如车载、舰载
等高温暴晒和高盐碱环境。
[0040] 图2显示了本申请第一实施例提供的一种可编程模块内部架构图，如图2所示，所述FPGA模块230还具备视屏信号转换的功能，将一种视屏信号转化为另一种视屏信号，可以
极大地提高所述显示装置100的适用性，满足多种环境的使用需求。具体的，所述FPGA模块
230包括数据信号解码模块232、信号处理模块233和数据信号编码模块234，所述数据信号
解码模块232接收第一视屏信号，所述信号处理模块233将第一视屏信号转化为RGB信号，所
述数据信号编码模块234将RGB信号转化为第二视屏信号，并将第二视屏信号输入到所述源
极控制芯片300中；其中，所述第一视屏信号和所述第二视屏信号为不同格式的视频信号。
极大地提高所述显示装置100的适用性，满足多种环境的使用需求。具体的，所述FPGA模块
230包括数据信号解码模块232、信号处理模块233和数据信号编码模块234，所述数据信号
解码模块232接收第一视屏信号，所述信号处理模块233将第一视屏信号转化为RGB信号，所
述数据信号编码模块234将RGB信号转化为第二视屏信号，并将第二视屏信号输入到所述源
极控制芯片300中；其中，所述第一视屏信号和所述第二视屏信号为不同格式的视频信号。
[0041] 以低压差分信号(LVDS)信号转化为微型低压差分信号(Mini‑LVDS)为例，所述数据信号解码模块232包括低压差分信号解码模块2321，所述第一视屏信号为低压差分信号
(LVDS)，所述信号处理模块233将所述低压差分信号转化为RGB信号；所述数据信号编码模
块234包括微型低压差分信号编码模块2341，第二视屏信号为微型低压差分信号(Mini‑
LVDS)，所述微型低压差分信号编码模块2341将RGB信号转化为微型低压差分信号。
(LVDS)，所述信号处理模块233将所述低压差分信号转化为RGB信号；所述数据信号编码模
块234包括微型低压差分信号编码模块2341，第二视屏信号为微型低压差分信号(Mini‑
LVDS)，所述微型低压差分信号编码模块2341将RGB信号转化为微型低压差分信号。
[0042] 具体的，图3显示了本申请第一实施例提供的一种数据信号解码模块工作的示意图，如图3所示，数据信号解码模块232工作的示意图，即低压差分信号(LVDS)解码的晶体管
逻辑电路(Resistances‑Transistors Logic，RTL)图，图中所述低压差分信号解码模块
2321包括时钟模块2322、串行数据转化模块2323、延时模块和并行数据转化模块，所述时钟
模块2322(PLL模块)接收所述低压差分信号，并对所述低压差分信号进行倍频处理，生成生
成X1和X7时钟信号；所述串行数据转化模块2323(rx_data模块)与所述时钟模块2322电连
接，完成数据的延时和串/并数据转化的功能，将所述时钟信号转化为第一串行数据；所述
延时模块(IO‑DELAY2模块)对所述第一串行数据进行延时处理，生成延时数据；所述并行数
据转化模块(ISERDES2模块)将所述延时数据转化为并行数据，并将所述并行数据输入到所
述信号处理模块233，生成并行RGB信号。
逻辑电路(Resistances‑Transistors Logic，RTL)图，图中所述低压差分信号解码模块
2321包括时钟模块2322、串行数据转化模块2323、延时模块和并行数据转化模块，所述时钟
模块2322(PLL模块)接收所述低压差分信号，并对所述低压差分信号进行倍频处理，生成生
成X1和X7时钟信号；所述串行数据转化模块2323(rx_data模块)与所述时钟模块2322电连
接，完成数据的延时和串/并数据转化的功能，将所述时钟信号转化为第一串行数据；所述
延时模块(IO‑DELAY2模块)对所述第一串行数据进行延时处理，生成延时数据；所述并行数
据转化模块(ISERDES2模块)将所述延时数据转化为并行数据，并将所述并行数据输入到所
述信号处理模块233，生成并行RGB信号。
[0043] 具体的，所述低压差分信号解码模块2321上设有第一引脚1、第二引脚2、第三引脚3、第四引脚4、第五引脚5、第三十引脚30和第三十一引脚31，所述第一引脚1的名称为
clkin_n,第二引脚2的名称为clkin_p，第三引脚3的名称为reset，第四引脚4的名称为
datain_n(3:0)，第五引脚5的名称为datain_p(3:0)，第三十引脚30的名称为rx_data_out，
第三十一引脚31的名称为clk_out；且所述低压差分信号解码模块2321两端还设有引脚
top_lvds_rx:1和top_lvds_rx。
clkin_n,第二引脚2的名称为clkin_p，第三引脚3的名称为reset，第四引脚4的名称为
datain_n(3:0)，第五引脚5的名称为datain_p(3:0)，第三十引脚30的名称为rx_data_out，
第三十一引脚31的名称为clk_out；且所述低压差分信号解码模块2321两端还设有引脚
top_lvds_rx:1和top_lvds_rx。
[0044] 所述时钟模块2322上设有如下引脚：第六引脚6、第七引脚7、第八引脚8、第九引脚9、第十引脚10、第十一引脚11、第十二引脚12、第十三引脚13、第十四引脚14、第十五引脚
15、第十六引脚16、第十七引脚17和第十八引脚18，所述第六引脚6的名称为pattem1(4:0)，
第七引脚7的名称为pattem2(4:0)，所述第八引脚8的名称为clkin_n，第九引脚9的名称为
clkin_p，第十引脚10的名称为reset，第十一引脚11的名称为datain(4:0)，第十二引脚12
的名称为bitslip，第十三引脚13的名称为rxioclk，第十四引脚14的名称为rx_bufg_pll_
x1，第十五引脚15的名称为rx_bufpll_lckd，第十六引脚16的名称为rx_pllout_xs，第十七
引脚17的名称为rx_pll_lckd，第十八引脚18的名称为rx_serdesstrobe。其中，第八引脚8
与第一引脚1通过信号线连接，第九引脚9与第二引脚2通过信号线连接，第十引脚10与第三
引脚3通过信号线连接。
15、第十六引脚16、第十七引脚17和第十八引脚18，所述第六引脚6的名称为pattem1(4:0)，
第七引脚7的名称为pattem2(4:0)，所述第八引脚8的名称为clkin_n，第九引脚9的名称为
clkin_p，第十引脚10的名称为reset，第十一引脚11的名称为datain(4:0)，第十二引脚12
的名称为bitslip，第十三引脚13的名称为rxioclk，第十四引脚14的名称为rx_bufg_pll_
x1，第十五引脚15的名称为rx_bufpll_lckd，第十六引脚16的名称为rx_pllout_xs，第十七
引脚17的名称为rx_pll_lckd，第十八引脚18的名称为rx_serdesstrobe。其中，第八引脚8
与第一引脚1通过信号线连接，第九引脚9与第二引脚2通过信号线连接，第十引脚10与第三
引脚3通过信号线连接。
[0045] 所述串行数据转化模块2323上设有如下引脚：第十九引脚19、第二十引脚20、第二十一引脚21、第二十二引脚22、第二十三引脚23、第二十四引脚24、第二十五引脚25、第二十
六引脚26、第二十七引脚27、第二十八引脚28和第二十九引脚29，所述第十九引脚19的名称
为datain_n(3:0)，所述第二十引脚20的名称为datain_p(3:0)，所述第二十一引脚21的名
称为debug_in(1:0)，所述第二十二引脚22的名称为bitslip，所述第二十三引脚23的名称
为gclk，所述第二十四引脚24的名称为reset，所述第二十五引脚25的名称为rxioclk，所述
第二十六引脚26的名称为rxserdesstrobe，第二十七引脚27的名称为use_phase_
detector，第二十八引脚28的名称为data_out(19:0)，第二十九引脚29的名称为debug(17:
0)。
六引脚26、第二十七引脚27、第二十八引脚28和第二十九引脚29，所述第十九引脚19的名称
为datain_n(3:0)，所述第二十引脚20的名称为datain_p(3:0)，所述第二十一引脚21的名
称为debug_in(1:0)，所述第二十二引脚22的名称为bitslip，所述第二十三引脚23的名称
为gclk，所述第二十四引脚24的名称为reset，所述第二十五引脚25的名称为rxioclk，所述
第二十六引脚26的名称为rxserdesstrobe，第二十七引脚27的名称为use_phase_
detector，第二十八引脚28的名称为data_out(19:0)，第二十九引脚29的名称为debug(17:
0)。
[0046] 所述第十九引脚19与所述第四引脚4通过信号线连接，所述第二十引脚20与所述第五引脚5通过信号线连接，所述第二十二引脚22与所述第十二引脚12通过信号线连接，所
述第二十三引脚23与所述第十四引脚14通过信号线连接，且第十四引脚14还与第三十一引
脚31通过信号线连接，所述第二十四引脚24与所述第十五引脚15通过信号线连接，所述第
二十五引脚25与所述第十三引脚13通过信号线连接，所述第二十六引脚26与所述第十八引
脚18通过信号线连接，所述第二十八引脚28与所述第三十引脚30通过信号线连接。
述第二十三引脚23与所述第十四引脚14通过信号线连接，且第十四引脚14还与第三十一引
脚31通过信号线连接，所述第二十四引脚24与所述第十五引脚15通过信号线连接，所述第
二十五引脚25与所述第十三引脚13通过信号线连接，所述第二十六引脚26与所述第十八引
脚18通过信号线连接，所述第二十八引脚28与所述第三十引脚30通过信号线连接。
[0047] 由于每条低压差分信号(LVDS)通道长度上的误差，导致随路时钟和串行数据之间的相位存在偏差，如果不经过相位调整，由于不能满足数据和时钟之间的建立时间和保持
时间的要求，会出现采样数据错误。为了解决此问题，本申请采用延时(IO‑DELAY2)模块将
输入的串行数据进行延时以使其被采样clk在中间位置采样，IO‑DELAY2输出延时后的时钟
信号连接至clkin_n和clkin_p连接。最后将延时的数据经由ISERDES2模块，进行串/并转
化。最后以像素时钟输出RGB、DEN、HSY、VSY信号(DEN用于控制行显示的有效时间，高电平时
就是行有效数据的输出时间，HSY高电平有效，周期性控制每一行像素的数据输入信号，VSY
周期性控制每一列像素的数据输入信号，RGB为色彩信号)，完成LVDS解码。
时间的要求，会出现采样数据错误。为了解决此问题，本申请采用延时(IO‑DELAY2)模块将
输入的串行数据进行延时以使其被采样clk在中间位置采样，IO‑DELAY2输出延时后的时钟
信号连接至clkin_n和clkin_p连接。最后将延时的数据经由ISERDES2模块，进行串/并转
化。最后以像素时钟输出RGB、DEN、HSY、VSY信号(DEN用于控制行显示的有效时间，高电平时
就是行有效数据的输出时间，HSY高电平有效，周期性控制每一行像素的数据输入信号，VSY
周期性控制每一列像素的数据输入信号，RGB为色彩信号)，完成LVDS解码。
[0048] 至于对Mini‑LVDS编码，所述微型低压差分信号编码模块2341包括两个反向数据转化模块(OSERDESE2模块)，OSERDESE2模块实现并/串转化功能，这是ISERDES2的逆向处
理；其中一个OSERDESE2模块作为主模块(master)，另一个OSERDESE2模块作为副模块
(slave)，两个所述反向数据转化模块采用级联方式进行连接，将接收到的所述并行RGB信
号转化为第二串行数据，所述第二串行数据形成微型低压差分信号，并输入到所述源极控
制芯片300中。
理；其中一个OSERDESE2模块作为主模块(master)，另一个OSERDESE2模块作为副模块
(slave)，两个所述反向数据转化模块采用级联方式进行连接，将接收到的所述并行RGB信
号转化为第二串行数据，所述第二串行数据形成微型低压差分信号，并输入到所述源极控
制芯片300中。
[0049] 由于单个OSERDESE2和ISERDES2模块最大支持4位数据的并/串转化，所以为了实现8bit数据传输，需要采用级联方式进行工作。且两个OSERDESE2模块之间通过SHIFTIN和
SHIFTOUT管脚进行级联。同时根据要求的串行数据传输顺序对输入的并行数据进行位置映
射，以保证液晶面板正确接收和显示。
SHIFTOUT管脚进行级联。同时根据要求的串行数据传输顺序对输入的并行数据进行位置映
射，以保证液晶面板正确接收和显示。
[0050] 另外，在图2中，所述FPGA模块230还包括通讯控制模块235、模拟量控制模块236、非易失性存储量控制模块237、时序生成模块(LCD时序生成模块)238、外围电路控制模块
239和主控制模块240，所述通讯控制模块235与所述时序控制芯片200中的通讯接口电路
270电连接，所述通讯接口电路270可通过串口(RS232)接收外界传输的数据，从而实现FPGA
模块230与外部计算机连接，从而实现Gamma在线调节、以及接收处理数据异常报告；所述模
拟量控制模块236通过SPI接口与所述电压检测模块260电连接，接收所述电压检测模块260
检测的电压。
239和主控制模块240，所述通讯控制模块235与所述时序控制芯片200中的通讯接口电路
270电连接，所述通讯接口电路270可通过串口(RS232)接收外界传输的数据，从而实现FPGA
模块230与外部计算机连接，从而实现Gamma在线调节、以及接收处理数据异常报告；所述模
拟量控制模块236通过SPI接口与所述电压检测模块260电连接，接收所述电压检测模块260
检测的电压。
[0051] 所述非易失性存储量控制模块237储存视频标准参数，以及与所述电压检测值对应的标准电压值，输入LVDS信号将与其比对看是否符合，在上电时即被读取，主要包括：Hor
Total、H Front Porch、Hor Sync、H BackPorch、Vor Total、V Front Porch、Vor Sync、V
Back Porch等；IIC总线和非易失性存储量控制模块237之间通过IO接口传输IIC数据；所述
LCD时序生成模块238与栅极控制芯片400点连接，控制所述显示面板500中主动开关的打开
或关闭；所述外围电路控制模块239控制所述电源转化模块210维持或关断电源，控制信号
输入输出，保证整个系统稳定运行。
Total、H Front Porch、Hor Sync、H BackPorch、Vor Total、V Front Porch、Vor Sync、V
Back Porch等；IIC总线和非易失性存储量控制模块237之间通过IO接口传输IIC数据；所述
LCD时序生成模块238与栅极控制芯片400点连接，控制所述显示面板500中主动开关的打开
或关闭；所述外围电路控制模块239控制所述电源转化模块210维持或关断电源，控制信号
输入输出，保证整个系统稳定运行。
[0052] 所述主控制模块240，与数据信号解码模块232、信号处理模块233、数据信号编码模块234、通讯控制模块235、模拟量控制模块236、非易失性存储量控制模块237、LCD时序生
成模块238和外围电路控制模块239电连接，将所述储存视频标准参数与所述数据信号解码
模块232接收的第一视屏信号进行比较，检查第一视屏信号是否符合标准，将所述电压检测
值与所述FPGA模块230中对应的标准电压值进行比较，并控制所述数据信号解码模块232、
信号处理模块233、数据信号编码模块234、通讯控制模块235、模拟量控制模块236、非易失
性存储量控制模块237、LCD时序生成模块238和外围电路控制模块239的数据输出。
成模块238和外围电路控制模块239电连接，将所述储存视频标准参数与所述数据信号解码
模块232接收的第一视屏信号进行比较，检查第一视屏信号是否符合标准，将所述电压检测
值与所述FPGA模块230中对应的标准电压值进行比较，并控制所述数据信号解码模块232、
信号处理模块233、数据信号编码模块234、通讯控制模块235、模拟量控制模块236、非易失
性存储量控制模块237、LCD时序生成模块238和外围电路控制模块239的数据输出。
[0053] 通过将多种功能模块集成在FPGA模块230中，使得时序控制芯片200在满足多功能的前提下，还有效简化了时序控制芯片200的面积，并且还能够减小功耗，提高产品竞争力。
[0054] 而且，在FPGA模块中还通过主控制模块240控制所有模块，以对外围电路和各逻辑模块进行参数设置、控制，以及和上位机中间进行通讯，实现上位机对时序控制器的控制，
以及对整个驱动电路工作状态的监控。所述主控制模块采用状态机方式实现，避免了软件
方式实现存在程序“跑飞”的风险，保证了系统运行的安全、可靠。
以及对整个驱动电路工作状态的监控。所述主控制模块采用状态机方式实现，避免了软件
方式实现存在程序“跑飞”的风险，保证了系统运行的安全、可靠。
[0055] 通过所述主控制模块对FPGA模块的工作流程为：外围电路控制模块控制系统上电，FPGA模块加载完成后，非易失性存储器控制模块(Electrically Erasable
Programmable Read Only Memory,EEPROM)进行数据读取，读取完后，主控制模块进行参数
设置。设置完成后，外围电路控制模块(IDLE)控制控制串口数据输入，此时LVDS解码模块或
通讯控制模块接收数据，若参数需要进行储存，则将参数存储到非易失性存储器控制模块
中，存储完后，与外围电路控制模块确认；若参数不需要进行储存，对外部短路/内部模块进
行参数设置，设置完成后同样与外围电路控制模块确认。外围电路控制模块还控制状态数
据输入到模拟量控制模块中，完成外部电路与内部模块的状态解析，或状态需要反馈，将状
态数据串口反馈到外围电路控制模块中；若状态不需要反馈，对外部短路/内部模块进行调
整控制，控制完成后，同样与外围电路控制模块确。
Programmable Read Only Memory,EEPROM)进行数据读取，读取完后，主控制模块进行参数
设置。设置完成后，外围电路控制模块(IDLE)控制控制串口数据输入，此时LVDS解码模块或
通讯控制模块接收数据，若参数需要进行储存，则将参数存储到非易失性存储器控制模块
中，存储完后，与外围电路控制模块确认；若参数不需要进行储存，对外部短路/内部模块进
行参数设置，设置完成后同样与外围电路控制模块确认。外围电路控制模块还控制状态数
据输入到模拟量控制模块中，完成外部电路与内部模块的状态解析，或状态需要反馈，将状
态数据串口反馈到外围电路控制模块中；若状态不需要反馈，对外部短路/内部模块进行调
整控制，控制完成后，同样与外围电路控制模块确。
[0056] 作为本申请的另一实施例，还公开了一种上述显示装置中的时序控制芯片，结合图1所示，所述时序控制芯片包括电源转化模块、Gamma模块、FPGA模块、像素供电模块和电
压检测模块，所述电源转化模块接收电源电压，并转化为电源信号；所述Gamma模块与所述
电源转化模块电连接，接收电源信号，并转化为Gamma电压；所述FPGA模块接收视频信号，并
生成数据驱动信号；所述像素供电模块接收电源信号，并生成栅极驱动信号；所述电压检测
模块与所述电源转化模块、Gamma模块和像素供电模块电连接，检测所述电源转化模块、
Gamma模块和像素供电模块中的电压；
压检测模块，所述电源转化模块接收电源电压，并转化为电源信号；所述Gamma模块与所述
电源转化模块电连接，接收电源信号，并转化为Gamma电压；所述FPGA模块接收视频信号，并
生成数据驱动信号；所述像素供电模块接收电源信号，并生成栅极驱动信号；所述电压检测
模块与所述电源转化模块、Gamma模块和像素供电模块电连接，检测所述电源转化模块、
Gamma模块和像素供电模块中的电压；
[0057] 其中，所述FPGA模块与所述电压检测模块、电源转化模块电连接，接收所述电压检测模块检测的电压，形成多个电压检测值，并将多个所述电压检测值与所述FPGA模块中对
应的标准电压值进行比较，所述FPGA模块根据比较结果控制所述电源转化模块维持或关断
电源。
应的标准电压值进行比较，所述FPGA模块根据比较结果控制所述电源转化模块维持或关断
电源。
[0058] 本实施例中的时序控制芯片具有支持显示分辨率高、电路集成度高、灵活性强等特点，相较于传统的时序控制芯片设计，还增加了电路状态监控电路，能够实时监控驱动电
路，提高了驱动电路的可靠性。
路，提高了驱动电路的可靠性。
[0059] 作为本申请的另一实施例，还公开了一种可编程模块(FPGA模块)，结合图2所示，所述FPGA模块包括低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通
讯控制模块、模拟量控制模块、非易失性存储量控制模块、LCD时序生成模块、外围电路控制
模块和主控制模块，所述低压差分信号解码模块接收低压差分信号；所述信号处理模块将
所述低压差分信号转化为RGB信号；所述微型低压差分信号编码模块将RGB信号转化为微型
低压差分信号，并输出源极驱动信号；所述通讯控制模块接收外界传输的数据；所述模拟量
控制模块接收检测的电压检测值；所述非易失性存储量控制模块储存视频标准参数，以及
与所述电压检测值对应的标准电压值；所述LCD时序生成模块输出栅极驱动信号；所述外围
电路控制模块输出电源维持或关断信号。
讯控制模块、模拟量控制模块、非易失性存储量控制模块、LCD时序生成模块、外围电路控制
模块和主控制模块，所述低压差分信号解码模块接收低压差分信号；所述信号处理模块将
所述低压差分信号转化为RGB信号；所述微型低压差分信号编码模块将RGB信号转化为微型
低压差分信号，并输出源极驱动信号；所述通讯控制模块接收外界传输的数据；所述模拟量
控制模块接收检测的电压检测值；所述非易失性存储量控制模块储存视频标准参数，以及
与所述电压检测值对应的标准电压值；所述LCD时序生成模块输出栅极驱动信号；所述外围
电路控制模块输出电源维持或关断信号。
[0060] 所述主控制模块，与所述低压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量控制模块、非易失性存储量控制模块、LCD时序生成模块
和外围电路控制模块电连接，将所述储存视频标准参数与所述低压差分信号进行比较，检
查低压差分信号是否符合标准，将所述电压检测值与标准电压值进行比较，并控制所述低
压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量
控制模块、非易失性存储量控制模块、LCD时序生成模块和外围电路控制模块的数据输出。
和外围电路控制模块电连接，将所述储存视频标准参数与所述低压差分信号进行比较，检
查低压差分信号是否符合标准，将所述电压检测值与标准电压值进行比较，并控制所述低
压差分信号解码模块、信号处理模块、微型低压差分信号编码模块、通讯控制模块、模拟量
控制模块、非易失性存储量控制模块、LCD时序生成模块和外围电路控制模块的数据输出。
[0061] 本实施例中的FPGA模块具有多功能、高集成度、高性能和高稳定性的特点，不仅适用于上述时序控制芯片和显示装置，还可以适用于其它电路设计。将可编程模块结合到显
示装置后，通过可编程模块中的集成低压差分信号解码模块、信号处理模块和微型低压差
分信号编码模块实现显示装置的信号转码功能，通过可编程模块中的通讯控制模块，使得
结合可编程模块的显示装置可以接收外界信息，能够对通过可编程模块对显示装置中的程
序进行在线调节；通过可编程模块中的模拟量控制模块、非易失性存储量控制模块、LCD时
序生成模块、外围电路控制模块，实现对显示装置内部电路的监控和检测，提高显示装置内
部电路的安全性能。本申请通过将多个功能模块集成到一起，且通过主控制模块统一控制，
有效简化了显示装置中的内部电路结构和功耗，极大地提高了工作效率。
示装置后，通过可编程模块中的集成低压差分信号解码模块、信号处理模块和微型低压差
分信号编码模块实现显示装置的信号转码功能，通过可编程模块中的通讯控制模块，使得
结合可编程模块的显示装置可以接收外界信息，能够对通过可编程模块对显示装置中的程
序进行在线调节；通过可编程模块中的模拟量控制模块、非易失性存储量控制模块、LCD时
序生成模块、外围电路控制模块，实现对显示装置内部电路的监控和检测，提高显示装置内
部电路的安全性能。本申请通过将多个功能模块集成到一起，且通过主控制模块统一控制，
有效简化了显示装置中的内部电路结构和功耗，极大地提高了工作效率。
[0062] 需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特
征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技
术效果。
征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技
术效果。
[0063] 以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在
不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的
保护范围。
不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的
保护范围。