显示驱动模组、显示装置及显示方法

摘要

本申请实施例提供一种显示驱动模组、显示装置及显示方法，显示驱动装置包括显示像素、控制元件、数据驱动器、数据线以及扫描线，控制元件设置在数据线上。在第一子时间段内，控制元件连通，栅极控制信号为高电平，数据驱动器输出发光信号；在第二子时间段内，控制元件断开，栅极控制信号为高电平。在第三子时间段内，控制元件断开，栅极控制信号为高电平；在第四子时间段内，控制元件连通，栅极控制信号为高电平，数据驱动器输出插黑信号。在第二时间段和第四时间段内，栅极控制信号为低电平。本申请实施例提供的显示驱动模组可以延长显示像素的充电时长，在解决残影拖尾问题的同时保证画面品质。

权利要求

1.一种显示驱动模组，应用于显示装置，其特征在于，所述显示驱动模组包括：

多个显示像素，呈阵列排布；

多列数据线，每一所述显示像素电性连接于所在列对应的所述数据线，其中，第N列显示像素中的奇数行显示像素电性连接于第M列数据线，第N列显示像素中的偶数行显示像素电性连接于第M+1列数据线，N为大于或等于1的整数，M为大于或等于1的奇数；

数据驱动器，与所述多列数据线电连接，并通过所述数据线向所述显示像素输出数据信号，所述数据信号包括交错设置的发光信号和插黑信号；

多行扫描线，用于接收栅极控制信号，每一所述显示像素电性连接于所在行对应的所述扫描线；

多个控制元件，每一所述控制元件用于连接所述数据驱动器和对应的所述数据线，所述控制元件能够断开或连通，以断开或连通所述数据驱动器和对应的所述数据线之间的连接；

所述显示像素的显示周期包括依次顺延的第一时间段、第二时间段、第三时间段以及第四时间段，其中，所述第一时间段包括第一子时间段和第二子时间段，在所述第一子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出发光信号，以使所述显示像素接收所述发光信号；在所述第二子时间段内，所述控制元件断开，所述栅极控制信号为高电平；

所述第三时间段包括第三子时间段和第四子时间段，其中，在所述第三子时间段内，所述控制元件断开，所述栅极控制信号为高电平；在所述第四子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出插黑信号，以使所述显示像素接收所述插黑信号；

在所述第二时间段和所述第四时间段内，所述栅极控制信号为低电平。

2.根据权利要求1所述的显示驱动模组，其特征在于，所述第二时间段时长等于所述第一时间段时长的两倍，所述第四时间段时长等于所述第三时间段时长的两倍。

3.根据权利要求2所述的显示驱动模组，其特征在于，所述第一子时间段时长等于所述第二子时间段时长，所述第三子时间段时长等于所述第四子时间段时长。

4.根据权利要求3所述的显示驱动模组，其特征在于，所述数据信号一个周期的时长等于所述第一时间段时长，在所述数据信号的一个周期内，所述数据驱动器输出发光信号的时长等于输出所述插黑信号的时长。

5.根据权利要求1至4中任一项所述的显示驱动模组，其特征在于，每一所述控制元件包括一个第一控制元件和一个第二控制元件，每一奇数列所述数据线与一所述第一控制元件电连接，每一偶数列所述数据线与一所述第二控制元件电连接。

6.根据权利要求5所述的显示驱动模组，其特征在于，所述控制元件包括开关管，所述开关管的源极与所述数据驱动器电性连接，所述开关管的漏极与所述数据线电性连接，多个所述第一控制元件的栅极均接收第一开关控制信号，多个所述第二控制元件的栅极均接收第二开关控制信号。

7.根据权利要求6所述的显示驱动模组，其特征在于，第S+1行扫描线接收到所述栅极控制信号的时刻迟于第S行扫描线接收到所述栅极控制信号的时刻，二者具有第一时间差，S为大于或等于1的奇数；

所述第二开关控制信号产生的时刻迟于所述第一开关控制信号产生的时刻，二者具有第二时间差，第一时间差等于第二时间差。

8.根据权利要求7所述的显示驱动模组，其特征在于，所述第一开关控制信号中，高电平持续时长等于所述第一时间段时长，低电平持续时长等于所述第一时间段时长；

所述第二开关控制信号中，高电平持续时长等于第一时间段时长，低电平持续时长等于第一时间段时长。

9.一种显示装置，其特征在于，包括如权利要求1至8中任一项所述的显示驱动模组。

10.一种显示方法，应用于如权利要求9所述的显示装置，其特征在于，所述显示像素的显示周期包括依次顺延的第一时间段、第二时间段、第三时间段以及第四时间段，所述第一时间段包括第一子时间段和第二子时间段，所述第三时间段包括第三子时间段和第四子时间段，所述显示方法包括：在所述第一时间段内，所述显示像素接收发光信号并充电，其中，在所述第一子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出发光信号，以使所述显示像素接收所述发光信号并充电；所述第二子时间段内，所述控制元件断开，所述栅极控制信号为高电平，所述扫描线的寄生电容向所述显示像素充电；

在所述第二时间段内，所述栅极控制信号为低电平；

在所述第三时间段内，所述显示像素接收插黑信号并充电，其中，在所述第三子时间段内，所述控制元件断开，所述栅极控制信号为高电平，所述扫描线的寄生电容向所述显示像素充电；在所述第四子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出插黑信号，以使所述显示像素接收所述插黑信号并充电；

在所述第四时间段内，所述栅极控制信号为低电平。

说明书

显示驱动模组、显示装置及显示方法

技术领域

[0001] 本申请属于电子设备技术领域，尤其涉及一种显示驱动模组、显示装置及显示方法。

背景技术

[0002] 相较于传统的LCD(Liquid Crystal Display，液晶显示器)，AMOLED(Active‑matrix organic light‑emitting diode，有源矩阵有机发光二极体)作为新一代的显示技术，具有更高的对比度、更快的反应速度和更广的视角，广泛应用在智能手机领域，并经过不断发展拓展至智能电视和可穿戴设备领域。受限于TFT(Thin Film Transistor，薄膜晶体管)器件的响应时间和面板刷新率，在显示高速运动画面时，画面会出现残影拖尾等问题。常见的解决方法为在帧与帧间引入黑色画面覆盖前帧数据，以消除动态残影，从而提升画面品质。

[0003] 但是，该种插黑驱动方案中，像素电路的充电时长仅为传统驱动方案的二分之一，随着面板的分辨率和刷新率的提高，像素的充电时间逐渐被压缩，进而影响到像素的正常工作。因此，需要提出一种新型的插黑驱动方案，延长像素的充电时长，在解决残影拖尾问题的同时保证画面品质。

发明内容

[0004] 本申请实施例提供一种显示驱动模组、显示装置及显示方法，可以延长显示像素的充电时长，在解决残影拖尾问题的同时保证画面品质。

[0005] 第一方面，本申请实施例提供一种显示驱动模组，应用于显示装置，所述显示驱动模组包括：

[0006] 多个显示像素，呈阵列排布；

[0007] 多列数据线，每一所述显示像素电性连接于所在列对应的所述数据线，其中，第N列显示像素中的奇数行显示像素电性连接于第M列数据线，第N列显示像素中的偶数行显示像素电性连接于第M+1列数据线，N为大于或等于1的整数，M为大于或等于1的奇数；

[0008] 数据驱动器，与所述多列数据线电连接，并通过所述数据线向所述显示像素输出数据信号，所述数据信号包括交错设置的发光信号和插黑信号；

[0009] 多行扫描线，用于接收栅极控制信号，每一所述显示像素电性连接于所在行对应的所述扫描线；

[0010] 多个控制元件，每一所述控制元件用于连接所述数据驱动器和对应的所述数据线，所述控制元件能够断开或连通，以断开或连通所述数据驱动器和对应的所述数据线之间的连接；

[0011] 所述显示像素的显示周期包括依次顺延的第一时间段、第二时间段、第三时间段以及第四时间段，其中，所述第一时间段包括第一子时间段和第二子时间段，在所述第一子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出发光信号，以使所述显示像素接收所述发光信号；在所述第二子时间段内，所述控制元件断开，所述栅极控制信号为高电平；

[0012] 所述第三时间段包括第三子时间段和第四子时间段，其中，在所述第三子时间段内，所述控制元件断开，所述栅极控制信号为高电平；在所述第四子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出插黑信号，以使所述显示像素接收所述插黑信号；

[0013] 在所述第二时间段和所述第四时间段内，所述栅极控制信号为低电平。

[0014] 第二方面，本申请实施例还提供一种显示装置，显示装置包括上述显示驱动模组。

[0015] 第三方面，本申请实施例还提供一种显示方法，应用于上述显示装置，所述显示像素的显示周期包括依次顺延的第一时间段、第二时间段、第三时间段以及第四时间段，所述第一时间段包括第一子时间段和第二子时间段，所述第三时间段包括第三子时间段和第四子时间段，所述显示方法包括：

[0016] 在所述第一时间段内，所述显示像素接收发光信号并充电，其中，在所述第一子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出发光信号，以使所述显示像素接收所述发光信号并充电；所述第二子时间段内，所述控制元件断开，所述栅极控制信号为高电平，所述扫描线的寄生电容向所述显示像素充电；

[0017] 在所述第二时间段内，所述栅极控制信号为低电平；

[0018] 在所述第三时间段内，所述显示像素接收插黑信号并充电，其中，在所述第三子时间段内，所述控制元件断开，所述栅极控制信号为高电平，所述扫描线的寄生电容向所述显示像素充电；在所述第四子时间段内，所述控制元件连通，所述栅极控制信号为高电平，所述数据驱动器输出插黑信号，以使所述显示像素接收所述插黑信号并充电；

[0019] 在所述第四时间段内，所述栅极控制信号为低电平。

[0020] 本申请实施例中，显示像素在第一子时间段内接收发光信号，在第四子时间段内接收插黑信号，可以在帧与帧间引入黑色画面，解决残影拖尾等问题。在第一子时间段和第四子时间段内，显示像素正常充电。在第二子时间段和第三子时间段内，栅极控制信号为高电平，控制元件断开使得显示像素无法接收数据信号也无法形成闭合的充电回路，但由于扫描线与数据线存在交叠，以使扫描线存在较大的寄生电容，该寄生电容可以继续给显示像素充电。相关技术，显示像素接收数据信号时，栅极控制信号为高电平；显示像素不接收数据信号时，栅极控制信号为低电平。本申请实施例中，第一子时间段和第二子时间段内，显示像素正常充电；显示像素在不接收信号的第二子时间段和第三子时间段内，栅极控制信号也为高电平，可以通过扫描线的寄生电容继续为显示像素充电。相比于相关技术中的方案，本申请实施例中的显示驱动模组可以延长显示像素的充电时长，在解决残影拖尾问题的同时保证画面品质。

附图说明

[0021] 下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。

[0022] 图1为相关技术中显示装置的结构示意图。

[0023] 图2为相关技术中插黑驱动方法中栅极控制信号和数据信号的示意图。

[0024] 图3为本申请实施例提供的一种显示装置的结构示意图。

[0025] 图4为本申请实施例提供的显示驱动模组的结构示意图。

[0026] 图5为本申请实施例中第一行第一列显示像素接收的栅极控制信号、数据信号以及第一开关控制信号的示意图。

[0027] 图6为本申请实施例中第N列显示像素接收到的栅极控制信号、数据信号、第一开关控制信号以及第二开关控制信号的示意图。

[0028] 图7为本申请实施例提供的一种显示方法的流程图。

具体实施方式

[0029] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0030] 相较于传统的LCD，AMOLED作为新一代的显示技术，具有更高的对比度、更快的反应速度和更广的视角，广泛应用在智能手机领域，并经过不断发展拓展至智能电视和可穿戴设备领域。由于平面显示器是采用保持模式(hold‑type)进行显示，即在下一笔数据未写入像素之前，此像素保持显示目前这笔数据。随着器件的响应时间缩短和面板刷新率提高，这样的保持模式在显示高速运动的画面时，人眼可以捕捉到上一帧画面，即人眼会感受到画面存在残影拖尾等现象。

[0031] 请参阅1，图1为相关技术中显示装置的结构示意图。显示装置中包括多个阵列式排布的显示像素，显示像素均受控于一条扫描线(gate line)与一条数据线(data line)，扫描线接收栅极控制信号以控制显示像素的开启和关闭，数据线通过向显示像素施加不同的数据信号，以使显示像素显示不同的灰阶，从而实现全彩画面的显示。显示像素通常包括薄膜晶体管和像素电极，薄膜晶体管的栅极与该显示像素所在行对应的扫描线电性连接，栅极控制信号为高电平则显示像素开启，栅极控制信号为低电平则显示像素关闭。薄膜晶体管的源极与该显示像素所在列对应的数据线电性连接，漏极电性连接于像素电极。需要说明的是每一显示像素通常包括红色子像素、绿色子像素以及蓝色子像素，即RGB三色子像素结构。为了增加穿透率，也可以加入白色子像素，即RGBW四色子像素结构。

[0032] 请参阅图2，图2为相关技术中插黑驱动方法中栅极控制信号和数据信号的示意图。为了改善显示装置的动态影像品质，常见的解决方法为，在两个正常显示画面中间插入一个全黑画面，在帧与帧间引入黑色画面覆盖前帧数据，以消除动态残影，从而提升画面品质。数据信号包括交替的发光信号和差黑信号，数据信号为发光信号时，栅极控制信号为高电平，以开启显示像素使得显示像素能够接收发光信号。随后栅极控制信号为低电平，显示像素关闭从而无法接收数据信号，继续保持正常画面。一段时间后，栅极控制信号为高电平，此时数据信号为插黑信号，显示像素开启以接收插黑信号从而显示黑色画面。数据信号为交替的发光信号与插黑信号，栅极控制信号与数据信号相配合，通过开启和关闭显示像素，从而实现插黑驱动。在该种插黑驱动方法中，栅极控制信号为高电平时可以形成闭合回路，以向显示像素充电，显示像素的充电时长仅为常规驱动方法的二分之一。随着刷新率和分辨率的提高，显示像素的充电时间会越来越短，显示像素充电时间不足则会引起色差、显示均一性差等问题。

[0033] 请参阅图3，图3为本申请实施例提供一种显示装置的结构示意图。显示装置100可以为手机、平板电脑、电视机、显示器、笔记本脑、数码相框、导航仪等任何具有显示功能的产品或部件，此处不作限制。请参阅图4，图4为本申请实施例提供的显示驱动模组的结构示意图，显示装置100包括显示驱动模组1，显示驱动模组1包括多个显示像素12、多列数据线14，数据驱动器18，多行扫描线13。

[0034] 其中，多个显示像素12呈阵列排布，每一显示像素12电性连接于所在列对应的数据线14。数据驱动器18与多列数据线14电连接，并通过数据线14向显示像素12输出数据信号D，数据信号D包括交错设置的发光信号和插黑信号。多行扫描线13用于接收栅极控制信号G(如G1、G2、G3……Gn‑1、Gn)，每一显示像素12电性连接于所在行对应的扫描线13。每一控制元件16用于连接数据驱动器18和对应的所述数据线14，控制元件16能够断开或连通，以断开或连通数据驱动器18和对应的数据线14之间的连接。

[0035] 请参阅图5，图5为本申请实施例中第一行第一列显示像素接收的栅极控制信号、数据信号以及第一开关控制信号的示意图。显示像素12的显示周期包括依次顺延的第一时间段T1、第二时间段T2、第三时间段T3以及第四时间段T4。第一时间段T1包括第一子时间段t1和第二子时间段t2，第三时间段T3包括第三子时间段t3和第四子时间段t4。

[0036] 其中，在第一子时间段t1内，数据驱动器18输出发光信号，控制元件16连通，栅极控制信号G为高电平，以使显示像素12接收所述发光信号。可以理解的是，第一子时间段t1内，显示像素12的薄膜晶体管的栅极打开，源极和漏极导通，形成闭合回路，使得显示像素12可以接收到数据信号D的同时，该闭合回路可以对显示像素12进行充电。第一子时间段t1为显示像素12正常的充电状态。

[0037] 在第二子时间段t2内，所述控制元件16断开，显示像素12无法接收数据信号D，但是，栅极控制信号G为高电平。需要说明的是，扫描线13横向布局，数据线14纵向布局，扫描线13和数据线14存在面积交叠，即AA区，扫描线13存在较大的寄生电容。在第二子时间段t2内，即使不存在闭合回路，无法对显示像素12进行正常状态的充电。但是，由于扫描线13寄生电容的存在，寄生电容可以对显示像素12进行充电。研究显示，扫描线13寄生电容远大于像素电路的存储电容，扫描线13寄生电容向显示像素12电容充电时，栅极控制信号G的电位变化可忽略不计。因此，扫描线13寄生电容可以给显示像素12充电，且不影响充电的准确性，充电有效。综上所述，在扫描线13的栅极控制信号G为高电平时，显示像素12即可实现充电。

[0038] 在第二时间段T2内，所述栅极控制信号G为低电平。需要说明的是，栅极控制信号G为低电平时，即显示像素12的电极的栅极被关闭，此时不存在寄生电容。同时回路不闭合，显示像素12在第二时间段T2内不充电。

[0039] 在第三时间段T3内，扫描线13的栅极控制信号G为高电平时，显示像素12可以实现充电。在第三子时间段t3内，栅极控制信号G为高电平，所述控制元件16断开，第三子时间段t3为扫描线13的寄生电容向显示像素12充电。在第四子时间段t4内，数据驱动器18输出插黑信号，栅极控制信号G为高电平，控制元件16连通，以使显示像素12接收所述插黑信号，形成闭合回路向显示像素12充电。第四子时间段t4为正常充电时间。

[0040] 在第四时间段T4内，所述栅极控制信号G为低电平，显示像素12不充电。

[0041] 相关技术中，显示像素12只有闭合回路时才进行充电，即第一子时间段t1和第四子时间段t4内充电，其余时间均不充电。本申请实施例中，显示像素12在接收信号的第一子时间段t1和第四子时间段t4内可以正常充电，在不接收数据信号D的第二子时间段t2和第三子时间段t3，也可以实现充电。相比于现有技术，本申请在第一子时间段t1、第二子时间段t2、第三子时间段t3、第四子时间段t4都可以充电，延长了充电时长，可以保证显示像素12正常工作。

[0042] 需要说明的是，显示像素12在第一子时间段t1内接收发光信号，第二子时间段t2、第二时间段T2、第三子时间段t3内不接收数据信号D，维持显示画面。第四子时间段t4内接收插黑信号，第四时间段T4内不接收数据信号D，第四子时间段t4、第四时间段T4内维持黑色画面。显示装置100交替显示正常画面和黑色画面，并具有显示周期。因此，各时间段的比例，会影响到正常显示画面的持续时长、黑色画面的持续时长以及充电时长等。

[0043] 第二时间段T2和第四时间段T4均不充电，二者的时长在显示周期中的占比会影响到实际的充电时长和充电效果。示例性的，第二时间段T2时长等于第一时间段T1时长的两倍，第四时间段T4时长等于第三时间段T3时长的两倍。即在一个显示周期内，不充电时长为充电时长的两倍，充电时长占显示周期的三分之一。可以理解的是，充电时长与显示周期的比值也可以为其他数值，此处不作限制。另外，扫描线13所接收的栅极控制信号G需要与显示周期相配合，第二时间段T2与第一时间段T1的比值、第四时间段T4与第三时间段T3的比值可以决定栅极控制信号G的周期。

[0044] 第一子时间段t1内，电路闭合使得显示像素12正常充电；第二子时间段t2内，电路不闭合，扫描线13的寄生电容对显示像素12进行充电。这两个时间段的充电方式不同，充电效率也有所不同。因此，二者的比例也决定着最后的充电效果。示例性的，第一子时间段t1时长等于第二子时间段t2时长，第三子时间段t3时长等于第四子时间段t4时长。正常充电时长等于寄生电容充电时长，有利于简化信号。另外，控制元件16的状态(断开或连通)也需要与显示周期、栅极控制信号G相配合，第一子时间段t1与第二子时间段t2的比值、第三子时间段t3与第四子时间段t4的比值可以决定控制元件16断开或连通的规律。

[0045] 数据驱动器18可以输出交替的发光信号和差黑信号，其数据信号D具有周期性。在一个数据信号D的周期中，数据驱动器18输出发光信号的时长与第一子时间段t1的时长的关系、插黑信号持续的时长与第四子时间段t4的关系，会影响到显示周期中显示正常画面的显示时长和黑色画面的显示时长。为了简化信号，统一频率，示例性的，数据信号D一个周期的时长可以等于第一时间段T1时长，在数据信号D的一个周期内，数据驱动器18输出发光信号的时长可以等于输出插黑信号的时长。

[0046] 需要说明的是，一个显示周期的内，各时间段具有不同的任务。多个元器件之间相互配合，从而实现不同的功能。请参阅图6，图6为本申请实施例中第N列显示像素接收到的栅极控制信号、数据信号、第一开关控制信号以及第二开关控制信号的示意图。在显示驱动模组1中，通常是逐行对显示像素12进行扫描，即第S+1行扫描线13接收到栅极控制信号G的时刻迟于第S行扫描线13接收到栅极控制信号G的时刻，二者具有第一时间差，S为大于或等于1的奇数。为了准确控制每一显示像素12，需要将奇数行显示像素12和偶数行显示像素12分开连接，其中，第N列显示像素12中的奇数行显示像素12电性连接于第M列数据线14，第N列显示像素12中的偶数行显示像素12电性连接于第M+1列数据线14，N为大于或等于1的整数，M为大于或等于1的奇数。

[0047] 示例性的，每一控制元件16包括一个第一控制元件161和一个第二控制元件162，每一奇数列数据线14与一第一控制元件161电连接，每一偶数列数据线14与一第二控制元件162电连接。也可理解为，一根数据线14一分为二，并分别由第一控制元件161和第二控制元件162控制。需要说明的是，每一列数据线14均与控制元件16连接，则每一像素的充电时长均可延长。如果显示驱动模组1中，一些数据线14上设置有控制元件16，另一些数据线14上未设置控制元件16，与未设置控制元件16电连接的显示像素12的充电时长将会少于与设置有控制元件16电连接的显示像素12的充电时长。虽然该种设置同样能延长显示像素12阵列的整体充电时长，但不利于对各显示像素12的统一控制。

[0048] 其中，控制元件16可以包括开关管，开关管的源极与数据驱动器18电性连接，开关管的漏极与数据线14电性连接。多个第一控制元件161的栅极均接收第一开关控制信号SW1，多个第二控制元件162的栅极均接收第二开关控制信号SW2，高电平则连通数据驱动器18与数据线14，低电平则断开数据驱动器18和数据线14。控制元件16也可以是其它元器件，此处不做限制。

[0049] 第一开关控制信号SW1实现对奇数行显示像素12的控制，第二开关控制信号SW2实现对偶数行显示像素12的控制。偶数行扫描线13接收到栅极控制信号G的时刻与奇数行扫描线13接收到栅极控制信号G的时刻具有第一时间差，相应的，第二开关控制信号SW2产生的时刻应该迟于第一开关控制信号SW1产生的时刻，二者具有第二时间差。示例性的，第一时间差可以等于第二时间差。

[0050] 第一开关控制信号SW1中，高电平持续时间可以等于第一时间段T1时长，低电平持续时间可以等于第一时间段T1时长，这样可以使得第一控制元件161在连通和断开状态中的切换周期等于第一时间段T1时长。相应的，第二开关控制信号SW2中，高电平持续时长等于第一时间段T1时长，低电平持续时长等于第一时间段T1时长。

[0051] 可以理解的是，第一控制元件161的栅极可以与第一复用端15连接，第一复用端15向各第一控制元件161的栅极输出第一开关控制元件16。所有的第二控制元件162的栅极可以与第二复用端17连接，第二复用端17向各第二控制元件162的栅极输出第二开关控制信号SW2。

[0052] 以第一行第一列的显示像素12、第二行第一列的显示像素12为例，对其一个显示周期内各开关的情况进行说明。一个显示周期内，第一时间段T1时长等于第三时间段T3时长，第二时间段T2时长等于第一时间段T1时长的两倍，第四时间段T4时长等于第三时间段T3时长的两倍，第一子时间段t1时长等于第二子时间段t2时长，第三子时间段t3时长等于第四子时间段t4时长。栅极控制信号G的周期等于第一时间段T1时长与第二时间段T2时长之和，栅极控制信号G首先为高电平，高电平持续时长为第一时间段T1时长，低电平持续时长为第二时间段T2时长。偶数行的栅极控制信号G迟于奇数行的栅极控制信号G，第一时间差等于一个第一时间段T1时长。开关控制信号的周期等于第一时间段T1时长的两倍，开关控制信号首先为高电平，高电平持续时长为一个第一时间段T1时长，低电平持续时长等于一个第一时间段T1时长。第二开关控制信号SW2迟于第一开关控制信号SW1，第二时间差等于一个第一时间段T1时长。数据信号D的周期等于一个第一时间段T1时长，数据信号D首先为发光信号，发光信号持续时长等于第一子时间段t1时长，插黑信号持续时长等于第二子时间段t2时长。

[0053] 第一行第一列的显示像素12，在第一子时间段t1内，栅极控制信号G为高电平，第一开关控制信号SW1为高电平，数据驱动器18输出发光信号，形成闭合回路，显示像素12可以接收发光信号显示正常画面并进行正常充电；第二子时间段t2内，栅极控制信号G为高电平，第一开关控制信号SW1为低电平，数据驱动器18输出插黑信号，未形成闭合回路，显示像素12维持正常画面且由扫描线13的寄生电容继续充电；第三时间段T3内，栅极驱动信号为低电平，未形成闭合电路且无寄生电容，无法接收数据信号D及充电；第三子时间段t3内，寄生电容对显示像素12充电；第四子时间段t4内，显示像素12接收插黑信号并正常充电。

[0054] 第二行第一列的显示像素12的显示周期中，各时间段内开关的状态与第一行第一列显示像素12相同，此处不作赘述。

[0055] 本申请实施例还提供一种显示方法，请参阅图7，图7为本申请实施例提供的一种显示方法的流程图。应用于显示装置100，显示像素的显示周期包括依次顺延的第一时间段、第二时间段、第三时间段以及第四时间段，所述第一时间段包括第一子时间段和第二子时间段，所述第三时间段包括第三子时间段和第四子时间段，所述显示方法包括：

[0056] 101、在第一时间段内，显示像素接收发光信号并充电，其中，在一子时间段内，控制元件连通，栅极控制信号为高电平，数据驱动器输出发光信号，以使显示像素接收发光信号并充电；第二子时间段内，控制元件断开，栅极控制信号为高电平，扫描线的寄生电容向所述显示像素充电。

[0057] 102、在第二时间段内，栅极控制信号为低电平。

[0058] 103、在第三时间段内，显示像素接收插黑信号并充电，其中，在第三子时间段内，控制元件断开，栅极控制信号为高电平，扫描线的寄生电容向所述显示像素充电；在第四子时间段内，控制元件连通，栅极控制信号为高电平，数据驱动器输出插黑信号，以使显示像素接收插黑信号并充电；

[0059] 104、在第四时间段内，栅极控制信号为低电平。

[0060] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

[0061] 以上对本申请实施例所提供显示驱动模组、显示装置及显示方法，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。