线性电源电路及源极跟随器电路

摘要

一种线性电源电路，包括：输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管。所述驱动器包括：差分放大器、转换器、以及设置在所述所述差分放大器的输出与地电位之间的第一电容器。所述线性电源电路还包括：源极跟随器电路，其包括第一晶体管，并且进一步包括：第二晶体管，其与所述输出晶体管串联连接，并且与所述第一晶体管一起构成电流镜电路；以及第二电容器，其连接到所述第一晶体管的控制端子。

权利要求

1.一种线性电源电路，包括：

输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管，其中，

所述驱动器包括：

差分放大器，其被配置为输出与所述基于所述输出电压的电压和所述基准电压之间的差相应的电压；

第一电容器，其一端被施加所述差分放大器的输出，另一端被施加地电位；

转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大，所述差分放大器及所述转换器的电源电压是取决于所述输出电压的电压，并且所述线性电源电路还包括：源极跟随器电路或发射极跟随器电路，其包括第一端子连接到所述输入端并且第二端子连接到所述输出端的第一晶体管；

第二晶体管，其与所述输出晶体管串联连接，并且与所述第一晶体管一起构成电流镜电路；以及第二电容器，其连接到所述电流放大器或所述第一晶体管的控制端子。

2.一种线性电源电路，包括：

输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管，其中，

所述驱动器包括：

差分放大器，其被配置为输出与所述基于所述输出电压的电压和所述基准电压之间的差相应的电压；

第一电容器，其一端被施加所述差分放大器的输出，另一端被施加基于所述输出电压的电压；

转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大，所述差分放大器的电源电压是第一恒定电压并且所述电流放大器的电源电压是第二恒定电压，或者所述差分放大器的电源电压以及所述电流放大器的电源电压是所述输入电压；

所述线性电源电路还包括：

源极跟随器电路或发射极跟随器电路，其包括第一端子连接到所述输入端并且第二端子连接到所述输出端的第一晶体管；

第二晶体管，其与所述输出晶体管串联连接，并且与所述第一晶体管一起构成电流镜电路；以及第二电容器，其连接到所述电流放大器或所述第一晶体管的控制端子。

3.根据权利要求1或2所述的线性电源电路，其中，所述第二电容器连接到所述第一晶体管的控制端子。

4.根据权利要求3所述的线性电源电路，其中，所述线性电源电路包括所述源极跟随器电路，所述线性电源电路还包括设置在所述第一晶体管与第二晶体管之间的电荷泵电路，所述电荷泵电路包括所述第二电容器，所述电荷泵电路被配置为对所述第二电容器充电高于所述输入电压的电压，并将所述第二电容器的充电电压施加于所述第一晶体管的控制端子。

5.根据权利要求4所述的线性电源电路，其中，所述电荷泵电路被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流。

6.根据权利要求4所述的线性电源电路，其中，所述电荷泵电路被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流和从所述负载流向所述输出端的灌电流的标量和。

7.根据权利要求4所述的线性电源电路，其中，所述线性电源电路被配置为在所述电荷泵电路动作的第一模式与所述电荷泵电路不动作且所述第一晶体管的控制端子和所述第二晶体管的控制端子处于等电位的第二模式之间可切换。

8.一种线性电源电路，包括：

输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管，其中，

所述驱动器包括：

差分放大器，其被配置为输出与所述基于所述输出电压的电压和所述基准电压之间的差相应的电压；

第一电容器，其一端被施加所述差分放大器的输出，并且另一端被施加地电位；

转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大，所述差分放大器及所述转换器的电源电压是取决于所述输出电压的电压，所述输出晶体管是PMOSFET，并且所述线性电源电路还包括：

第二电容器，其设置在所述输出晶体管的栅极与漏极之间。

9.一种线性电源电路，包括：

输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管，其中，

所述驱动器包括：

差分放大器，其被配置为输出与所述基于所述输出电压的电压和所述基准电压之间的差相应的电压；

第一电容器，其一端被施加所述差分放大器的输出，并且另一端被施加基于所述输出电压的电压；

转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大，所述差分放大器的电源电压是第一恒定电压并且所述电流放大器的电源电压是第二恒定电压，或者所述差分放大器的电源电压以及所述电流放大器的电源电压是所述输入电压；

所述输出晶体管是PMOSFET，并且所述线性电源电路还包括：

第二电容器，其设置在所述输出晶体管的栅极与漏极之间。

10.根据权利要求8或9所述的线性电源电路，还包括：整流器，其设置在所述输出晶体管的栅极与漏极之间，其中，

所述整流器被配置为：

阻止趋于从所述输出晶体管的栅极流向漏极的电流，并且使趋于从所述输出晶体管的漏极流向栅极的电流通过。

11.根据权利要求10所述的线性电源电路，其中，所述整流器是缓冲放大器。

12.根据权利要求1、2、8、9中任一项所述的线性电源电路，其中，没有电容器连接到所述输出端。

13.根据权利要求1、2、8、9中任一项所述的线性电源电路，其中，电容小于100nF的电容器连接到所述输出端。

14.一种半导体集成电路器件，包括：多个外部引脚；以及

作为内部电源的根据权利要求1至13中任一项所述的线性电源电路，其中，

所述输入端连接到所述多个外部引脚的一个或多个，并且所述输出端不连接到所述多个外部引脚中的任何一个。

15.一种源极跟随器电路，包括：输入端，其被施加输入电压；

输出端；

电荷泵电路，其配置为输入所述输入电压或低于所述输入电压的电压；以及NMOS晶体管，其漏极连接到所述输入端，源极连接到所述输出端，并且栅极被施加所述电荷泵电路的输出电压，其中，所述电荷泵电路被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流。

16.一种源极跟随器电路，包括：输入端，其被施加输入电压；

输出端；

电荷泵电路，其配置为输入所述输入电压或低于所述输入电压的电压；以及NMOS晶体管，其漏极连接到所述输入端，源极连接到所述输出端，并且栅极被施加所述电荷泵电路的输出电压，其中，所述电荷泵电路被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流和从所述负载流向所述输出端的灌电流的标量和。

17.一种电源电路，包括：

根据权利要求15或16所述的源极跟随器电路。

18.一种车辆，包括：

根据权利要求1至13中任一项所述的线性电源电路，或根据权利要求14所述的半导体集成电路器件，或根据权利要求17所述的电源电路。

说明书

线性电源电路及源极跟随器电路

技术领域

[0001] 本说明书中公开的发明涉及一种线性电源电路及源极跟随器电路。

背景技术

[0002] 诸如LDO(低压差)型的线性电源电路被用作各种装置的电源。

[0003] 与上文所述相关的已知技术的一例可见于例如下面确定的专利文献1。

[0004] 源极跟随器电路例如被用作阻抗转换电路。

[0005] 与上文所述相关的已知技术的一例可见于例如下面确定的专利文献2。

[0006] 现有技术文献

[0007] 专利文献

[0008] 专利文献1：日本特开第2003‑84843号公报

[0009] 专利文献2：日本特开第2008‑258849号公报

发明内容

[0010] 发明所解决的技术问题

[0011] 线性电源电路能够快速响应为佳，以便即使在负载突然变化的情况下也能保持输出电压的变化较小。此外，线性电源电路即使在未设有输出电容器或输出电容器的电容较低的情况下也能够实现输出电压的稳定性为佳。

[0012] 包括NMOS晶体管的源极跟随器电路在所述输入电压下降时呈现出NMOS晶体管的源极电压的较大的下降量(即，输入电压与NMOS晶体管的源极电压之间的较大的差)。

[0013] 解决问题的技术方案

[0014] 根据本说明书中公开的第一方面，提供一种线性电源电路，包括：输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管。所述驱动器包括：差分放大器，其被配置为输出与所述基于所述输出电压的电压和所述基准电压之间的差相应的电压；第一电容器，其一端被施加所述差分放大器的输出，另一端被施加地电位；转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大。所述差分放大器及所述转换器的电源电压是取决于所述输出电压的电压。所述线性电源电路还包括：源极跟随器电路或发射极跟随器电路，其包括第一端子连接到所述输入端并且第二端子连接到所述输出端的第一晶体管；第二晶体管，其与所述输出晶体管串联连接，并且与所述第一晶体管一起构成电流镜电路；以及第二电容器，其连接到所述电流放大器或所述第一晶体管的控制端子(第一配置)。

[0015] 根据本说明书中公开的第二方面，提供一种线性电源电路，包括：输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管。所述驱动器包括：差分放大器，其被配置为输出与所述基于所述输出电压的电压与所述基准电压之间的差相应的电压；第一电容器，其一端被施加所述差分放大器的输出，另一端被施加基于所述输出电压的电压；转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大。所述差分放大器的电源电压是第一恒定电压并且所述电流放大器的电源电压是第二恒定电压，或者所述差分放大器的电源电压以及所述电流放大器的电源电压是所述输入电压。所述线性电源电路还包括：源极跟随器电路或发射极跟随器电路，其包括第一端子连接到所述输入端并且第二端子连接到所述输出端的第一晶体管；第二晶体管，其与所述输出晶体管串联连接，并且与所述第一晶体管一起构成电流镜电路；以及第二电容器，其连接到所述电流放大器或所述第一晶体管的控制端子(第二配置)。

[0016] 在上述第一配置或第二配置的线性电源电路中，所述第二电容器可以连接到所述第一晶体管的控制端子(第三配置)。

[0017] 在上述第三配置的线性电源电路中，所述线性电源电路可以包括所述源极跟随器电路。所述线性电源电路还可以包括设置在所述第一晶体管与第二晶体管之间的电荷泵电路。所述电荷泵电路可以包括所述第二电容器，并且可以被配置为对所述第二电容器充电高于所述输入电压的电压，并将所述第二电容器的充电电压施加于所述第一晶体管的控制端子(第四配置)。

[0018] 在上述第四配置的线性电源电路中，所述电荷泵电路可以被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流(soure current)(第五配置)。

[0019] 在上述第四配置的线性电源电路中，所述电荷泵电路可以被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流和从所述负载流向所述输出端的灌电流(sink current)的标量和(第六配置)。

[0020] 在上述第四配置至第六配置中任一配置的线性电源电路中，所述线性电源电路可以被配置为在所述电荷泵电路动作的第一模式与所述电荷泵电路不动作且所述第一晶体管的控制端子和所述第二晶体管的控制端子处于等电位的第二模式之间可切换(第七配置)。

[0021] 根据本说明书中公开的第三方面，提供一种线性电源电路包括：输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管。所述驱动器包括：差分放大器，其被配置为输出与所述基于所述输出电压的电压与所述基准电压之间的差相应的电压；第一电容器，其一端被施加所述差分放大器的输出，并且另一端被施加地电位；转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大。所述差分放大器及所述转换器的电源电压是取决于所述输出电压的电压。所述输出晶体管是PMOSFET。所述线性电源电路还包括：第二电容器，其设置在所述输出晶体管的栅极与漏极之间(第八配置)。

[0022] 根据本说明书中公开的第四方面，提供一种线性电源电路，包括：输出晶体管，其设置在被施加输入电压的输入端与被施加输出电压的输出端之间；以及驱动器，其被配置为根据基于所述输出电压的电压与基准电压之间的差来驱动所述输出晶体管。所述驱动器包括：差分放大器，其被配置为输出与所述基于所述输出电压的电压与所述基准电压之间的差相应的电压；第一电容器，其一端被施加所述差分放大器的输出，并且另一端被施加基于所述输出电压的电压；转换器，其被配置为将基于所述差分放大器的输出的电压转换为电流并输出所述电流；以及电流放大器，其被配置为对所述转换器的输出进行电流放大。所述差分放大器的电源电压是第一恒定电压并且所述电流放大器的电源电压是第二恒定电压，或者所述差分放大器的电源电压以及所述电流放大器的电源电压是所述输入电压。所述输出晶体管是PMOSFET。所述线性电源电路还包括：第二电容器，其设置在所述输出晶体管的栅极与漏极之间(第九配置)。

[0023] 上述第八配置或第九配置的线性电源电路还可以包括：整流器，其设置在所述输出晶体管的栅极与漏极之间。所述整流器可以被配置为：阻止趋于从所述输出晶体管的栅极流向漏极的电流，并且使趋于从所述输出晶体管的漏极流向栅极的电流通过(第十配置)。

[0024] 在上述第十配置的线性电源电路中，所述整流器可以是缓冲放大器(第十一配置)。

[0025] 在上述第一配置至第十一配置中任一配置的线性电源电路中，可以没有电容器连接到所述输出端(第十二配置)。

[0026] 在上述第一配置至第十一配置中任一配置的线性电源电路中，电容小于100nF的电容器可以连接到所述输出端(第十三配置)。

[0027] 根据本说明书中公开的另一方面，提供一种半导体集成电路器件，包括：多个外部引脚；以及作为内部电源的上述第一配置至第十三配置中任一配置的线性电源电路。所述输入端连接到所述多个外部引脚的一个或多个，并且所述输出端不连接到所述多个外部引脚中的任何一个(第十四配置)。

[0028] 根据本说明书中公开的另一方面，提供一种源极跟随器电路，包括：输入端，其被施加输入电压；输出端；电荷泵电路，其配置为被输入所述输入电压或低于所述输入电压的电压；以及NMOSFET，其漏极连接到所述输入端，源极连接到所述输出端，并且栅极被输入所述电荷泵电路的输出电压(第十五配置)。

[0029] 在上述第十五配置的源极跟随器电路中，所述电荷泵电路可以被配置为：当施加于所述输出端的所述源极跟随器电路的输出电压低于预定值时动作，并且当施加于所述输出端的所述源极跟随器电路的输出电压高于所述预定值时不动作(第十六配置)。

[0030] 在上述第十六配置的源极跟随器电路中，所述电荷泵电路可以被配置为基于从时钟信号生成电路输出的时钟信号进行动作。所述时钟信号生成电路可以被配置为：当施加于所述输出端的所述源极跟随器电路的输出电压低于所述预定值时输出所述时钟信号，并且当施加于所述输出端的所述源极跟随器电路的输出电压高于所述预定值时不输出所述时钟信号(第十七配置)。

[0031] 在上述第十五配置的源极跟随器电路中，所述电荷泵电路可以被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流(第十八配置)。

[0032] 在上述第十五配置的源极跟随器电路中，所述电荷泵电路可以被配置为基于时钟信号进行动作，该时钟信号的时钟频率取决于从所述输出端流向负载的拉电流和从所述负载流向所述输出端的灌电流的标量和(第十九配置)。

[0033] 根据本说明书中公开的另一方面，提供一种电源电路，包括：上述第十五配置至第十九配置中任一配置的源极跟随器电路(第二十配置)。

[0034] 根据本说明书中公开的另一方面，提供一种车辆，包括：上述第一配置至第九配置中任一配置的线性电源电路，或上述第十配置的半导体集成电路器件，或上述第十二配置的电源电路(第二十一配置)。

[0035] 发明的效果

[0036] 根据本说明书中公开的发明的一方面，可以提供一种线性电源电路，其能够快速响应并且即使在没有输出电容器或输出电容器的电容较低的情况下也能够实现输出电压的稳定性。

[0037] 根据本说明书中公开的发明的另一方面，可以提供一种源极跟随器电路，其能够在输入电压下降时减少NMOS晶体管的源极电压的下降量(输入电压与NMOS晶体管的源极电压之间的差)。

附图说明

[0038] 图1是示出本发明人开发的线性电源电路的配置的图。

[0039] 图2是示出图1所示的线性电源电路的输出特性的时序图。

[0040] 图3是示出图1所示的线性电源电路、输出电容器及负载的传递函数的增益特性的图。

[0041] 图4是示出图1所示的线性电源电路、输出电容器及负载的传递函数的增益特性的图。

[0042] 图5是示出根据第一实施方式的线性电源电路的配置的图。

[0043] 图6是示出电流放大器的一配置例的图。

[0044] 图7A是示出根据第一实施方式的变形例的图。

[0045] 图7B是示出根据第一实施方式的另一变形例的图。

[0046] 图7C是示出根据第一实施方式的又一变形例的图。

[0047] 图8A是示出根据第二实施方式的线性电源电路的配置的图。

[0048] 图8B是示出电流放大器的另一配置例的图。

[0049] 图9A是示出图1所示的线性电源电路的输入输出特性的图。

[0050] 图9B是示出线性电源电路的理想的输入输出特性的图。

[0051] 图10是示出根据第三实施方式及第四实施方式的线性电源电路的配置的图。

[0052] 图11是示出根据第三实施方式中使用的时钟信号生成电路的一配置例的图。

[0053] 图12是示出第四实施方式中使用的时钟信号生成电路的一配置例的图。

[0054] 图13是示出根据第五实施方式的线性电源电路的配置的图。

[0055] 图14是示出根据第六实施方式的线性电源电路的配置的图。

[0056] 图15A是示出根据第七实施方式的线性电源电路的配置的图。

[0057] 图15B是示出根据第七实施方式的线性电源电路的具体例的图。

[0058] 图16是示出根据第八实施方式的线性电源电路的配置的图。

[0059] 图17是示出根据第九实施方式的线性电源电路的配置的图。

[0060] 图18是半导体集成电路器件的外观图。

[0061] 图19是车辆的外观图。

具体实施方式

[0062] <1.快速响应的线性电源电路>

[0063] 图1是示出作为能够快速响应的线性电源电路由本发明人开发的线性电源电路的配置的图。图1所示的线性电源电路包括输入端T1、输出端T2、输出晶体管1、驱动器2、基准电压生成器3、以及电阻器4和5。

[0064] 输出电容器6和负载7外部连接到图1所示的线性电源电路。具体地，输出电容器6和负载7彼此并联地外部连接到输出端T2。图1所示的线性电源电路对输入电压VIN进行降压以生成输出电压VOUT，并将输出电压VOUT供给至负载7。

[0065] 输出晶体管1设置在被施加输入电压VIN的输入端Tl和被施加输出电压VOUT的输出端T2之间。

[0066] 驱动器2驱动输出晶体管1。具体地，驱动器2将栅极信号Gl供给至输出晶体管1的栅极，由此驱动输出晶体管1。输出晶体管1的导通率(反过来说，导通电阻值)由栅极信号G1控制。在图1所示的配置中，用作输出晶体管1的是PMOSFET(P沟道MOSFET)。从而，栅极信号G1越低，输出晶体管1的导通率越高，因此输出电压VOUT越高。反过来说，栅极信号G1越高，输出晶体管1的导通率越低，因此输出电压VOUT越低。作为输出晶体管1，代替PMOSFET地，可以使用PNP双极晶体管。

[0067] 基准电压生成器3生成基准电压VREF。电阻器4和5生成反馈电压VFB，该反馈电压VFB是输出电压VOUT的分压。

[0068] 驱动器2的非反相输入端(+)被施加基准电压VREF，驱动器2的反相输入端(‑)被施加反馈电压VFB。驱动器2基于反馈电压VFB与基准电压VREF之间的差值ΔV(＝VREF‑VFB)来驱动输出晶体管1。差ΔV增大时，驱动器2增加栅极信号G1，差ΔV减小时，驱动器2减少栅极信号G1。

[0069] 驱动器2包括差分放大器21、电容器22、PMOSFET23、电流放大器24、以及PMOSFET25。

[0070] 差分放大器21输出与反馈电压VFB与基准电压VREF之间的差相应的电压。差分放大器21的电源电压是输出电压VOUT。即，差分放大器21由输出电压VOUT与地电位之间的电压驱动。作为差分放大器21的电源电压，代替输出电压VOUT，可以使用取决于输出电压VOUT的低于输出电压VOUT的电压。

[0071] 差分放大器21的耐受电压低于电流放大器24的耐受电压。差分放大器21的增益低于电流放大器24的增益。这有助于保持差分放大器21小型紧凑。

[0072] 电容器22的一端被施加差分放大器21的输出，电容器22的另一端被施加地电位。

[0073] PMOSFET 23的源极被施加输出电压VOUT，PMOSFET 23的栅极被施加基于差分放大器21的输出的电压(即，差分放大器21与电容器22之间的连接节点处的电压)。PMOSFET 23将基于差分放大器21的输出的电压转换为电流并从其漏极输出电流。差分放大器21与电容器22之间的连接节点在高频带用作负接地，这有助于实现驱动器2中的快速响应。

[0074] 电流放大器24对从PMOSFET 23的漏极输出的电流Ia进行电流放大。电流放大器24的电源电压是恒定电压VREG。即，电流放大器24由恒定电压VREG与地电位之间的电压驱动。

[0075] PMOSFET 25与输出晶体管1一起构成电流镜电路。PMOSFET 25将从电流放大器24输出的电流Ib转换为电压并将该电压供给至输出晶体管1的栅极。

[0076] 图2是示出图1所示的线性电源电路输出特性的时序图。图2是当假设输出电压VOUT的设定值等于VS且输出电容器6具有预定值，负载7从第一状态切换到第二状态后又返回到第一状态时得到的时序图。第一状态是输出电流IOUT的理论值等于I1的轻载状态，第二状态是输出电流IOUT的理论值等于I2(>I1)的重载状态。

[0077] 图1所示的线性电源电路能够快速响应，这有助于减少过冲OS。

[0078] 图3是示出图1所示的线性电源电路、输出电容器6及负载7的传递函数的增益特性的图。第一极点频率FPl表示由于输出电容器6和负载7而出现的极点第一极点的频率。第二极点频率FP2表示由于形成在输出晶体管1的源极与栅极之间的寄生电容CPD而出现的第二极点的频率。

[0079] 对于图3所示的传递函数，零交叉频率FZC较低，在增益为负的区域出现第二极点频率FP2。这使得相位补偿变得容易。

[0080] 相比之下，若去除输出电容器6，为增益的调整作出贡献的第一极点频率FPl消失；因此零交叉频率FZC移至高区。结果，图1所示的线性电源电路、输出电容器6及负载7的传递函数的增益特性如图4所示。在图4中，图3所示的增益特性用粗虚线表示，以作比较。

[0081] 对于图4所示的增益特性，由于零交叉频率FZC移至高区，在增益为正的区域中出现多个极点。这使得相位补偿变得困难。

[0082] <2.第一实施方式>

[0083] 图5是示出本发明人为了解决图1所示的线性电源电路的问题而开发的第一实施方式的线性电源电路的图。在图5中，对与图1中相对应的部分用相同的附图标记标识，并且不再重复详细描述。

[0084] 图5所示的线性电源电路与图1所示的线性电源电路的不同之处在于，包括NMOSFET 101、102以及电容器103。代替NMOSFET 101、102，可以使用NPN双极晶体管。虽然对NMOSFET101的耐受电压不作特殊限制，但NMOSFET 101可以给定10V以上的耐受电压，以便可以应对例如超过5V的输入电压VIN。

[0085] 在图5所示的线性电源电路中，如同图1所示的线性电源电路，差分放大器21与电容器22之间的连接节点在高频带用作负接地。这有助于实现驱动器2中的快速响应。

[0086] 差分放大器21和PMOSFET 23的耐受电压低于电流放大器24的耐受电压。差分放大器21的增益低于电流放大器24的增益。这有助于保持差分放大器21和PMOSFET 23小型紧凑。

[0087] PMOSFET 23的耐受电压低于电流放大器24的耐受电压。这有助于保持PMOSFET 23小型紧凑。

[0088] 图6是示出电流放大器24的一配置例的图。图6所示的配置例的电流放大器24包括灌电流型电流镜电路CM_1、CM_2、...CM_n以及拉电流型电流镜电路CM_3、...CM_n‑1(其中CM_n‑1未示于图6中)。在一端处的灌电流型电流镜电路CM_1和产生恒定电流I1的电流源CS1与另一端处的灌电流型电流镜电路CM_n之间，从电流放大器24的输入向输出，灌电流型电流镜电路和拉电流型电流镜电路交替排列。为了使在每个电流镜电路中出现的极点尽可能远离低频带，优选每个电流镜电路被给定的镜像比(输出侧晶体管的尺寸与输入侧晶体管的尺寸的比例)为5以下，更优选地，为3以下。然而，应注意的是，每个电流镜电路的镜像比越小，电流放大器24的电路面积越大。因此，每个电流镜电路的镜像比可以考虑改善的频率特性与小型紧凑性两者之间的权衡而定。

[0089] 返回至图5，对NMOSFET 101、102及电容器103进行描述。NMOSFET 101的漏极连接到输入端T1。NMOSFET 101的源极连接到输出端T2。因此，NMOSFET 101形成源极跟随器电路。NMOSFET 102的漏极、NMOSFET 101、102的各自的栅极、以及电容器103的一端连接到输出晶体管1的漏极。NMOSFET 102的源极连接到输出端T2。电容器103的另一端被施加地电位。

[0090] 在图5所示的线性电源电路中，由于形成源极跟随器电路的NMOSFET 101处于末级，因而输出阻抗较低。电容器103连接到NMOSFET 101的栅极，并且通过由NMOSFET 101和102构成的电流镜电路驱动NMOSFET101。因此，可以在保持驱动器2中的快速响应性能的同时，产生与图3中的第一极点频率FP1的频率相当的频率的第一极点。

[0091] 图5所示的线性电源电路能够快速响应，尽管没有外部连接的输出电容器6(见图1)，也能够实现输出电压VOUT的稳定性。

[0092] 此外，在图5所示的线性电源电路中，与负载7的阻抗相比，可以使NMOSFET 102的跨导的倒数(1/gm)足够高，这使得可以给予电容器103小到其可以内置于半导体集成电路器件中的电容(例如，小于20pF)。

[0093] 此外，在图5所示的线性电源电路中，NMOSFET 101的跨导的倒数(1/gm)和NMOSFET 102的跨导的倒数(1/gm)与负载7的阻抗成比例，如同图1所示的线性电源电路，这有助于维持零交叉频率根据负载7的阻抗上升的特性。通常，考虑瞬态负载(电功率消耗呈矩形波的负载)，当线性电源电路的输出增加时，输出电压呈现相应大的下降量。然而，在高零交叉频率下，实现对瞬态负载的快速响应，这有助于减少瞬态负载的输出电压的下降量。对于图5所示的线性电源电路，如上所述，负载越重，零交叉频率越高。从而，对于图5所示的线性电源电路，与一般的线性电源电路相比，可以以较小的输出电压的下降量来应对负载的瞬时增加。在线性电源电路中，提高零交叉频率需要更高的电路电流。然而，当瞬态负载较轻时，即使零交叉频率较低，输出电压的下降量也较小。因此，不需要通过消耗额外的电路电流来保持高零交叉频率。对于图5所示的线性电源电路，如上所述，轻负载使零交叉频率低。因此，对于图5所示的线性电源电路，与一般的线性电源电路相比，可以抑制无负载时的消耗电流(暗电流)。

[0094] 电容器103可以连接到除NMOSFET 101、102的栅极外的任何地方；例如，如图7A至图7C所示，可以取而代之地连接到电流放大器24内的灌电流型电流镜电路。将电容器103连接到NMOSFET 101的栅极，产生最佳的快速响应性能。另一方面，电容器103连接得越靠近PMOSFET 23(见图5)，可以使电容器103的电容越小。

[0095] <3.第二实施方式>

[0096] 图8A是示出根据第二实施方式的线性电源电路的配置的图。在图8A中，对与图5中相对应的部分用相同的附图标记标识，并且不再重复详细描述。

[0097] 在该实施方式中，驱动器2包括差分放大器21’、电容器22’、NMOSFET 23’、电流放大器24、以及PMOSFET 25。

[0098] 差分放大器21’输出与反馈电压VFB与基准电压VREF之间的差相应的电压。差分放大器21’的电源电压是第一恒定电压VREG1。即，差分放大器21’由第一恒定电压VREG1与地电位之间的电压驱动。

[0099] 差分放大器21’及NMOSFET 23’的耐受电压低于电流放大器24的耐受电压。差分放大器21’的增益低于电流放大器24的增益。这有助于保持差分放大器21’及NMOSFET 23’小型紧凑。

[0100] 电容器22’的一端被施加差分放大器21’的输出，电容器22’的另一端被施加输出电压VOUT。代替输出电压VOUT，可以将取决于输出电压VOUT的电压施加于电容器22’的另一端。

[0101] NMOSFET 23’的源极被施加地电位，NMOSFET 23’的栅极被施加基于差分放大器21’的输出的电压(即，差分放大器21’与电容器22’之间的连接节点处的电压)。NMOSFET 
23’将基于差分放大器21’的输出的电压转换为电流并从其漏极输出该电流。差分放大器
21’与电容器22’之间的连接节点在高频带用作正(VOUT)接地，这有助于实现驱动器2中的快速响应。

[0102] 电流放大器24对从NMOSFET 23’的漏极输出的电流Ia进行电流放大。电流放大器24的电源电压是第二恒定电压VREG2。即，电流放大器24由从第二恒定电压VREG2与地电位之间的电压驱动。第一恒定电压VREG1和第二恒定电压VREG2可以具有相等的值，或者可以具有不同的值。在该配置例中，电流Ia从电流放大器24流向NMOSFET 23’，因此可以将电流放大器24提供为例如如图8B所示的电路配置。

[0103] 图8A所示的根据该实施方式的线性电源电路提供与图5所示的第一实施方式中的线性电源电路类似的有益效果。此外，根据图8A所示的该实施方式的线性电源电路确保差分放大器21’即使在输出电压VOUT的设定值较低的情况下也动作。在将低电压用作输入电压VIN的情况下，代替第一恒定电压VREG1，可以将输入电压VIN用作差分放大器21’的电源电压；代替第二恒定电压VREG2，可以将输入电压VIN用作电流放大器24的电源电压。

[0104] <4.第三实施方式>

[0105] 对于图5和8所示的线性电源电路，当如图9A所示输入电压VIN降至接近输出电压VOUT的值时，输出电压VOUT降至比输入电压VIN低NMOSFET 101的阈值电压Vth。然而，LDO电源电路中期望的理想的输入输出特性如图9B所示，当输入电压VIN降至接近输出电压VOUT的值时，输出电压VOUT几乎不会降至低于输入电压VIN。

[0106] 根据第三实施方式的线性电源电路是提供接近如图9B所示理想的特性的输入输出特性的电源电路。图10是示出根据第三实施方式的线性电源电路的配置的图。在图10中，与图5中相对应的部分用相同的附图标记标识，并且不再重复详细描述。

[0107] 图10所示的线性电源电路与图5所示的线性电源电路的不同之处在于，包括电荷泵电路104和时钟信号生成电路105。在图10所示的线性电源电路中，输入端T1、输出端T2、NMOSFET101以及电荷泵电路104构成源极跟随器电路。

[0108] 电荷泵电路104设置在NMOSFET 102与101之间。电荷泵电路104包括开关S1至S4以及电容器Cc。开关S1和S2由时钟信号CK接通和断开。开关S3和S4由反向时钟信号 接通和断开。由于电荷泵电路104基于时钟信号CK和反向时钟信号 动作，作为NMOSFET 101的源极电压和NMOSFET 102的栅源电压之和的电压被施加于NMOSFET 101的栅极。

[0109] 如上所述，在图10所示的线性电源电路中，电荷泵电路104驱动NMOSFET 101。从而，在图10所示的线性电源电路中，可以使NMOSFET 101的栅极电压高于输入电压VIN。因此，可以减小输入电压VIN下降时的输出电压VOUT的下降量(输入电压VIN与输出电压VOUT之间的差)。

[0110] 如上所述，电荷泵电路104驱动NMOSFET 101。从而，由输入端T1、输出端T2、NMOSFET 101以及电荷泵电路104构成的源极跟随器电路可以使NMOSFET 101的栅极电压高于输入电压VIN。因此，该源极跟随器电路可以减小输入电压VIN下降时的晶体管NMOSFET 101的源极电压的下降量(输入电压VIN与晶体管NMOSFET 101的源极电压之间的差)。对于图10所示的线性电源电路，由于其包括上述源极跟随器电路，因而可以减小输入电压VIN下降时的输出电压VOUT的下降量(输入电压VIN与输出电压VOUT之间的差)。

[0111] 电荷泵电路104可以线性近似于RC电路，因此由于电荷泵电路104所出现的极点的频率会随时钟信号CK的频率而变化。从而，通过适当地设置时钟信号CK的频率，可以在图10所示的线性电源电路中实现类似于图5所示的线性电源电路的快速响应特性。

[0112] 从图5所示的线性电源电路到图10所示的线性电源电路的变更同样适用于图8A所示的线性电源电路。

[0113] 下面对时钟信号生成电路105进行描述。图11是示出时钟信号生成电路105的一配置例的图。图11所示的配置例的时钟信号生成电路105包括电容器105A、基准电压源105B、比较器105C以及放电晶体管105D。

[0114] 电容器105A由取决于从电流放大器24输出的电流Ib的充电电流充电。电流Ib取决于输出电流IOUT，因此电容器105A的充电速度取决于输出电流IOUT。比较器105C将电容器105A的充电电压与从基准电压源105B输出的基准电压的比较结果作为时钟信号CK输出。当时钟信号CK变为高电平时，放电晶体管105D导通，电容器105A被放电。在图11所示的配置例的时钟信号生成电路105中，还生成作为时钟信号CK的反转信号的反向时钟信号[0115] 在图11所示的配置例的时钟信号生成电路105中，输出电流IOUT越高，时钟信号CK的时钟频率越高。因此，可以在无负载情况下(当负载7的阻抗可以被视为无限高时)抑制电荷泵电路104的功耗，而在响应负载时实现电荷泵电路104中的快速动作。

[0116] 代替图11所示的配置例的时钟信号生成电路105，也可以使用如下(1)至(4)所述的时钟信号生成电路：

[0117] (1)时钟信号生成电路，其将输出电压VOUT与基准电压进行比较，当输出电压VOUT低于基准电压时，生成时钟信号CK和向时钟信号

[0118] (2)时钟信号生成电路，其将从输入电压VIN减去输出电压VOUT所得的值与基准电压进行比较，当从输入电压VIN减去输出电压VOUT所得的值小于基准电压时，生成时钟信号CK和反向时钟信号

[0119] (3)时钟信号生成电路，其将输出电压VOUT与输入电压VIN之比与基准电压进行比较，当输出电压VOUT与输入电压VIN之比大于基准电压时，生成时钟信号CK和反向时钟信号[0120] (4)时钟信号生成电路，其在接收到指示生成时钟信号的信号(例如，在车辆启动时从车载微型计算机输出的信号)时，生成时钟信号CK和反向时钟信号

[0121] 当时钟信号生成电路不生成时钟信号CK和反向时钟信号 时，开关S1和S3可以例如通过高电平信号接通。这可以通过设置例如在时钟信号生成电路不生成时钟信号CK和反向时钟信号 时输出高电平信号的电压源、向开关S1供给高电平信号和时钟信号CK的OR(逻辑和)的OR(或)门、向开关S3供给高电平信号和反向时钟信号 的OR的OR(或)门、以及附加开关来实现。附加开关设置在NMOSFET 102的源极和开关S2的一端的连接节点与地电位之间。附加开关在待后述的第一模式下接通，并且在待后述的第二模式下断开。由此，可以在电荷泵电路动作的第一模式和电荷泵电路不动作且NMOSFET 101和NMOSFET 102的栅极处于等电位的第二模式之间切换。第二模式产生没有开关纹波的输出电压VOUT。

[0122] <5.第四实施方式>

[0123] 图11所示的配置例的时钟信号生成电路105，即第三实施方式中使用的时钟信号生成电路，以输出电流IOUT是经由输出端T2流向负载7的拉电流为前提。从而，若外部的漏电流或输出电流IOUT经由输出端T2流入，则图11所示的配置例的时钟信号生成电路105不动作，并且输出电压VOUT上升。

[0124] 根据第四实施方式的线性电源电路是无论输出电流IOUT是拉电流还是灌电流使时钟信号生成电路105和电荷泵电路104都能够动作并且防止输出电压VOUT上升的电源电路。图12示出在根据第四实施方式的线性电源电路中使用的时钟信号生成电路105的一配置例。根据第四实施方式的线性电源电路的整体配置与根据第三实施方式的线性电源电路的整体配置类似，并且如图10所示。

[0125] 与图11所示的配置例的时钟信号生成电路105相比，图12所示的配置例的时钟信号生成电路105还额外包括电流镜电路105E。电流镜电路105E从电流Ia’生成电流I2。电流Ia’是电流Ia的镜像电流(见图10)。即，根据第四实施方式的线性电源电路包括从电流Ia生成电流Ia’的电流镜电路(未示出)。

[0126] 在图12中，电流I1是取决于作为拉电流的输出电流IOUT的电流。在图12中，电流I2是取决于作为灌电流的输出电流IOUT的电流。电容器105A由取决于电流I1和I2的标量和的充电电流，即取决于作为拉电流的输出电流IOUT和作为灌电流的输出电流IOUT的标量和的充电电流充电。因此，图12所示的配置例的时钟信号生成电路105与输出电流IOUT是拉电流还是灌电流无关地动作。

[0127] 作为拉电流的输出电流IOUT和作为灌电流的输出电流IOUT不会同时出现，因此作为拉电流的输出电流IOUT和作为灌电流的输出电流IOUT的标量和的瞬时值是作为拉电流的输出电流IOUT或作为灌电流的输出电流IOUT。

[0128] <6.第五实施方式>

[0129] 如同根据第三、第四实施方式的线性电源电路，根据第五实施方式的线性电源电路是呈现出接近如图9B所示的理想的特性的输入输出特性的电源电路。图13是示出根据第五实施方式的线性电源电路的配置的图。在图13中，对与图1中相对应的部分用相同的附图标记标识，并且不再重复详细描述。

[0130] 图13所示的线性电源电路与图5所示的线性电源电路的不同之处在于，包括电容器106，而不是NMOSFET 101、102以及电容器103。

[0131] 电容器106设置在作为PMOSFET的输出晶体管1的栅极与漏极之间。即，电容器106的一端连接到输出晶体管1的栅极，电容器106的另一端连接到输出晶体管1的漏极。

[0132] 就图13所示的线性电源电路而言，不同于图5和图8A所示的线性电源电路，由于省略了NMOSFET 101、102，因而即使在输入电压VIN下降至接近输出电压VOUT的值时，输出电压VOUT也不会下降至比输入电压VIN低NMOSFET 101的阈值电压Vth。

[0133] 此外，当负载7急剧变化时，即，当图13所示的线性电源电路在高频动作时，电容器106短路。因此，当输出电压VOUT(输出晶体管1的漏极电压)相对于负载7急剧下降时，输出晶体管1的栅源电压变得高于输出晶体管1的阈值电压，并且，无论驱动器2的输出如何，输出晶体管1导通。因此，图13所示的线性电源电路能够快速响应。

[0134] 此外，图13所示的线性电源电路提供类似于图5和图8A所示的线性电源电路的频率特性。即，对于图13所示的线性电源电路，容易进行相位补偿。

[0135] 此外，不同于图10所示的线性电源电路，图13所示的线性电源电路不包括电荷泵电路，因此原则上不会产生来自电荷泵电路的开关噪声。

[0136] <7.第六实施方式>

[0137] 如同根据第三至第五实施方式的线性电源电路，根据第六实施方式的线性电源电路是提供接近如图9B所示的理想的特性的输入输出特性的电源电路。图14是示出根据第六实施方式的线性电源电路的配置的图。在图14中，对与图8A中相对应的部分用相同的附图标记标识，并且不再重复详细描述。

[0138] 图14所示的线性电源电路与图8A所示的线性电源电路的不同之处在于，包括电容器106，而不是NMOSFET 101、102以及电容器103。

[0139] 电容器106设置在作为PMOSFET的输出晶体管1的栅极与漏极之间。即，电容器106的一端连接到输出晶体管1的栅极，电容器106的另一端连接到输出晶体管1的漏极。

[0140] 图14所示的根据本实施方式的线性电源电路提供类似于图13所示的根据第五实施方式的线性电源电路的优点。此外，图14所示的线性电源电路确保即使在输出电压VOUT的设定值较低的情况下差分放大器21’也动作。在将低电压用作输入电压VIN的情况下，代替第一恒定电压VREG1，可以将输入电压VIN用作差分放大器21’的电源电压，并且，代替第二恒定电压VREG2，可以将输入电压VIN用作电流放大器24的电源电压。

[0141] <8.第七实施方式>

[0142] 图15A是示出根据第七实施方式的线性电源电路的配置的图。在图15A中，对与图13中相对应的部分用相同的附图标记标识，并且不再重复详细描述。

[0143] 图15A所示的线性电源电路与图13所示的线性电源电路的不同之处在于，包括缓冲放大器107。

[0144] 缓冲放大器107的输入端连接到电容器106，缓冲放大器107的输出端连接到输出晶体管1的栅极。

[0145] 缓冲放大器107使趋于从输出晶体管1的漏极流向栅极的电流通过。因此，图15A所示的根据该实施方式的线性电源电路提供类似于图13所示的根据第五实施方式的线性电源电路的有益效果。

[0146] 缓冲放大器107阻止趋于从输出晶体管1的栅极流向漏极的电流。因此，对于根据图15A所示的该实施方式的线性电源电路，当输入电压VIN发生变动时，可以防止输入电压VIN的变动经由PMOSFET 25和电容器106影响输出电压VOUT。

[0147] 图15B是示出根据第七实施方式的线性电源电路的具体例的图。在图15B所示的线性电源电路中，NMOSFET 107A和恒定电流源107B构成缓冲放大器107。NMOSFET 107A的栅极被施加预定的偏置电压Vbias。即，NMOSFET 107A栅极接地。

[0148] 即使在随输入电压VIN发生变动而NMOSFET 107A的漏极电压发生变动时，NMOSFET 107A的漏极电流也不会发生变动。另一方面，当随输出电压VOUT发生变动而NMOSFET 107A的源极电压发生变动时，NMOSFET 107A的栅源电压发生变动，因此NMOSFET 107A的漏极电流发生变动。

[0149] 缓冲放大器107是整流器的一示例，该整流器设置在输出晶体管1的栅极与漏极之间，用来阻止趋于从输出晶体管1的栅极流向漏极的电流，而使趋于从输出晶体管1的漏极流向栅极的电流通过。从而，可以使用除缓冲放大器107外的任何整流器来代替缓冲放大器107。然而应注意的是，这样的整流器需要具有不会有损于线性电源电路的快速响应的程度的快速响应性。

[0150] <9.第八实施方式>

[0151] 图16是示出根据第八实施方式的线性电源电路的配置的图。图16所示的线性电源电路包括输入端TM1、输出端TM2、晶体管Q1至Q3、电荷泵电路CP1、基准电压生成器REF1、差分放大器AMP1、电容器C1、电阻器R1和R2、比较器CMP1、以及时钟信号生成电路CLK1。电荷泵电路CP1包括开关SW1至SW4以及电容器C2。输入端TM1、输出端TM2、晶体管Q3以及电荷泵电路CP1构成源极跟随器电路。

[0152] 图16所示的线性电源电路具有与其外部连接的输出电容器C3和负载LDl。具体地，输出电容器C3和负载LD1彼此并联地外部连接到输出端TM2。图16所示的线性电源电路对输入电压VIN进行降压以生成输出电压VOUT，并将输出电压VOUT供给至负载LD7。

[0153] 晶体管Q3设置在被施加输入电压VIN的输入端TM1与被施加输出电压VOUT的输出端TM2之间。晶体管Q3是NMOSFET。从而，从电荷泵电路CP1供给至基准电压生成器3的栅极的栅极信号G3越低，晶体管Q1的导通率越高，因此输出电压VOUT越高。反过来说，栅极信号G3越高，晶体管Q1的导通率越低，因此输出电压VOUT越低。

[0154] 基准电压生成器REF1生成基准电压VREF。电阻器R1和R2生成反馈电压VFB，该反馈电压VFB是输出电压VOUT的分压。

[0155] 差分放大器AMP1的反相输入端(‑)被施加基准电压VREF，差分放大器AMP1的非反相输入端(+)被施加反馈电压VFB。差分放大器AMP1将输入电压VIN用作其电源电压。差分放大器AMP1基于基准电压VREF与反馈电压VFB之间的差ΔV(＝VFB‑VREF)来驱动晶体管Q1。即，差分放大器AMP1的输出端连接到晶体管Q1的栅极。

[0156] 晶体管Q1是PMOSFET。晶体管Q1的源极连接到输入端TM1。晶体管Q1的漏极连接到作为NMOSFET的晶体管Q2的漏极和栅极、电容器C1的一端、以及开关SW1的一端。晶体管Q2的源极连接到地电位、电容器C1的另一端、以及开关SW2的一端。

[0157] 开关SWl的另一端连接到电容器C2的一端以及开关SW3的一端。开关SW3的另一端用作电荷泵电路CP1的输出端。开关SW2的另一端连接到电容器C2的另一端以及开关SW4的一端。开关SW4的另一端连接到输出端TM2。

[0158] 电荷泵电路CP1中的开关SW1和SW2由时钟信号CK接通和断开。开关SW3和SW4由反向时钟信号 接通和断开。由于电荷泵电路CP1基于时钟信号CK和反向时钟信号 动作，作为NMOSFET的晶体管Q3的源极电压和电容器C2的充电电压(即，具有与电容器C1的充电电压相同值的电压)之和的电压被施加于晶体管Q3的栅极。

[0159] 如上所述，电荷泵电路CP1驱动晶体管Q3。因此，由输入端TM1、输出端TM2、晶体管Q3以及电荷泵电路CP1构成的源极跟随器电路可以使作为NMOSFET的晶体管Q3的栅极电压高于输入电压VIN。因此，上述源极跟随器电路可以减小输入电压VIN下降时的晶体管Q3的源极电压的下降量(即，输入电压VIN与晶体管Q3的源极电压之间的差)。由于设有上述源极跟随器电路，图16所示的线性电源电路可以减小输入电压VIN下降时的输出电压VOUT的下降量(输入电压VIN与输出电压VOUT之间的差)。

[0160] 下面对比较器CMP1和时钟信号生成电路CLK1进行描述。比较器CMP1的非反相输入端(+)被施加基准电压VREF，比较器CMP1的反相输入端(‑)被施加反馈电压VFB。比较器CMP1将输入电压VIN用作其电源电压。比较器CMP1将基准电压VREF与反馈电压VFB进行比较，并在反馈电压VFB低于基准电压VREF时输出高电平输出信号，而反馈电压VFB高于基准电压VREF时输出低电平输出信号。

[0161] 这里，反馈电压VFB低于基准电压VREF的情况等同于输出电压VOUT低于预定值(基准电压VREF乘以电阻器R1和R2的分压比的倒数所得的值)的情况。当反馈电压VFB与基准电压VREF相等时，比较器CMP1的输出信号可处于高电平和低电平中的任一个。

[0162] 比较器CMPl的输出信号作为使能信号被供给至时钟信号生成电路CLKl。

[0163] 当比较器CMPl的输出信号处于高电平时，时钟信号生成电路CLKl处于使能状态，输出时钟信号CK和反向时钟信号 时钟信号CK和反向时钟信号 被供给至电荷泵电路CP1。由此，使得电荷泵电路CP1能够动作。

[0164] 另一方面，当比较器CMP1的输出信号处于低电平时，时钟信号生成电路CLK1处于禁用状态，不输出时钟信号CK和反向时钟信号 因此，电荷泵电路CP1也不动作。即，当反馈电压VFB高于基准电压VREF时，可以保持时钟信号生成电路CLK1和电荷泵电路CP1不动作。因此，可以在无负载情况下(即，当负载LD1的阻抗可以被视为无限高时)抑制时钟信号生成电路CLK1和电荷泵电路CP1的功耗。

[0165] <10.第九实施方式>

[0166] 图17是示出根据第九实施方式的线性电源电路的配置的图。图17所示的线性电源电路与图16所示的线性电源电路的不同之处在于，晶体管Q1和Q2被省略，基准电压VREF被施加于差分放大器AMP1的非反相输入端(+)，并且反馈电压VFB被施加于差分放大器AMP1的反相输入端(‑)，而其他与图16所示的线性电源电路相同。

[0167] 图17所示的线性电源电路提供类似于图16所示的线性电源电路的有益效果。

[0168] <11.用途>

[0169] 图18是半导体集成电路器件的外观图。图18所示的半导体集成电路器件具有外部引脚P1至P14，并且内置有内部电源8。内部电源8可以是根据前述第一至第四实施方式中任一实施方式的线性电源电路。内部电源8向图18所示的半导体集成电路器件内的至少一些电路供给内部电源电压Vreg(即，线性电源电路的输出电压VOUT)。

[0170] 内部电源8的输入端T1连接到外部引脚P1。在所讨论的示例的变型例中，内部电源8的输入端T1可以连接到多个外部引脚。

[0171] 另一方面，内部电源8的输出端T2不连接到外部引脚P1至P14中的任何一个。用作内部电源8的线性电源电路是不需要外接电容器的电源电路，因此不需要将内部电源8的输出端T2连接到外部引脚。由此，消除了为内部电源8的输出部分提供保护电路的需要。因此，将根据前述第一至第七实施例中任一实施方式的线性电源电路用作内部电源8大大有助于半导体集成电路器件的尺寸减小和成本降低。

[0172] 图19是车辆X的外观图。该配置例的车辆X搭载有通过接受从电池(未示出)供给的电压而动作的各种电子设备X11至X18。为方便起见，图19可能未示出在实际所设置于的位置处的电子设备X11至X18。

[0173] 电子设备X11是发动机控制单元，其执行关于发动机的控制(喷射控制、电子节气门控制、怠速控制、氧传感器加热器控制、自动巡航控制等)。

[0174] 电子设备X12是控制HID(高强度放电灯)和DRL(日间行车灯)的点亮和熄灭的灯控制单元。

[0175] 电子设备X13执行关于变速器的控制的变速器控制单元。

[0176] 电子设备X14是执行关于车辆X的运动的控制(ABS[防抱死制动系统]控制、EPS(电动助力转向)控制、电子悬架控制等)的行为控制单元。

[0177] 电子设备X15是驱动和控制门锁、防盗报警器等的安全控制单元。

[0178] 电子设备X16包括在工厂发运阶段作为标准或制造商装配的设备并入车辆X中的电子设备，例如雨刷、电动侧视镜、电动窗、阻尼器(减震器)、电动天窗、以及电动座椅。

[0179] 电子设备X17包括作为用户装配设备可选地安装在车辆X上的电子设备，例如A/V(视听)设备、汽车导航系统以及ETC(电子收费控制系统)等。

[0180] 电子设备X18包括设有高耐压电机的电子设备，例如车载鼓风机、油泵、水泵、电池冷却风扇等。

[0181] 前文中描述的任意线性电源电路和半导体集成电路器件可以内置于电子设备X11至X18中的任一个。

[0182] <12.其他>

[0183] 本说明书中公开的实施方式应被视为在每个方面都是说明性的而非限制性的，本发明的技术范围不由上面给出的实施方式的描述定义，而是由所附权利要求书的范围定义，并且应被理解为包含任何在与权利要求书等同的精神和范围内的变更。

[0184] 例如，虽然上述第一至第七实施方式涉及线性电源电路不包括输出电容器的配置，但线性电源电路可以包括(并入)电容小于100nF的输出电容器(连接到输出端T2的电容器)。

[0185] 附图标记说明

[0186] 1 输出晶体管

[0187] 2 驱动器

[0188] 8 内部电源

[0189] 21、21’ 差分放大器

[0190] 22、22’ 电容器

[0191] 23 PMOSFET(转换器的一例)

[0192] 23’ NMOSFET(转换器的另一例)

[0193] 24 电流放大器

[0194] 101、102 NMOSFET

[0195] 103、106 电容器

[0196] 104、CP1 电荷泵电路

[0197] 105、CLK1 时钟信号生成电路

[0198] T1、TM1 输入端

[0199] T2、TM2 输出端

[0200] P1至P14 外部引脚

[0201] Q1 晶体管

[0202] X 车辆。