波导耦合的雪崩光电探测器及其制备方法

摘要

本发明提供了一种波导耦合的雪崩光电探测器及其制备方法，其中，本发明的一个方面提供了一种波导耦合的雪崩光电探测器，包括：SOI衬底，包括：底部硅材料层、中间二氧化硅填埋层和顶层硅；倍增层，覆盖于顶层硅上，倍增层上形成有电荷层；光吸收层，覆盖于电荷层上，光吸收层包括量子点层和量子点层上部的盖层形成的周期结构，光吸收层上形成有掺杂区；绝缘介质层，覆盖于部分所述中间二氧化硅填埋层、部分顶层硅和掺杂区上，在绝缘介质层上开有电极窗口；电极，电极包括n电极和p电极，设置于电极窗口中。

权利要求

1.一种波导耦合的雪崩光电探测器，包括：SOI衬底，包括：底部硅材料层、中间二氧化硅填埋层和顶层硅；

倍增层，覆盖于所述顶层硅上，所述倍增层上形成有电荷层；

光吸收层，覆盖于所述电荷层上，所述光吸收层包括量子点层和所述量子点层上部的盖层形成的周期结构，所述光吸收层上形成有掺杂区；

绝缘介质层，覆盖于部分所述中间二氧化硅填埋层、部分所述顶层硅和所述掺杂区上，在所述绝缘介质层上开有电极窗口；

电极，所述电极包括n电极和p电极，设置于所述电极窗口中；

其中，所述周期结构的周期数为10 30；所述光吸收层无p‑n结结构；所述电荷层和所述~

17 3 17 3

掺杂区均为p型掺杂，所述电荷层的掺杂浓度均为1×10 /cm 3×10 /cm ，掺杂深度为50~ ~

18 3

200nm；所述掺杂区的掺杂浓度大于5×10 /cm ，掺杂深度小于150nm；所述顶层硅为N型掺

18 3

杂，掺杂浓度大于5×10 /cm ；所述倍增层的厚度为700 800nm；所述绝缘介质层的材料包~括：二氧化硅或氮化硅，所述绝缘介质层的厚度为800 1300nm。

~

2.根据权利要求1所述的探测器，其中，所述p型掺杂的掺杂方式包括以下至少之一：离子注入、扩散或原位掺杂。

3.根据权利要求1所述的探测器，其中，所述p电极设置在覆盖于所述掺杂区上的所述绝缘介质层上开有的所述电极窗口中；所述n电极包括第一n电极和第二n电极，所述第一n电极和所述第二n电极分别设置在覆盖于部分所述顶层硅上的所述绝缘介质层上开有的所述电极窗口中。

4.一种如权利要求1‑3中任一项所述的探测器的制备方法，包括：在SOI衬底的顶层硅上制备倍增层；

在所述倍增层上形成电荷层；

在所述电荷层上外延光吸收层，其中，所述光吸收层包括量子点层和所述量子点层上部的盖层形成的周期结构；

在所述光吸收层上形成掺杂区；

刻蚀部分所述倍增层、部分所述电荷层、部分所述光吸收层、部分所述掺杂区，露出部分所述顶层硅；

刻蚀部分所述顶层硅直至露出部分所述SOI衬底的中间二氧化硅填埋层，得到刻蚀后的部分所述顶层硅；

在部分所述SOI衬底的中间二氧化硅填埋层、刻蚀后的部分所述顶层硅和所述掺杂区上制备绝缘介质层；

在所述绝缘介质层上开有电极窗口；

在所述电极窗口中分别制作n电极和p电极。

5.根据权利要求4所述的制备方法，其中，所述光吸收层通过所述量子点层和所述量子点层上部的盖层依次生长形成一个周期，周期数为10 30。

~

6.根据权利要求4所述的制备方法，其中，所述n电极包括第一n电极和第二n电极，在所述电极窗口中分别制作n电极和p电极，包括：在覆盖于所述掺杂区上的所述绝缘介质层上开有的所述电极窗口中制作所述p电极；

在覆盖于部分所述顶层硅上的所述绝缘介质层上开有的所述电极窗口中分别制作所述第一n电极和所述第二n电极。

说明书

波导耦合的雪崩光电探测器及其制备方法

技术领域

[0001] 本发明涉及光电探测器领域，并特别涉及一种波导耦合的雪崩光电探测器及其制备方法。

背景技术

[0002] 单光子探测在量子通信、光学时域反射仪、量子密钥分布(QKD)、激光测距、三维成像、时间分辨光谱、电路测试和生物成像等诸多领域有广泛的应用前景，成为近年来光电子领域的研究热点。目前，InGaAs/InP作为在通信领域主要使用的单光子探测器，在使用时，因雪崩过程中载流子俘获再释放造成的后脉冲大，需要较长的死时间才能将被俘获的载流子释放，造成较长的死时间，同时还有着无法与硅微电子芯片实现工艺兼容、价格昂贵等不足，在一定程度上限制了应用。

[0003] 纯硅单光子雪崩光电探测器具有较佳的恢复时间，但在纯硅单光子雪崩光电探测器的中，由于硅的禁带宽度为1.12eV，无法有效吸收波长大于1100nm的光信号，且短波长的光信号(＜400nm)在硅中穿透度有限，因此硅探测器通常只能有效探测300nm～1100nm的光信号，限制了其在通信波段的应用。锗材料在近红外波段具有较高的光吸收效率，并且完全兼容硅的CMOS(Complementary Metal Oxide Semiconductor)工艺。但在硅上外延锗材料是大失配体系，会导致雪崩光电探测器件暗计数高的问题。

发明内容

[0004] 鉴于上述问题，本发明提供一种波导耦合的雪崩光电探测器及其制备方法，解决器件的暗计数高等问题，并利用波导耦合的方式提高光的吸收效率，有效弥补量子点吸收系数低的问题。

[0005] 为实现上述目的，本发明的一个方面提供了一种波导耦合的雪崩光电探测器，包括：SOI衬底，包括：底部硅材料层、中间二氧化硅填埋层和顶层硅；倍增层，覆盖于顶层硅上，倍增层上形成有电荷层；光吸收层，覆盖于电荷层上，光吸收层包括量子点层和量子点层上部的盖层形成的周期结构，光吸收层上形成有掺杂区；绝缘介质层，覆盖于部分所述中间二氧化硅填埋层、部分顶层硅和掺杂区上，在绝缘介质层上开有电极窗口；电极，电极包括n电极和p电极，设置于电极窗口中。

[0006] 根据本发明的实施例，其中，周期结构的周期数为10～30；光吸收层无p‑n结结构。

[0007] 根据本发明的实施例，其中，电荷层和掺杂区均为p型掺杂，电荷层的掺杂浓度均17 3 17 3 18 3
为1×10 /cm～3×10 /cm ，掺杂深度为50～200nm；掺杂区的掺杂浓度大于5×10 /cm ，掺杂深度小于150nm。

[0008] 根据本发明的实施例，其中，p型掺杂的掺杂方式包括以下至少之一：离子注入、扩散或原位掺杂。

[0009] 根据本发明的实施例，其中，顶层硅为N型掺杂，掺杂浓度大于5×1018/cm3；倍增层的厚度为700～800nm。

[0010] 根据本发明的实施例，其中，绝缘介质层的材料包括：二氧化硅或氮化硅，绝缘介质层的厚度为800～1300nm。

[0011] 根据本发明的实施例，其中，p电极设置在覆盖于掺杂区上的绝缘介质层上开有的电极窗口中；n电极包括第一n电极和第二n电极，第一n电极和第二n电极分别设置在覆盖于部分顶层硅上的绝缘介质层上开有的电极窗口中。

[0012] 本发明的另一方面提供了一种波导耦合的雪崩光电探测器的制备方法，包括：在SOI衬底的顶层硅上制备倍增层；在倍增层上形成电荷层；在电荷层上外延光吸收层，其中，光吸收层包括量子点层和量子点层上部的盖层形成的周期结构；在光吸收层上形成掺杂区；刻蚀部分倍增层、部分电荷层、部分光吸收层、部分掺杂区，露出部分顶层硅；刻蚀部分顶层硅直至露出SOI衬底的二氧化硅填埋层，得到刻蚀后的部分所述顶层硅；在部分所述SOI衬底的中间二氧化硅填埋层、刻蚀后的部分顶层硅和掺杂区上制备绝缘介质层；在绝缘介质层上开有电极窗口；在电极窗口中分别制作n电极和p电极。

[0013] 根据本发明的实施例，其中，光吸收层通过量子点层和量子点层上部的盖层依次生长形成一个周期，周期数为10～30。

[0014] 根据本发明的实施例，其中，n电极包括第一n电极和第二n电极，在电极窗口中分别制作n电极和p电极，包括：在覆盖于掺杂区上的绝缘介质层上开有的电极窗口中制作p电极；在覆盖于部分顶层硅上的绝缘介质层上开有的电极窗口中分别制作第一n电极和第二n电极。

[0015] 基于上述技术方案可知，本发明相对于现有技术具有如下有益效果：

[0016] (1)通过本发明提供了一种波导耦合的雪崩光电探测器，采用自覆盖量子点层和量子点层上部的盖层形成的周期结构作为光吸收层，减小了锗硅异质外延中产生的位错，降低器件的暗计数。

[0017] (2)通过采用波导耦合的方式，使得入射光在器件内部横向吸收，通过调整波导的长度增强光的吸收，提高器件的探测效率，实现光信号的探测和雪崩放大。

附图说明

[0018] 图1示意性示出了根据本发明实施例的波导耦合的雪崩光电探测器的结构示意图；

[0019] 图2示意性示出了根据本发明实施例的波导耦合的雪崩光电探测器的制备方法流程图；

[0020] 图3示意性示出了根据本发明实施例的波导耦合的雪崩光电探测器的制备方法的结构示意图。

[0021] 【附图标记说明】：

[0022] 100：SOI衬底

[0023] 110：底部硅材料层

[0024] 120：中间二氧化硅填埋层

[0025] 130：顶层硅

[0026] 200：倍增层

[0027] 210：电荷层

[0028] 300：光吸收层

[0029] 310：量子点层

[0030] 320：量子点层上部的盖层

[0031] 400：掺杂区

[0032] 500：绝缘介质层

[0033] 610：p电极

[0034] 620：第一n电极

[0035] 630：第二n电极

具体实施方式

[0036] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

[0037] 在相关技术中，单光子探测在应用中存在失配度高、暗计数高以及效率低等问题。本发明通过在硅衬底上外延自覆盖多层量子点材料作为吸收层，可以减小材料间的位错，降低器件的暗计数，同时采用波导耦合的方式使光横向进入，采用横向吸收的方式增强光的吸收，进而提高雪崩光电探测器的效率，实现光信号的探测和雪崩放大。

[0038] 图1示意性示出了根据本发明实施例的波导耦合的雪崩光电探测器的结构示意图。

[0039] 如图1所示，波导耦合的雪崩光电探测器，包括：SOI衬底100、倍增层200、光吸收层300、绝缘介质层500、电极。

[0040] 下面对于该波导耦合的雪崩光电探测器的各组成部分具体说明。

[0041] SOI衬底100，包括：底部硅材料层110、中间二氧化硅填埋层120和顶层硅130。

[0042] 倍增层200，覆盖于顶层硅130上，在倍增层200上形成有电荷层210。

[0043] 光吸收层300，覆盖于电荷层210上，光吸收层300可以包括：量子点层310和量子点层上部的盖层320形成的周期结构，在光吸收层300上形成有掺杂区400。

[0044] 绝缘介质层500，覆盖于部分中间二氧化硅填埋层120、部分顶层硅130和掺杂区400上，在绝缘介质层500上开有电极窗口。

[0045] 电极，包括p电极610和n电极，n电极可以包括：第一n电极620和第二n电极630。

[0046] 根据本发明的实施例，通过采用自覆盖多层量子点材料作为光吸收层，减小了锗硅异质外延中产生的位错，降低了器件的暗计数，同时采用波导耦合的方式，使得入射光在雪崩光电探测器内部横向吸收，通过调整波导的长度增强光的吸收，提高器件的探测效率，实现光信号的探测和雪崩放大。

[0047] 根据本发明的实施例，将倍增层200、电荷层210、光吸收层300和掺杂区400进行刻蚀，刻蚀SOI顶层硅130，形成脊型波导，入射光在波导中横向吸收，可通过增长波导长度，提高光的吸收效率。

[0048] 根据本发明的实施例，顶层硅130为重掺杂N型材料，掺杂浓度大于5×1018/cm3，以实现良好的欧姆接触；中间二氧化硅填埋层120的厚度应大于1μm。

[0049] 根据本发明的实施例，倍增层200可以为轻掺杂硅或本征硅材料，电阻率大于1Ω/cm，倍增层200的厚度可以为700～800nm。

[0050] 根据本发明的实施例，电荷层210为p型掺杂，电荷层的掺杂浓度可以为1×1017/3 17 3
cm～3×10 /cm，掺杂深度为50～200nm，可以优选为100nm。

[0051] 根据本发明的实施例，掺杂方式可以包括但不限于：离子注入或扩散；掺杂离子可以包括但不限于：硼或镓离子。

[0052] 根据本发明的实施例，电荷层210用于调控倍增层200的电场分布和强度，以实现硅雪崩倍增信号放大。

[0053] 根据本发明的实施例，由量子点层310和量子点层上部的盖层320组成的周期结构的周期数可以为10～30个，可以优选为20个；光吸收层300无p‑n结结构。

[0054] 根据本发明的实施例，周期结构可以为每个周期的量子点层和量子点层上部的盖层交替形成。根据本发明的实施例，例如，周期结构可以优选为20个，在该周期结构中，从下往上，第1‑19个周期结构中的量子点层上部的盖层320厚度可以为15‑20nm，周期结构中最后一个周期，第20个周期中的量子点层上部的盖层320厚度可以为300～500nm，每个周期结构中的量子点层可以为2～3nm。

[0055] 需要说明的是，图1中的量子点层310和量子点层上部的盖层320组成的周期结构只是示意性的，并不能限定本发明的周期结构的周期数。

[0056] 根据本发明的实施例，通过在量子点层310上方外延一定厚度的盖层，即量子点层上部的盖层320，通过调整最上方盖层的厚度调整光场中心分布位置，使光场中心分布在光吸收层300量子点材料中心。

[0057] 根据本发明的实施例，由于量子点层310的每层都很薄，厚度为2～3nm，在还没有产生位错时就停止生长了，因此，相对传统薄膜材料，降低了位错密度，从而降低了器件的暗计数。

[0058] 根据本发明的实施例，掺杂区为p型掺杂，掺杂区的掺杂浓度大于5×1018/cm3，掺杂深度小于150nm。

[0059] 根据本发明的实施例，掺杂方式可以包括但不限于：离子注入、扩散或原位掺杂；掺杂离子可以包括但不限于：硼或镓离子。

[0060] 根据本发明的实施例，器件外加电场时，电场先进入电荷层210，电荷层210中的载流子会先耗尽，耗尽后电场进入光吸收层300，在光吸收层漂移电场作用下，光吸收层产生电子漂移向倍增层200，空穴漂移向掺杂层400，从而达到提取光生载流子的目的，实现雪崩倍增。

[0061] 根据本发明的实施例，绝缘介质层500的材料可以包括但不限于：二氧化硅或氮化硅，绝缘介质层的厚度为800～1300nm。

[0062] 根据本发明的实施例，绝缘介质层可以用于保护在雪崩光电探测器中所覆盖的材料与外界环境的电性隔绝，避免受到外物的污染或外力损坏等。

[0063] 根据本发明的实施例，p电极610设置在覆盖于掺杂区400上的绝缘介质层500上开有的二氧化硅电极窗口中，与掺杂区400形成电学连接，形成良好的欧姆接触。

[0064] 根据本发明的实施例，将p电极610设置在掺杂区400的边缘位置，不在掺杂区的中心，以减少金属对光的吸收。

[0065] 根据本发明的实施例，第一n电极620和第二n电极630，分别设置在覆盖于部分顶层硅130上的绝缘介质层500上开有的二氧化硅电极窗口中，分别与顶层硅130形成电学连接，形成良好的欧姆接触。

[0066] 图2示意性示出了根据本发明实施例的波导耦合的雪崩光电探测器的制备方法流程图；图3示意性示出了根据本发明实施例的波导耦合的雪崩光电探测器的制备方法的结构示意图。

[0067] 如图2所示，该方法包括步骤S201～S207。

[0068] 步骤S201，在SOI衬底100的顶层硅130上制备倍增层200。

[0069] 根据本发明的实施例，SOI衬底有三层结构，包括：底部硅材料层110、中间二氧化硅填埋层120和顶层硅130。在SOI衬底100的顶层硅130上外延制备倍增层200。如图3(a)所示。

[0070] 根据本发明的实施例，SOI衬底100的顶层硅130的厚度可以为220nm，晶向可以为18 3
(100)方向，顶层硅130为n型重掺杂，掺杂浓度大于5×10 /cm。

[0071] 根据本发明的实施例，倍增层200的厚度可以为700～800nm，其厚度可以随倍增系数的调整而改变。

[0072] 步骤S202，在倍增层200上形成电荷层210。

[0073] 根据本发明的实施例，在倍增层200上通过离子注入或扩散方式制备电荷层210，电荷层210为P型掺杂。

[0074] 根据本发明的实施例，以光刻胶为掩膜，通过离子注入或扩散的方式，在倍增层200上制备电荷层210，如图3(b)所示。

[0075] 根据本发明的实施例，电荷层210为P型掺杂，掺杂浓度为1×1017/cm3～3×1017/3
cm，掺杂深度可以为50～200nm，可以优选为100nm。

[0076] 步骤S203，在电荷层210上外延光吸收层300，并在光吸收层300上形成掺杂区400，其中，光吸收层300包括量子点层310和量子点层310上部的盖层320形成的周期结构。

[0077] 根据本发明的实施例，在电荷层210上形成光吸收层300可以包括：将未完成的器件进行清洗后，放入超高真空化学气相沉积系统(UHV‑CVD)进行外延，依次生长量子点层310和量子点层上部的盖层320，生长多个周期后，形成光吸收层300；在光吸收层300上形成掺杂区400可以包括：通过离子掺杂后退火处理，形成掺杂区400。如图3(c)所示。

[0078] 根据本发明的实施例，量子点层310的材料可以包括以下之一：锗量子点、锗锡量子点。

[0079] 根据本发明的实施例，量子点层310和量子点层上部盖层320所形成的周期结构的周期数可以为10～30，可以优选为20个周期，周期结构中最后一个周期中的量子点层上部的盖层320厚度可以为400～500nm。

[0080] 根据本发明的实施例，周期结构可以为每个周期的量子点层和量子点层上部的盖层交替形成。

[0081] 根据本发明的实施例，例如，周期结构可以优选为20个，在该周期结构中，从下往上，第1‑19个周期结构中的量子点层上部的盖层320厚度可以为15‑20nm，周期结构中最后一个周期，第20个周期中的量子点层上部的盖层320厚度可以为300～500nm，每个周期结构中的量子点层可以为2～3nm。

[0082] 需要说明的是，图3(c)中的量子点层310和量子点层上部的盖层320组成的周期结构只是示意性的，并不能限定本发明的周期结构的周期数。

[0083] 根据本发明的实施例，通过在多层自覆盖量子点层310上方外延一定厚度的盖层，即量子点层上部的盖层320，通过调整最上方盖层的厚度调整光场中心分布位置，使光场中心分布在光吸收层300自覆盖量子点材料中心。

[0084] 根据本发明的实施例，掺杂区400为P型重掺杂区，掺杂方式可以包括但不限于：离子注入、扩散或原位掺杂，掺杂离子可以包括但不限于：硼或镓离子。

[0085] 步骤S204，刻蚀部分倍增层200、部分电荷层210、部分光吸收层300、部分掺杂区400，露出部分顶层硅130。

[0086] 步骤S205，刻蚀部分顶层硅130直至露出部分SOI衬底的中间二氧化硅填埋层120，得到刻蚀后的部分顶层硅。

[0087] 根据本发明的实施例，通过刻蚀或腐蚀的方法，将倍增层200、电荷层210、量子点层310和量子点层上部的盖层320形成的周期结构的光吸收层300以及掺杂区400进行腐蚀或刻蚀制作台面，形成波导层，露出部分顶层硅130，再通过刻蚀的方法，将部分顶层硅110进行刻蚀，直至露出部分中间二氧化硅填埋层120，与刻蚀后的部分顶层硅形成台面，露出的中间二氧化硅填埋层区域可以为器件的电隔离区。如图3(d)所示。

[0088] 根据本发明的实施例，采用光刻或干法刻蚀的方法刻蚀掺杂区400、光吸收层300、电荷层210和倍增层200，刻蚀深度为1800～1900nm，波导层的形状可以为长方形，宽度为6～8μm。

[0089] 根据本发明的实施例，通过形成器件的电学隔离区，用于将把器件与器件进行分隔开。

[0090] 步骤S206，在部分所述SOI衬底的中间二氧化硅填埋层、刻蚀后的部分顶层硅上和掺杂区400上制备绝缘介质层500。

[0091] 根据本发明的实施例，制备绝缘介质层500可以包括：通过采用等离子体增强化学气相沉积法在部分顶层硅130上和掺杂区400上沉积制备绝缘介质层500。如图3(e)所示。

[0092] 根据本发明实施例，绝缘介质层500的材料可以包括但不限于：二氧化硅或氮化硅；绝缘介质层500的厚度可以为800～1300nm。

[0093] 根据本发明的实施例，绝缘介质层可以用于保护在雪崩光电探测器中所覆盖的材料与外界环境的电性隔绝，避免受到外物的污染或外力损坏等。

[0094] 步骤S207，在绝缘介质层500上制备电极窗口。

[0095] 步骤S208，在电极窗口中分别制作n电极和p电极610。

[0096] 根据本发明的实施例，制备电极窗口可以包括：以光刻胶为掩膜，通过干法刻蚀的方法，在绝缘介质层500上开有电极窗口。如图3(f)所示。

[0097] 根据本发明的实施例，n电极包括第一n电极620和第二n电极630，在电极窗口中分别制作n电极和p电极610，包括：在覆盖于掺杂区400上的绝缘介质层500上开有的电极窗口中制作p电极610；在覆盖于部分顶层硅130上的绝缘介质层500上开有的电极窗口中分别制作第一n电极620和第二n电极630。如图3(g)所示。

[0098] 根据本发明的实施例，将p电极610设置在掺杂区400的边缘位置，不在掺杂区400中心，以减少金属对光的吸收。

[0099] 根据本发明的实施例，p电极610，与掺杂区400进行电学连接，实现欧姆接触；第一n电极620与第二n电极630分别位于顶层硅130的两侧，与顶层硅130进行电学连接，实现欧姆接触。

[0100] 根据本发明的实施例，通过采用自覆盖多层量子点材料作为光吸收层，减小了锗硅异质外延中产生的位错，降低了器件的暗计数，同时采用波导耦合的方式，使得入射光在雪崩光电探测器内部横向吸收，通过调整波导的长度增强光的吸收，提高器件的探测效率，实现光信号的探测和雪崩放大。

[0101] 还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本发明的理解造成混淆时，将省略常规结构或构造。

[0102] 并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本发明实施例的内容。再者，单词"包含"不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

[0103] 类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面发明的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

[0104] 以上的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。