线性稳压器电路

摘要

本发明公开了一种线性稳压器电路，增加相等的第一电流源、第二电流源以及一开关PMOS管，运算放大器的输出为开关PMOS管提供栅源电压，第一电流源、第二电流源使开关PMOS管流过恒定电流，在输入电压较低并且线性稳压器电路重负载时，由于驱动PMOS管流过大电流，其栅极电压降低，开关PMOS管导通，运算放大器的输出端被抬高到开关PMOS管的栅源电压，同时驱动PMOS管的栅极电压也不受运算放大器的输出的限制，从而在低输入电压下使运算放大器的输出不受驱动PMOS管栅电压的影响，在低输入电压并且重负载的情形下线性稳压器电路的仍能输出稳定的输出电压。

权利要求

1.一种线性稳压器电路，其特征在于，其包括运算放大器、驱动PMOS管、第零分压电阻、第一分压电阻、开关PMOS管、第一电流源、第二电流源；

所述驱动PMOS管，其源端接输入电压,其漏端经串联的第零分压电阻、第一分压电阻接地，其漏端并作为线性稳压器电路的输出电压输出端；

所述开关PMOS管，其源端、漏端分别接所述运算放大器的输出端及驱动PMOS管的栅端，其栅端接地；

所述运算放大器，其输入负端接参考电压，其输入正端接第零分压电阻同第一分压电阻的串接点；

所述第一电流源，接在所述运算放大器的输出端同输入电压之间；

所述第二电流源，接在所述驱动PMOS管的栅端同地之间；

第一电流源、第二电流源的电流相等。

2.根据权利要求1所述的线性稳压器电路，其特征在于，线性稳压器电路还包括环路补偿电阻和环路补偿电容；

环路补偿电阻和环路补偿电容串接在驱动PMOS管的栅漏之间。

3.根据权利要求2所述的线性稳压器电路，其特征在于，环路补偿电阻为100kΩ～200kΩ；

环路补偿电容为1ΡF～10ΡF。

4.根据权利要求1所述的线性稳压器电路，其特征在于，所述参考电压由带隙基准电路提供。

5.根据权利要求1所述的线性稳压器电路，其特征在于，所述驱动PMOS管的漏端同地之间连接有负载电容。

6.根据权利要求1所述的线性稳压器电路，其特征在于，所述运算放大器、第一电流源及第二电流源组成一运放电路；

所述运放电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管；

第一PMOS管的栅端及漏端同第二PMOS管的栅端短接；

第一PMOS管的漏端接第一NMOS管的漏端；

第二PMOS管的漏端接第二NMOS管的漏端，并作为所述运算放大器的输出端；

第一NMOS管及第二NMOS管的源端均同第六NMOS管的漏端短接；

第一NMOS管的栅端作为所述运算放大器的输入正端；

第二NMOS管的栅端作为所述运算放大器的输入负端；

第三PMOS管的栅端及漏端同第四PMOS管的栅端短接；

第三PMOS管的漏端接第四NMOS管的漏端；

第四PMOS管的漏端作为所述第一电流源的输出端，接所述运算放大器的输出端；

第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管的源端均接输入电压；

第三NMOS管的栅端、漏端同第四NMOS管、第五NMOS管及第六NMOS管的栅端短接，用于接参考电流；

第五NMOS管的漏端，作为所述第二电流源的输入端，接所述驱动PMOS管的栅端；

第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管的源端接地。

说明书

线性稳压器电路

技术领域

[0001] 本发明涉及半导体电路技术，特别是涉及一种线性稳压器电路。

背景技术

[0002] 现有线性稳压器电路如图1所示，由运算放大器AMP、驱动MOS管Pm0和第零分压电阻R0和第一分压电阻R1组成。

[0003] 该线性稳压器的输入电压为VCC，输出电压为VDD， VREF为参考电压。通常输出电压VDD需要有驱动能力，根据需要流过的电流大小，驱动MOS管Pm0的宽长比尺寸通常取： 忽略沟道调制效应,其中β＝μ*Cox，W为驱动MOS管Pm0的沟道宽度，L为驱动MOS管Pm0的沟道长度，Ids为驱动MOS管Pm0源漏电流，Vgs_pm0为驱动PMOS管Pm0的栅源电压，Vth为驱动MOS管Pm0阈值电压，μ为载流子迁移率，Cox为单位面积的山氧化层电容，驱动MOS管Pm0在宽电压范围应用时(如输入电压VCC为1.35V～5.5V)，驱动MOS管Pm0为能在低电压下提供足够大的驱动能力(负载电流Iload)，使运放工作状态正常并有一定的增益，保证输出电压的稳定，通常宽长比尺寸会取的很大，这样会增大线性稳压器电路芯片面积，同时在高电压轻载下，为使运放工作正常，电路设计会更有挑战。

发明内容

[0004] 本发明要解决的技术问题是提供一种线性稳压器电路，在低输入电压并且重负载的情形下线性稳压器电路的仍能输出稳定的输出电压，使线性稳压器电路在更宽输入电压应用中输出稳定的输出电压。

[0005] 为解决上述技术问题，本发明提供的线性稳压器电路，其包括运算放大器AMP、驱动PMOS管Pm0、第零分压电阻R0、第一分压电阻R1、开关PMOS管Psw、第一电流源I1、第二电流源I2；

[0006] 所述驱动PMOS管Pm0，其源端接输入电压VCC,其漏端经串联的第零分压电阻R0、第一分压电阻R1接地，其漏端并作为线性稳压器电路的输出电压VDD输出端；

[0007] 所述开关PMOS管Psw，其源端、漏端分别接所述运算放大器AMP的输出端及驱动PMOS管Pm0的栅端，其栅端接地；

[0008] 所述运算放大器AMP，其输入负端接参考电压VREF，其输入正端接第零分压电阻R0同第一分压电阻R1的串接点VFB；

[0009] 所述第一电流源I1，接在所述运算放大器AMP的输出端同输入电压VCC之间；

[0010] 所述第二电流源I2，接在所述驱动PMOS管Pm0的栅端同地之间；

[0011] 第一电流源I1、第二电流源I2的电流相等。

[0012] 较佳的，线性稳压器电路还包括环路补偿电阻Rz和环路补偿电容Cc；

[0013] 环路补偿电阻Rz和环路补偿电容Cc串接在驱动PMOS管Pm0的栅漏之间。

[0014] 较佳的，环路补偿电阻Rz为100kΩ～200kΩ；

[0015] 环路补偿电容Cc为1ΡF～10ΡF。

[0016] 较佳的，所述参考电压VREF由带隙基准电路提供。

[0017] 较佳的，所述驱动PMOS管Pm0的漏端同地之间连接有负载电容Cload。

[0018] 较佳的，所述运算放大器AMP、第一电流源I1及第二电流源I2组成一运放电路；

[0019] 所述运放电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5及第六NMOS管N6；

[0020] 第一PMOS管P1的栅端及漏端同第二PMOS管P2的栅端短接；

[0021] 第一PMOS管P1的漏端接第一NMOS管N1的漏端；

[0022] 第二PMOS管P2的漏端接第二NMOS管N2的漏端，并作为所述运算放大器AMP的输出端；

[0023] 第一NMOS管N1及第二NMOS管N2的源端均同第六NMOS管N6的漏端短接；

[0024] 第一NMOS管N1的栅端作为所述运算放大器AMP的输入正端；

[0025] 第二NMOS管N2的栅端作为所述运算放大器AMP的输入负端；

[0026] 第三PMOS管P3的栅端及漏端同第四PMOS管P4的栅端短接；

[0027] 第三PMOS管P3的漏端接第四NMOS管N4的漏端；

[0028] 第四PMOS管P4的漏端作为所述第一电流源I1的输出端，接所述运算放大器AMP的输出端；

[0029] 第一PMOS管P1、第二PMOS管P2、第三PMOS管P3及第四PMOS管P4的源端均接输入电压VCC；

[0030] 第三NMOS管N3的栅端、漏端同第四NMOS管N4、第五NMOS管N5及第六NMOS管N6的栅端短接，用于接参考电流IREF；

[0031] 第五NMOS管N5的漏端，作为所述第二电流源I2的输入端，接所述驱动PMOS管Pm0的栅端；

[0032] 第三NMOS管N3、第四NMOS管N4、第五NMOS管N5及第六NMOS管N6的源端接地。

[0033] 较佳的，所述开关PMOS管Psw，其源端接所述运算放大器AMP的输出端，其漏端接驱动PMOS管Pm0的栅端。

[0034] 本发明的线性稳压器电路，增加相等的第一电流源I1、第二电流源I2以及一开关PMOS管Psw，运算放大器AMP的输出为开关PMOS管Psw提供栅源电压Vgs_psw，第一电流源I1、第二电流源I2使开关PMOS管Psw流过恒定电流。在输入电压VCC较低并且线性稳压器电路重负载(负载电流Iload大于0.1A)时，由于驱动PMOS管Pm0流过大电流，其栅极电压VN2降低，开关PMOS管Psw导通，运算放大器AMP的输出端被抬高到开关PMOS管Psw的栅源电压Vgs_psw，同时驱动PMOS管Pm0的栅极电压也不受运算放大器AMP的输出的限制，从而在低输入电压VCC下使运算放大器AMP的输出不受驱动PMOS管Pm0栅电压的影响，在低输入电压VCC并且重负载的情形下线性稳压器电路的仍能输出稳定的输出电压VDD，使线性稳压器电路在更宽输入电压VCC应用中输出稳定的输出电压VDD，在宽电压范围应用时(如1.35V～5.5V)，不必通过增加驱动PMOS管Pm0的沟道宽长比尺寸，以使其在低电压下能提供足够的驱动能力，使运算放大器AMP工作状态正常并有一定的增益并保证输出电压VDD的稳定，从而可以节省线性稳压器电路的芯片面积。

附图说明

[0035] 为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0036] 图1是传统线性稳压器电路；

[0037] 图2是本发明的线性稳压器电路一实施例；

[0038] 图3是本发明的线性稳压器电路一实施例的运放电路；

[0039] 图4是线性稳压器电路的仿真结果示示意图。

具体实施方式

[0040] 下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0041] 实施例一

[0042] 如图2所示，线性稳压器电路包括运算放大器AMP、驱动PMOS管Pm0、第零分压电阻R0、第一分压电阻R1、开关PMOS管Psw、第一电流源I1、第二电流源I2；

[0043] 所述驱动PMOS管Pm0，其源端接输入电压VCC,其漏端经串联的第零分压电阻R0、第一分压电阻R1接地，其漏端并作为线性稳压器电路的输出电压VDD输出端；

[0044] 所述开关PMOS管Psw，其源端、漏端分别接所述运算放大器AMP的输出端及驱动PMOS管Pm0的栅端，其栅端接地；

[0045] 所述运算放大器AMP，其输入负端接参考电压VREF，其输入正端接第零分压电阻R0同第一分压电阻R1的串接点VFB；

[0046] 所述第一电流源I1，接在所述运算放大器AMP的输出端同输入电压VCC之间；

[0047] 所述第二电流源I2，接在所述驱动PMOS管Pm0的栅端同地之间；

[0048] 第一电流源I1、第二电流源I2的电流相等。

[0049] 实施例一的线性稳压器电路，增加相等的第一电流源I1、第二电流源I2以及一开关PMOS管Psw，运算放大器AMP的输出为开关PMOS管Psw提供栅源电压Vgs_psw，第一电流源I1、第二电流源I2使开关PMOS管Psw流过恒定电流。在输入电压VCC较低并且线性稳压器电路重负载(负载电流Iload大于0.1A)时，由于驱动PMOS管Pm0流过大电流，其栅极电压VN2降低，开关PMOS管Psw导通，第一电流源I1等于第二电流源I2，运算放大器AMP的输出端被抬高到开关PMOS管Psw的栅源电压Vgs_psw，同时驱动PMOS管Pm0的栅极电压也不受运算放大器AMP的输出的限制，从而在低输入电压VCC下使运算放大器AMP的输出不受驱动PMOS管Pm0栅电压的影响，在低输入电压VCC并且重负载的情形下线性稳压器电路的仍能输出稳定的输出电压VDD，使线性稳压器电路在更宽输入电压VCC应用中输出稳定的输出电压VDD，在宽电压范围应用时(如1.35V～5.5V)，不必通过增加驱动PMOS管Pm0的沟道宽长比尺寸，以使其在低电压下能提供足够的驱动能力，使运算放大器AMP工作状态正常并有一定的增益并保证输出电压VDD的稳定，从而可以节省线性稳压器电路的芯片面积。

[0050] 实施例一的线性稳压器电路，可以工作在更宽的电压范围。仿真结果示例如图4所示，其中VDD1P2为现有线性稳压器的仿真结果，VDD1P2_patent为实施例一的线性稳压器的仿真结果，实施例一的线性稳压器的工作范围可以增大约168mV，最低输入电压VCC可以到1.34V。

[0051] 实施例二

[0052] 基于实施一，线性稳压器电路还包括环路补偿电阻Rz和环路补偿电容Cc；

[0053] 环路补偿电阻Rz和环路补偿电容Cc串接在驱动PMOS管Pm0的栅漏之间。

[0054] 较佳的，环路补偿电阻Rz为100kΩ～200kΩ；

[0055] 环路补偿电容Cc为1ΡF～10ΡF。

[0056] 较佳的，所述参考电压VREF由带隙基准(Bandgap voltage reference)电路提供。

[0057] 较佳的，所述驱动PMOS管Pm0的漏端同地之间连接有负载电容Cload。

[0058] 实施例三

[0059] 基于实施一的线性稳压器电路，如图3所示，所述运算放大器AMP、第一电流源I1及第二电流源I2组成一运放电路；

[0060] 所述运放电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5及第六NMOS管N6；

[0061] 第一PMOS管P1的栅端及漏端同第二PMOS管P2的栅端短接；

[0062] 第一PMOS管P1的漏端接第一NMOS管N1的漏端；

[0063] 第二PMOS管P2的漏端接第二NMOS管N2的漏端，并作为所述运算放大器AMP的输出端；

[0064] 第一NMOS管N1及第二NMOS管N2的源端均同第六NMOS管N6的漏端短接；

[0065] 第一NMOS管N1的栅端作为所述运算放大器AMP的输入正端；

[0066] 第二NMOS管N2的栅端作为所述运算放大器AMP的输入负端；

[0067] 第三PMOS管P3的栅端及漏端同第四PMOS管P4的栅端短接；

[0068] 第三PMOS管P3的漏端接第四NMOS管N4的漏端；

[0069] 第四PMOS管P4的漏端作为所述第一电流源I1的输出端，接所述运算放大器AMP的输出端；

[0070] 第一PMOS管P1、第二PMOS管P2、第三PMOS管P3及第四PMOS管P4的源端均接输入电压VCC；

[0071] 第三NMOS管N3的栅端、漏端同第四NMOS管N4、第五NMOS管N5及第六NMOS管N6的栅端短接，用于接参考电流IREF；

[0072] 第五NMOS管N5的漏端，作为所述第二电流源I2的输入端，接所述驱动PMOS管Pm0的栅端；

[0073] 第三NMOS管N3、第四NMOS管N4、第五NMOS管N5及第六NMOS管N6的源端接地。

[0074] 较佳的，所述开关PMOS管Psw，其源端接所述运算放大器AMP的输出端，其漏端接驱动PMOS管Pm0的栅端。

[0075] 所述开关PMOS管Psw，其源接所述运算放大器AMP的输出，其漏接驱动PMOS管Pm0的栅。

[0076] 实施三的线性稳压器电路，第一电流源I1、第二电流源I2分别由运放电路中的第四PMOS管P4和第五NMOS管N5镜像产生。当Vgs_p1+Vds_n1+Vgs_n6Vdsat_n5，Vdsat_n5为第五NMOS管N5的饱和漏源电压)，开关PMOS管Psw导通，第一电流源I1、第二电流源I2为恒流源，运算放大器AMP输出端电压VOUT为开关PMOS管Psw的栅源电压Vgs_psw，此时VOUT>VREF‑Vgs_n2，运算放大器工作正常并有增益，使VFB＝VREF，线性稳压器输出稳定的电压；当VCC>Vgs_pm0+Vgs_psw并且线性稳压器电路重载时，开关PMOS管Psw导通，所述运算放大器AMP输出端电压VOUT等于驱动PMOS管Pm0的栅端电压VN2，此时运算放大器AMP、驱动PMOS管Pm0和分压电阻组成的反馈环路工作正常，线性稳压器输出稳定的电压。

[0077] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。