一种低功耗电流除法器

摘要

本发明属于模拟集成电路技术领域，具体涉及一种低功耗电流除法器。本发明仅用四个NMOS管，便实现了电流除法的功能。电路具有结构简单，可靠性高，应用范围广的特点，能够广泛应用于低功耗数模混合电路，与数字除法器相比具有得天独厚的优势。本发明的有益效果为，克服了传统数学逻辑运算对数字电路高依赖性的缺点。利用四个工作在亚阈值区的NMOS管形成一个电流除法器，能够在较大范围内实现输出电流与两输入电流比值成正比的关系。

权利要求

1.一种低功耗电流除法器，其特征在于，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一电流源I1、第二电流源I2、第三电流源I3和基准电流源Iref；

第一电流源I1、第二电流源I2和基准电流源Iref的输入端接电源VCC，第三电流源I3的输出端接地，第三电流源I3的输入端接第二电流源I2的输出端，第一NMOS管MN1的漏极和栅极接第一电流源I1的输出，第一NMOS管MN1的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接第一电流源I1的输出，第二NMOS管MN2的漏极接第二电流源I2的输出，第二NMOS管MN2的源极接地；第三NMOS管MN3的漏极和栅极接基准电流源Iref的输出，第三NMOS管MN3的源极接第二NMOS管MN2的漏极和第二电流源I2的输出端；第四NMOS管MN4的栅极接基准电流源Iref的输出，其源极接地，其漏极为电流除法器的输出端。

说明书

一种低功耗电流除法器

技术领域

[0001] 本发明属于模拟集成电路技术领域，具体涉及一种低功耗电流除法器。

背景技术

[0002] 随着5G物联网时代的到来，电力能源消耗越来越大，节能高效的系统电路逐渐成为设计者的首要考虑指标。而对于集成电路来说，耗能最大的领域在电源处理模块，无论是
对能量源的捕获，还是对DC/AC电源的稳压转换处理，其中都存在着功率的损失。提高能量
捕获精度，常用到最大功率点追踪电路(Maximum Power Point Tracking,MPPT)，但MPPT算
法不可避免的会存在数学运算处理，如积分微分、乘法除法运算等。除MPPT电路外，很多模
拟电路，如DC‑DC转换器自适应补偿，也需要用到一些数学运算。尽管数模混合电路设计是
当今集成电路发展的主题，但因为数字电路实现功能会加大电路设计的复杂性以及会占用
较大的芯片面积，所以数字电路大部分时候是用来辅助模拟电路实现功能。

发明内容

[0003] 本发明的目的是减小当前数模混合电路中对数字电路的依赖，提出一种工作在亚阈值区的模拟低功耗电流除法器，本发明结构简单，仅用四个NMOS管，便实现了电流除法的
功能。电路具有结构简单，可靠性高，应用范围广的特点，能够广泛应用于低功耗数模混合
电路，与数字除法器相比具有得天独厚的优势。

[0004] 为实现上述目的，本发明的技术方案为：

[0005] 一种低功耗电流除法器，其特征在于，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一电流源I1、第二电流源I2、第三电流源I3和基准电流源Iref；
第一电流源I1、第二电流源I2和基准电流源Iref的输入端接电源VCC，第三电流源I3的输出端
接地，第三电流源I3的输入端接第二电流源I2的输出端，第一NMOS管MN1的漏极和栅极接第
一电流源I1的输出，第一NMOS管MN1的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极
接第一电流源I1的输出，第二NMOS管MN2的漏极接第二电流源I2的输出，第二NMOS管MN2的源
极接地；第三NMOS管MN3的漏极和栅极接基准电流源Iref的输出，第三NMOS管MN3的源极接第
二NMOS管MN2的漏极和第二电流源I2的输出端；第四NMOS管MN4的栅极接基准电流源Iref的
输出，其源极接地，其漏极为电流除法器的输出端。

[0006] 本发明的有益效果为，克服了传统数学逻辑运算对数字电路高依赖性的缺点。该电流除法器结构简单，能够在较大范围内实现输出电流与两输入电流比值成正比的关系。

附图说明

[0007] 图1为本发明提出的电流除法器电路。

[0008] 图2为本发明提出的电流除法器运算精度仿真图。

具体实施方式

[0009] 下面结合附图，对本发明技术方案进行详细描述：

[0010] 本发明提出的电流除法器电路如图1所示。图1中，VCC为电路高电压区域电源轨，GND为低电压区域电源轨，所有NMOS管都工作在亚阈值区。第一输入电流I1流过第一NMOS管
MN1，则

[0011] 第一NMOS管MN1的VGS1电压可以推出为：

[0012]

[0013] 根据基尔霍夫电流定律，流入V1节点的总电流等于I1+I2+Iref，第三电流源I3的电流等于I1+Iref，则流过第二NMOS管MN2的电流等于I2，则第二NMOS管MN2的VGS2电压可表示为：

[0014]

[0015] 根据式(1)和式(2)，V1节点电压满足：

[0016]

[0017] 同样地，流过第三NMOS管MN3的电流为基准电流Iref，则第三NMOS管MN3的VGS3可表示为：

[0018]

[0019] 节点V2的电压可表示为VGS3与V1相加，为：

[0020]

[0021] 由图1可知，V2等于第四NMOS管MN4的VGS4，则流过第四NMOS管MN4的电流Iout为：

[0022]

[0023] 其中，k为放大系数，与四个MOS管的宽长都有关。从式(6)可以看出，两股输入电流I2、I1的比值通过k倍的基准电流，转换成输出电流Iout，Iout与两股输入电流的比值成正比。

[0024] 图2展示了在不同放大系数下，输出电流Iout随输入电流I2的变化图，为便于观察，仿真设置Iref＝I1，第一NMOS管MN1尺寸与第三NMOS管MN3尺寸相等，以减小VGS1和VGS3之间的
误差，曲线a‑e分别设置k等于2、4、6、8、10。从图中可以看出，曲线a‑e的实际仿真斜率分别
为1.999、3.971、5.949、7.904、9.855，误差范围(0.05％，1.45％)，放大系数越小除法器精
度越高，但最大误差仍然较小，说明本发明所提出的电流除法器在电流较宽范围内能够实
现高的精度，同时由于所有MOS管工作在亚阈值区的特点，使该结构尤其适用于低功耗应
用。

[0025] 综上所述，本发明所提出的电流除法器具有结构简单、高可靠性的特点，利用四个工作在亚阈值区的NMOS管组成模拟运算电路，尤其适用于低功耗系统中电流信号的数学处
理，摆脱了数学运算电路对数字处理系统的依赖。