一种降低芯片功耗的方法

摘要

本发明涉及一种降低芯片功耗的方法,包括:确定芯片模块中用电负载的用电需求；用电负载包括芯片模块中标准单元和硬宏；根据用电负载的物理位置，确定多个可关断域；其中，每个可关断域中包含一个或多个标准单元和/或一个或多个硬宏；根据可关断域中硬宏及标准单元的位置，在可关断域中相应的插入开关单元；建立高层电源网络与开关单元之间的第一堆叠孔，并建立开关单元与过渡层电源网络之间的第二堆叠孔；开关单元根据接收到的控制信号接入或切断标准单元和硬宏与供电电源的连接。

权利要求

1.一种降低芯片功耗的方法，其特征在于，所述方法包括：

确定芯片模块中用电负载的用电需求；所述用电负载包括芯片模块中标准单元和硬宏Hard Macro；

根据用电负载的物理位置，确定多个可关断域；其中，每个可关断域中包含一个或多个标准单元和/或一个或多个硬宏；

根据可关断域中硬宏及标准单元的位置，在所述可关断域中相应的插入开关单元；其中，所述开关单元与所述标准单元和硬宏呈水平位置排布，且插入后的开关单元与硬宏及标准单元之间的位置关系满足设计规则的要求；

建立高层电源网络与所述开关单元之间的第一堆叠孔，并建立所述开关单元与过渡层电源网络之间的第二堆叠孔；其中,所述高层电源网络具体为顶层的一层或两层用以连接供电电源的电源网络；所述过渡层电源网络具体为除所述高层电源网络和底层电源网络外，处于所述高层电源网络和底层电源网络之间的各层电源网络；所述底层电源网络与所述过渡层电源网络相接；所述底层电源网络为底层的一层或两层用以连接芯片模块中标准单元和硬宏的电源网络；

所述开关单元根据接收到的控制信号接入或切断所述标准单元和硬宏与所述供电电源的连接。

2.根据权利要求1所述的降低芯片功耗的方法，其特征在于，所述芯片模块中的各个开关单元为并联连接。

3.根据权利要求1所述的降低芯片功耗的方法，其特征在于，所述芯片模块中的各个开关单元与芯片模块自身的IR压降IR Drop之和小于电源工作电压的10％。

4.根据权利要求3所述的降低芯片功耗的方法，其特征在于，一个所述开关单元的IR压降等于工作电流与开关单元的开启电阻RON的乘积。

5.根据权利要求4所述的降低芯片功耗的方法，其特征在于，所述工作电流通过所述芯片模块工作时的功耗与工作电压之比计算获得。

6.根据权利要求1所述的降低芯片功耗的方法，其特征在于，所述开关单元设置在所述底层电源网络的下方。

说明书

一种降低芯片功耗的方法

技术领域

[0001] 本发明涉及集成电路设计技术领域，尤其涉及一种降低芯片功耗的方法。

背景技术

[0002] 在低功耗设计领域，最有效的降低功耗的手段莫过于电源关断了。其原因在于不论多低的电压，多小的电流，多慢的速度或多小的漏电，都不如将电源完全关闭来的彻底。

[0003] 然而，对于一个正在工作的芯片来说，整颗芯片的电源关闭很显然是不现实的。那么如果能够将芯片中不工作的模块关闭，而维持工作的模块继续工作，就可以实现真正的低功耗。

[0004] 现有芯片中，电源网络是通过一层一层的金属来实现的，顶层金属永远维持在通电的状态，而底层金属是通过一层层的孔与顶层金属实现的供电传输的连接。

[0005] 如何维持芯片中工作的模块继续工作，同时能够将不工作的模块关闭，降低芯片功耗，是本发明的要实现的技术目的。

发明内容

[0006] 本发明实施例提供了一种降低芯片功耗的方法，通过开关单元来控制可关断域，使得在芯片中的某些模块不需要参与工作时，就可控制这一部分的开关单元来关断相应的可关断域中的用电负载，达到降低芯片功耗的目的。

[0007] 为此，本发明实施例提供了一种降低芯片功耗的方法，所述方法包括：

[0008] 确定芯片模块中用电负载的用电需求；所述用电负载包括芯片模块中标准单元和硬宏Hard Macro；

[0009] 根据用电负载的物理位置，确定多个可关断域；其中，每个可关断域中包含一个或多个标准单元和/或一个或多个硬宏；

[0010] 根据可关断域中硬宏及标准单元的位置，在所述可关断域中相应的插入开关单元；其中，所述开关单元与所述标准单元和硬宏呈水平位置排布，且插入后的开关单元与硬宏及标准单元之间的位置关系满足设计规则的要求；

[0011] 建立高层电源网络与所述开关单元之间的第一堆叠孔，并建立所述开关单元与过渡层电源网络之间的第二堆叠孔；其中,所述高层电源网络具体为顶层的一层或两层用以连接供电电源的电源网络；所述过渡层电源网络具体为除所述高层电源网络和底层电源网络外，处于所述高层电源网络和底层电源网络之间的各层电源网络；所述底层电源网络与所述过渡层电源网络相接；所述底层电源网络为底层的一层或两层用以连接芯片模块中标准单元和硬宏的电源网络；

[0012] 所述开关单元根据接收到的控制信号接入或切断所述标准单元和硬宏与所述供电电源的连接。

[0013] 优选的，所述一个芯片模块中的各个开关单元为并联连接。

[0014] 优选的，所述一个芯片模块中的各个开关单元与芯片模块自身的IR压降IR Drop之和小于电源工作电压的10％。

[0015] 进一步优选的，一个所述开关单元的IR压降等于工作电流与开关单元的开启电阻RON的乘积。

[0016] 进一步优选的，所述工作电流通过所述芯片模块工作时的功耗与工作电压之比计算获得。

[0017] 优选的，所述开关单元设置在所述底层电源网络的下方。

[0018] 本发明实施例提供的降低芯片功耗的方法，通过开关单元来控制可关断域，使得在芯片中的某些模块不需要参与工作时，就可控制这一部分的开关单元来关断相应的可关断域中的用电负载，达到降低芯片功耗的目的。

附图说明

[0019] 下面通过附图和实施例，对本发明实施例的技术方案做进一步详细描述。

[0020] 图1是本发明实施例提供的一种降低芯片功耗的方法流程图；

[0021] 图2为本发明实施例提供的降低芯片功耗的具体实现方式结构示意图。

具体实施方式

[0022] 下面通过附图和具体的实施例，对本发明进行进一步的说明，但应当理解为这些实施例仅仅是用于更详细说明之用，而不应理解为用以任何形式限制本发明，即并不意于限制本发明的保护范围。

[0023] 本发明实施例提供了一种降低芯片功耗的方法，主要流程如图1所示，包括如下步骤：

[0024] 步骤110，确定芯片模块中用电负载的用电需求；

[0025] 具体的，用电负载包括芯片模块中标准单元(STDcell)和硬宏(Hard Macro)等；用电负载的用电需求是指电路模块正常工作时用电负载对供电的需求。

[0026] 步骤120，根据用电负载的物理位置，确定多个可关断域；

[0027] 具体的，根据用电负载在版图设计中的物理位置，可以结合开关单元的实际驱动能力，将物理位置上相临近的一个或多个标准单元和/或一个或多个硬宏划分为一个可关断域。从而，这个关断域就由一个开关单元来控制。

[0028] 步骤130，根据可关断域中硬宏及标准单元的位置，在所述可关断域中相应的插入开关单元；

[0029] 也就是说，通过一个开关单元，对一片区域进行供电的控制，而一个模块中的所有开关单元为并联连接关系，通过串联的控制信号驱动控制各开关单元是否对各个可关断域供电。

[0030] 其中，开关单元与标准单元和硬宏呈水平位置排布，且插入后的开关单元与硬宏及标准单元之间的位置关系满足设计规则的要求。具体可以包括如：开关单元与硬宏及标准单元之间的间距是否满足最小间距的规定等。

[0031] 步骤140，建立高层电源网络与开关单元之间的第一堆叠孔，并建立开关单元与过渡层电源网络之间的第二堆叠孔；

[0032] 其中,高层电源网络具体为顶层的一层或两层用以连接供电电源的电源网络；过渡层电源网络具体为除高层电源网络和底层电源网络外，处于高层电源网络和底层电源网络之间的各层电源网络；底层电源网络与过渡层电源网络相接；底层电源网络为底层的一层或两层用以连接芯片模块中标准单元和硬宏的电源网络；

[0033] 在这里采用堆叠孔，是因为高层电源网络与开关单元之间具有多层介质，同样的，开关单元与过渡层电源网络之间也具有多层介质，常用的通孔并不能够实现上述连接，因此需要采用多层堆叠结构的堆叠孔来实现。第一堆叠孔和第二堆叠孔中间也是填充金属，具有导电的功能，因此通过第一堆叠孔，实现的是高层电源网络与开关单元的电源连接，通过第二堆叠孔，实现的是开关单元与过渡层电源网络的电源连接。

[0034] 步骤150，开关单元根据接收到的控制信号接入或切断标准单元和硬宏与供电电源的连接。

[0035] 控制信号由电源管理单元(PMU)给出，在每个模块中优选为以串联信号形式输入控制信号到个开关单元。一个模块在芯片中，其内部的用电负载同开同关，即控制信号是一致的。

[0036] 这里需要注意的是，在引入开关单元后，一个芯片模块中的各个开关单元与芯片模块自身的IR压降(IR Drop)之和要小于电源工作电压的10％。IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR压降。

[0037] 进一步的，一个开关单元的IR压降等于工作电流与开关单元的开启电阻RON的乘积。工作电流可以通过芯片模块工作时的功耗与工作电压之比计算获得。

[0038] 虽然在理论计算上考虑的是各个开关单元与芯片模块自身的IR压降(IR Drop)之和小于电源工作电压的10％，而各开关单元为并联关系，看似IR压降在开关单元数量增多时会减小，更能够满足与芯片模块自身的IR压降(IR Drop)之和小于电源工作电压的10％的要求，但是在实际工作中，还需要考虑开关单元的漏电功耗带来的损失，本领域技术人员都知晓如何处理漏电功耗的计算，在这里就不再展开赘述。

[0039] 本发明实现低功耗的方法通过在金属层下方增加开关单元，将高层电源网络与开关单元之间以第一叠层孔连通，使得开关单元与高层电源网络间形成直接连通的一个供电通路，将开关单元与过渡层电源网络之间以第二叠层孔连通，使得开关单元与过渡层电源网络及底层电源网络供电的标准单元和硬宏等用电负载形成另一供电通路。每个开关单元通过过渡层电源网络和底层电源网络控制所连接的可关断域内多个用电负载。

[0040] 以下图2所示的是一个降低芯片功耗的具体实现方法的示意图。

[0041] 在如图所示的结构中，共有七层金属电源网络，其中M7(即第7层金属层)为高层电源网络，与芯片模块的供电电源连接，M6‑M3为过渡层电源网络，M2和M1为底层电源网络直接对一些标准单元(图示仅为4个)和1个硬宏供电。

[0042] 开关单元通过第一叠层孔与M7相连接，并且，通过第二叠层孔连接到M6，由此通过控制开关单元即可实现将M6向下供电的一些标准单元(图示仅为4个)和1个硬宏开启或关闭。

[0043] 在一个芯片模块中，有多个像这样的结构，各个开关单元通过控制信号进行控制，当这个芯片模块不需要工作时，即可控制这个芯片模块中各个开关单元关断高层电源网络到过渡层电源网络的供电，从而将这一部分用电负载关闭。

[0044] 本发明实施例提供的降低芯片功耗的方法，通过开关单元来控制可关断域，使得在芯片中的某些模块不需要参与工作时，就可控制这一部分的开关单元来关断相应的可关断域中的用电负载，达到降低芯片功耗的目的。

[0045] 以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。