像素电路、显示装置和驱动方法

摘要

提供了像素电路、显示装置和驱动方法。像素电路包括：驱动电路、数据写入电路、补偿电路、发光控制电路、第一复位电路、第二复位电路和发光元件；驱动电路包括控制端、第一端和第二端；数据写入电路用于在写入控制信号的控制下将数据信号写入驱动电路的第一端；第一复位电路用于在第一复位控制信号的控制下将第一复位电压施加至驱动电路的控制端，第二复位电路用于在第二复位控制信号的控制下将第二复位电压施加至发光元件的第一极，其中，在每个显示周期依次包括一个写入帧和至少一个保持帧的情况下，在写入帧内，写入控制信号和第二复位控制信号同步，在每个保持帧内，写入控制信号保持为无效电平，第二复位控制信号在每个显示帧之间特性相同。

权利要求

1.一种像素电路，包括：驱动电路、数据写入电路、补偿电路、发光控制电路、第一复位电路、第二复位电路和发光元件；

所述驱动电路包括控制端、第一端和第二端，分别与第一节点、第二节点和第三节点连接，且用于控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流；

所述数据写入电路用于在写入控制信号的控制下将数据信号写入所述驱动电路的第一端；

所述补偿电路用于在补偿控制信号的控制下将所述驱动电路的控制端和第二端电连接，并存储所述驱动电路的控制端的电压；

发光控制电路用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件；

第一复位电路用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端，

第二复位电路用于在第二复位控制信号的控制下将第二复位电压施加至发光元件的第一极，

其中，在每个显示周期依次包括一个写入帧和至少一个保持帧的情况下，在写入帧内，所述写入控制信号和所述第二复位控制信号同步，在每个保持帧内，所述写入控制信号保持为无效电平，所述第二复位控制信号与所述写入帧的第二复位控制信号具有相同特性。

2.根据权利要求1所述的像素电路，其中，发光控制信号包括第一发光控制信号和第二发光控制信号，并且所述发光控制电路包括：第一发光控制电路,被用于在第一发光控制信号的控制下将第一电源电压施加至所述驱动电路的第一端；

第二发光控制电路,被用于在第二发光控制信号的控制下将来自所述驱动电路的第二端的所述驱动电流施加至作为第四节点的发光元件的第一极，其中，针对每个显示周期，在写入帧和每个保持帧内，所述第一发光控制信号和所述第二发光控制信号均为同步信号；或者针对每个显示周期，在写入帧内所述第一发光控制信号和所述第二发光控制信号同步，并且在每个保持帧内，所述第一发光控制信号保持为有效电平，所述第二发光控制信号与所述写入帧的第二发光控制信号具有相同特性。

3.根据权利要求2所述的像素电路，其中，所述驱动电路包括第一晶体管，所述第一晶体管的栅极作为所述驱动电路的控制端和第一节点连接，所述第一晶体管的第一极作为所述驱动电路的第一端和第二节点连接，所述第一晶体管的第二极作为所述驱动电路的第二端和第三节点连接。

4.根据权利要求2所述的像素电路，其中，所述数据写入电路包括第二晶体管，所述第二晶体管的栅极用于接收所述写入控制信号，所述第二晶体管的第一极用于接收所述数据信号，所述第二晶体管的第二极与第二节点连接。

5.根据权利要求2所述的像素电路，其中，所述补偿电路包括第三晶体管和存储电容，所述第三晶体管的栅极用于接收所述补偿控制信号，所述第三晶体管的第一极和第三节点连接，所述第三晶体管的第二极和所述存储电容的第一极以及所述第一节点连接，所述存储电容的第二极用于接收第一电源电压。

6.根据权利要求2所述的像素电路，其中，所述补偿电路包括第三晶体管、附加晶体管和存储电容，

所述第三晶体管的栅极用于接收写入控制信号，所述第三晶体管的第一极和第三节点连接，所述第三晶体管的第二极与第五节点连接，所述第三晶体管在写入控制信号的控制下将第三节点与第五节点连接；

所述附加晶体管的栅极用于接收补偿控制信号，所述附加晶体管的第一极和第五节点连接，所述附加晶体管的第二极与所述存储电容的第一极以及第一节点连接，所述存储电容的第二极用于接收第一电源电压，所述附加晶体管在所述补偿控制信号的控制下将第五节点与第一节点连接。

7.根据权利要求2所述的像素电路，其中，所述第一发光控制电路包括第四晶体管，所述第四晶体管的栅极用于接收所述第一发光控制信号，所述第四晶体管的第一极用于接收所述第一电源电压，所述第四晶体管的第二极和所述第二节点连接；

所述第二发光控制电路包括第五晶体管，所述第五晶体管的栅极用于接收所述第二发光控制信号，所述第五晶体管的第一极和所述第三节点连接，所述第五晶体管的第二极和所述发光元件的第一极连接，所述发光元件的第二极用于接收第二电源电压。

8.根据权利要求5所述的像素电路，其中，所述第一复位电路包括第六晶体管，所述第六晶体管的栅极用于接收所述第一复位控制 信号，并且所述第六晶体管的第一极和所述第一节点连接，所述第六晶体管的第二极用于接收第一复位电压。

9.根据权利要求5所述的像素电路，其中，所述第一复位电路包括第六晶体管，所述第六晶体管的栅极用于接收所述第一复位控制 信号，并且所述第六晶体管的第一极和第三节点连接，所述第六晶体管的第二极用于接收第一复位电压。

10.根据权利要求6所述的像素电路，其中，所述第一复位电路包括第六晶体管，所述第六晶体管的栅极用于接收所述第一复位控制 信号，并且所述第六晶体管的第一极和所述第五节点连接，所述第六晶体管的第二极用于接收第一复位电压。

11.根据权利要求8‑10任一项所述的像素电路，其中，所述第二复位电路包括第七晶体管，

所述第七晶体管的栅极用于接收所述第二复位控制信号，所述第七晶体管的第一极和所述发光元件的第一极连接，所述第七晶体管的第二极用于接收所述第二复位电压。

12.根据权利要求11所述的像素电路，其中，第一极或第二极与所述存储电容直接相连的晶体管中至少一者的漏电流特性优于像素电路中的其他晶体管的漏电流特性。

13.一种显示装置，包括：呈阵列分布的多个像素单元，其中，每个所述像素单元包括如权利要求1‑12任一项所述的像素电路。

14.一种用于权利要求1‑12中任一项所述的像素电路的驱动方法，包括：在每个显示周期依次包括一个写入帧和至少一个保持帧的情况下，在写入帧内，使所述写入控制信号和所述第二复位控制信号同步，并且所述写入帧包括：复位阶段、数据写入和补偿阶段、以及发光阶段；

在每个保持帧内，使所述写入控制信号保持为无效电平，所述第二复位控制信号与所述写入帧的第二复位控制信号具有相同特性，并且所述保持帧包括：与写入帧的数据写入和补偿阶段对应的发光重置阶段以及与写入帧内的发光阶段对应的发光阶段。

15.根据权利要求14所述的驱动方法，其中，所述发光控制信号包括第一发光控制信号和第二发光控制信号，所述驱动方法还包括：在写入帧内使所述第一发光控制信号和所述第二发光控制信号同步，在每个保持帧内，使所述第一发光控制信号保持为有效电平，所述第二发光控制信号与所述写入帧的第二发光控制信号具有相同特性。

说明书

像素电路、显示装置和驱动方法

技术领域

[0001] 本申请涉及显示技术领域，尤其涉及一种像素电路、显示装置和像素电路的驱动方法。

背景技术

[0002] 低温多晶氧化物(LTPO)显示技术由于结合了低温多晶硅(LTPS)和氧化物半导体(例如，氧化铟镓锌IGZO)两种类型的薄膜晶体管，因此可以使显示面板同时具有强驱动能
力和低功率消耗的特点，同时适用于高频显示和低频显示，已经越来越成为显示面板中炙
手可热的技术。

[0003] 另一方面，从显示效果方面来说，希望显示面板的显示画面尽量稳定。

[0004] 因此，需要一种基于LTPO技术的像素电路，并且还可以使得包括多个像素电路的显示面板的显示画面稳定。

发明内容

[0005] 根据本公开的一方面，提供了一种像素电路，包括：驱动电路、数据写入电路、补偿电路、发光控制电路、第一复位电路、第二复位电路和发光元件；所述驱动电路包括控制端、
第一端和第二端，分别与第一节点、第二节点和第三节点连接，且用于控制流经所述第一端
和所述第二端的用于驱动发光元件发光的驱动电流；所述数据写入电路用于在写入控制信
号的控制下将数据信号写入所述驱动电路的第一端；所述补偿电路用于在补偿控制信号的
控制下将所述驱动电路的控制端和第二端电连接，并存储所述驱动电路的控制端的电压；
发光控制电路用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件；第一复
位电路用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端，
第二复位电路用于在第二复位控制信号的控制下将第二复位电压施加至发光元件的第一
极，其中，在每个显示周期依次包括一个写入帧和至少一个保持帧的情况下，在写入帧内，
所述写入控制信号和所述第二复位控制信号同步，在每个保持帧内，所述写入控制信号保
持为无效电平，所述第二复位控制信号与所述写入帧的第二复位控制信号具有相同特性。

[0006] 根据本公开的另一方面，提供了一种显示装置，包括：呈阵列分布的多个像素单元，其中，每个所述像素单元包括如上所述的像素电路。

[0007] 根据本公开的又一方面，还提供了一种用于上述像素电路的驱动方法，包括：在每个显示周期依次包括一个写入帧和至少一个保持帧的情况下，在写入帧内，使所述写入控
制信号和所述第二复位控制信号同步，并且所述写入帧包括：复位阶段、数据写入和补偿阶
段、以及发光阶段；在每个保持帧内，使所述写入控制信号保持为无效电平，所述第二复位
控制信号与所述写入帧的第二复位控制信号具有相同特性，并且所述保持帧包括：与写入
帧的数据写入和补偿阶段对应的发光重置阶段以及与写入帧内的发光阶段对应的发光阶
段。

[0008] 根据本公开的实施例，其中，所述发光控制信号包括第一发光控制信号和第二发光控制信号，该驱动方法还包括：在写入帧内使所述第一发光控制信号和所述第二发光控
制信号同步，在每个保持帧内，使所述第一发光控制信号保持为有效电平，所述第二发光控
制信号与所述写入帧的第二发光控制信号具有相同特性。

附图说明

[0009] 图1A示出了根据本公开实施例的一种基于LTPO技术的像素电路的结构框图。

[0010] 图1B‑1C示出了该像素电路的示例电路结构的电路图以及对应的时序图。

[0011] 图1D‑1E示出了该像素电路的又一种示例电路结构的电路图以及对应的时序图。

[0012] 图2A‑2B结合低频显示，示出了根据本公开实施例的像素电路的第一种示例电路结构的电路图以及对应的时序图。

[0013] 图3A‑3B结合低频显示，示出了根据本公开实施例的像素电路的第二种示例电路结构的电路图以及对应的时序图。

[0014] 图4A‑4B结合低频显示，示出了根据本公开实施例的像素电路的第三种示例电路结构的电路图以及对应的时序图。

[0015] 图5结合低频显示，示出了根据本公开实施例的一种基于LTPO技术的改进的像素电路的结构框图。

[0016] 图6A‑6B结合低频显示，示出了根据本公开实施例的该另一种像素电路的第一种示例电路结构的电路图以及对应的时序图。

[0017] 图7A‑7B结合低频显示，示出了根据本公开实施例的该另一种像素电路的第二种示例电路结构的电路图以及对应的时序图。

[0018] 图8A‑8B结合低频显示，示出了根据本公开实施例的该另一种像素电路的第三种示例电路结构的电路图以及对应的时序图

[0019] 图9示出了根据本公开实施例的显示装置的示意图。

具体实施方式

[0020] 为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公
开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术
人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

[0021] 除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并
不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或
者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似
的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其
等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或
者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、
“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也
可能相应地改变。

[0022] 图1A示出了根据本公开实施例的一种基于LTPO技术的像素电路的结构框图。

[0023] 如图1A所示，像素电路10包括：驱动电路101、数据写入电路102、补偿电路103、发光控制电路104(104‑1和104‑2)、第一复位电路105和第二复位电路106。

[0024] 驱动电路包括控制端、第一端和第二端，且用于控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流。

[0025] 数据写入电路用于在扫描信号(Scan)的控制下将数据信号写入所述驱动电路的第一端。

[0026] 可选地，该扫描信号可以由GOA电路生成，且按行移位施加到各行上的多个所述像素电路，以控制所述像素电路进行数据写入。

[0027] 此外，如将在后续描述的，针对每个像素电路，控制其内部的各个电路的信号由于与扫描信号需要满足特定的时序关系，因此这些信号也是按行移位的。

[0028] 补偿电路用于在补偿控制信号的控制下、或在补偿控制信号和扫描信号的控制下将所述驱动电路的控制端和第二端电连接，并存储所述驱动电路的控制端的电压。

[0029] 发光控制电路用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件。

[0030] 可选地，发光控制电路可以包括第一发光控制电路和第二发光控制电路，相应地发光控制信号可以包括第一发光控制信号和第二发光控制信号。第一发光控制电路用于在
第一发光控制信号的控制下将第一电源端的第一电源电压(VDD)施加至所述驱动电路的第
一端。第二发光控制电路用于在第二发光控制信号的控制下将来自所述驱动电路的第二端
的所述驱动电流施加至发光元件的第一极。第一发光控制信号和第二发光控制信号是相同
的信号(EM)。

[0031] 第一复位电路用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端。

[0032] 第二复位电路用于第二复位控制信号的控制下将第二复位电压施加至发光元件的第一极。

[0033] 可选地，第二复位控制信号为扫描信号或与扫描信号同步，即在进行数据写入的同时也将发光元件的第一极的电压复位，这样可以在将发光元件寄生电容上可能存在的电
荷释放，以保证正常发光。在另一些实施方式中，第二复位控制信号也可以与第一复位控制
信号同步，只要在这一帧的发光控制信号有效之前将发光元件的第一极的电压复位即可。

[0034] 发光元件的第二极连接到第二电源端以接收第二电源电压(VSS)。

[0035] 图1B‑1C示出了该像素电路的示例电路结构的电路图以及对应的时序图。

[0036] 应注意，本文示出的各个示例像素电路对于图1A中的各个电路模块中的电路构成进行了示例描述，但是这不是限定于每个电路模块都必须采用与图1B中描述的完全一致的
结构，例如，驱动电路采用了如图1B所示的电路构成，数据写入电路可以采用不同于图1B所
示的电路构成，例如可以包括更多的晶体管等等，只要能够在扫描信号的控制下将数据电
压施加到第二节点(N2)即可。该理解同样适用于本公开的其他示例电路结构。

[0037] 如图1B所示，所述驱动电路包括第一晶体管(T1)，所述第一晶体管的栅极作为所述驱动电路的控制端和第一节点(N1)连接，所述第一晶体管的第一极作为所述驱动电路的
第一端和第二节点(N2)连接，所述第一晶体管的第二极作为所述驱动电路的第二端和第三
节点(N3)连接。

[0038] 所述数据写入电路包括第二晶体管(T2)，所述第二晶体管的栅极用于接收所述扫描信号(Scan)，所述第二晶体管的第一极用于接收所述数据信号，所述第二晶体管的第二
极与所述第二节点(N2)连接。

[0039] 所述补偿电路包括第三晶体管(T3)和存储电容(Cs)，所述第三晶体管(T3)的栅极用于接收所述补偿控制信号(C)，所述第三晶体管的第一极和所述第三节点连接，所述第三
晶体管的第二极和所述存储电容的第一极以及所述第一节点连接，所述存储电容的第二极
连接到第一电源端用于接收第一电源电压。补偿控制信号(C)为所述扫描信号(Scan)(后文
以此为例)或与其同步。

[0040] 所述第一发光控制电路包括第四晶体管(T4)，所述第四晶体管的栅极用于接收发光控制信号(EM)，所述第四晶体管的第一极连接到第一电源端用于接收所述第一电源电
压，所述第四晶体管的第二极和所述第二节点(N2)连接。

[0041] 所述第二发光控制电路包括第五晶体管(T5)，所述第五晶体管的栅极用于接收发光控制信号(EM)，所述第五晶体管的第一极和所述第三节点(N3)连接，所述第五晶体管的
第二极和所述发光元件的第一极(作为第四节点)连接。

[0042] 所述第一复位电路包括第六晶体管(T6)，所述第六晶体管的栅极用于接收所述第一复位控制信号(RST)，所述第六晶体管的第一极和所述第一节点连接，所述第六晶体管的
第二极用于接收第一复位电压。

[0043] 所述第二复位电路包括第七晶体管(T7)，所述第七晶体管的栅极用于接收所述第二复位控制信号，所述第七晶体管的第一极和所述发光元件的第一极连接，所述第七晶体
管的第二极用于接收所述第二复位电压。该第二复位控制信号可以为发光控制信号(后文
以此为例)或与发光控制信号同步。

[0044] 所述发光控制信号为无效电平时使得第七晶体管复位，所述发光控制信号在有效电平时使得所述驱动电流流经所述发光元件，以进行发光。

[0045] 发光元件的亮度要稳定的一个重要因素是驱动晶体管(第一晶体管)的栅源极电压稳定，因此需要尽可能避免各个节点处的漏电。可以将在驱动电流流通路径之外的晶体
管选择为漏电流特性较好的晶体管，即漏电流特性优于驱动电流流通路径上的晶体管。目
前在显示领域中，采用LTPO TFT具有比采用LTPS TFT更低的驱动功率，例如，LTPS晶体管的
漏电流较大，但是驱动速度快，开态电流大，LTPO晶体管可以指代氧化物晶体管，其漏电流
较小。对于图1B中所示的像素电路，可以将在驱动电流流通路径之外的晶体管(即，晶体管
T2,T3,T6和T7)设置为氧化物晶体管，而驱动电流流通路径上的晶体管(T1,T4,T5)采用
LTPS以保证快的驱动速度。

[0046] 此外，在图1B所示的像素电路中，第一和第二发光控制电路中的晶体管以及驱动晶体管(T1,T4,T5)的极性被示出与数据写入电路、第一和第二复位电路中的晶体管(T2,
T3,T6,T7)的极性是相反的。但是可以根据实际情况而适应地改变。

[0047] 以下结合图1C对图1B所示像素电路的驱动方式以及工作过程进行描述。

[0048] 如图1C所示，包括复位阶段、数据写入和补偿阶段、和发光阶段。

[0049] 在复位阶段，使所述第一复位控制信号为有效电平，扫描信号、发光控制信号为无效电平。

[0050] 这样，由于第一复位控制信号为有效电平，发光控制信号为无效电平，因此第六晶体管(T6)导通，第七晶体管(T7，与发光控制电路的晶体管极性相反，因此是EM无效时导通)
导通，其余晶体管均关断，以将第一复位电压提供到第一节点(N1)，并将第二复位电压提供
到发光元件的第一极(第四节点)，此时第一节点电压为Vint1，第四节点的电压为Vint2，第
二节点、第三节点的电压在前一阶段结束后浮置。

[0051] 在数据写入和补偿阶段，使扫描信号为有效电平，第一复位控制信号和发光控制信号为无效电平。

[0052] 这样，第一晶体管T1、第二晶体管T2、第三晶体管T3和第七晶体管T7导通，其余晶体管关断，第一晶体管T1形成二极管连接，数据信号Data依次经过第二晶体管T2、第一晶体
管T1和第三晶体管T3向第一节点N1充电，直至第一节点N1的电压为Vdata+Vth时充电结束，
第二节点N2的电压为Vdata，第三节点N3的电压为Vdata+Vth，从而完成第一晶体管T1的阈
值电压Vth的提取和数据电压Vdata的写入，此时存储电容上的电压值为Vdata+Vth‑VDD，即
第一晶体管T1的阈值电压Vth储存于存储电容中。

[0053] 此外，在数据写入和补偿阶段中，由于第二复位电路中的第七晶体管T7仍然导通，因此仍然在对发光元件的第一极(第四节点)的电压进行复位。

[0054] 在发光阶段，使所述发光控制信号为有效电平，扫描信号、第一复位控制信号为无效电平。

[0055] 这样，第一晶体管T1、第四晶体管T4和第五晶体管T5导通，其余晶体管关断，电流从VDD流向VSS，此时，第一节点N1的电压由于存储电容仍为Vdata+Vth，第二节点的电压为
VDD，第三节点N3的电压为发光元件的第一极的电压。第一晶体管T1的栅源极电压差为：Vgs
＝N1电压‑N2电压＝Vdata+Vth‑VDD，流经发光元件的驱动电流I＝K(Vgs‑Vth)2＝K(Vdata+
Vth‑VDD‑Vth)2＝K(Vdata‑VDD)2，其中，K为晶体管的本征因子。由此可知，流经发光元件的
驱动电流I与第一晶体管T1的阈值电压Vth无关，该像素电路实现了对第一晶体管T1的阈值
电压Vth的补偿。

[0056] 发光控制信号可以在第一复位控制信号之前或与第一复位控制信号同时从有效电平(图中为低电平)变为无效电平(图中为高电平)，并且在数据写入和补偿阶段结束(扫
描信号重新变为无效电平)之后或结束时又重新变为有效电平，以基于当前显示帧的新写
入的数据进行发光。例如在图1C中示为在第一复位控制信号前一个时钟周期从有效电平变
为无效电平，且在数据写入阶段结束之后三个时钟周期又重新变为有效电平。在发光控制
信号为无效电平期间，均对发光元件的第一极的电压进行复位操作。

[0057] 当然，也可以以其他方式设置发光控制信号，只需在复位阶段和数据写入和补偿阶段期间保持无效电平即可。

[0058] 在本公开的实施例中示出的各个像素电路中，发光元件可以为有机发光二极管(OLED),其第一极为OLED的阳极，第二级为OLED的阴极。

[0059] 在本公开中，第一电源电压VDD可以是例如5V、4.6V等大于0的直流电压。第二电源电压VSS可以是例如0V、‑2V等小于等于0的直流电压。第一复位电压和第二复位电压可以相
同，例如，均为第二电源电压VSS，当然两者也可以取不同的小于等于0的其他值。

[0060] 驱动电路中的驱动晶体管(第一晶体管T1)的阈值电压Vth可以大于或等于‑5V而小于或等于‑2V，优选情况下，Vth可以大于或等于‑4V而小于或等于‑2.5V；例如，Vth可以
为‑4V、‑3.5V、‑3V或‑2.5V，但不以此为限。

[0061] 在参考图1B‑1C描述的像素电路中，采用氧化物晶体管，可以减小电路中的漏电，并且由于采用发光控制信号来控制用于对发光元件的第一极上的电压的复位，大幅加长了
第二复位电压对发光元件的复位时间，确保了发光元件上的电压的完全释放，节省了信号
开销；并且在数据写入电路的第二晶体管与补偿电路的第三晶体管均为同类型的氧化物晶
体管时，可以用同一个信号(即，扫描信号)驱动，因此不需要单独的两个信号，也可以节省
信号开销，有利于窄边框的设计和生成各个信号的信号生成电路(例如，GOA电路)的整体功
耗的降低。

[0062] 图1D‑1E示出了该像素电路的又一种示例电路结构的电路图以及对应的时序图。

[0063] 由于该种示例电路结构与参考图1B‑1C描述的示例结构大部分相同，因此以下仅对不同的部分进行描述。

[0064] 如图1D所示，在参考图1B描述的示例结构的基础上，还增加了第三复位电路。第三复位电路用于在第三复位控制信号的控制下，将第三复位电压施加到驱动晶体管的第一端
(即，第二节点)。第三复位控制信号可以是第一复位控制信号或与第一复位控制信号同步。

[0065] 在图1D中，所述第三复位电路包括复位晶体管(Tr)，所述复位晶体管的栅极用于接收所述第三复位控制信号，所述第六晶体管的第一极和所述第二节点连接，所述第六晶
体管的第二极用于接收第三复位电压。第三复位电压为直流电压，例如，5V，或者与第一电
源电压相同，以减少线路。

[0066] 同样的，该复位晶体管也可以选择为氧化物晶体管。

[0067] 图1E中示出的时序图与图1C中的时序图相同。区别仅在于，在复位阶段，复位晶体管(Tr)在第一复位控制信号(RST)的控制下导通，将第三复位电压施加到第二节点(N2)，并
且第一节点也被拉低到第一复位电压。这样除了能够减小漏电流之外，还可以对第一晶体
管(T1)的栅源电压进行复位，利于第一晶体管的恢复速度加快，因此会改善第一晶体管的
迟滞现象，提升迟滞恢复速度，有利于提高第一晶体管的稳定性，进而可以在高低频显示
(例如从视频切换到显示静止图像)切换时保持显示画面亮度，降低抖动风险。

[0068] 采用基于LTPO技术的晶体管的一种应用是在低频显示时降低驱动功耗。

[0069] 如前面所述的，LTPS晶体管的漏电流较大，为了保持显示面板的各像素电路中的电容上的电压，即使显示例如静止图像时仍需要较高的数据刷新率(例如，60Hz，即1s内刷
新60次)以不停地对电容充电，功耗较大。LTPO晶体管是氧化物晶体管，其漏电流较小，使得
电容上的电压能够保持较长时间，因此可以将电路中容易漏电的部分的晶体管(例如，其第
一极或第二极与电容的一个电极或者驱动晶体管的栅极直接相连的晶体管)采用氧化物晶
体管(IGZO晶体管)，因此在显示静止图像时可以以很低的频率(例如，1Hz，即1s内刷新1次)
进行数据刷新，从而使像素电路适于实现低频驱动，降低显示面板的功耗。因此，本公开介
绍的示例像素电路均采用了LTPO晶体管。

[0070] 显示面板上的待显示内容(诸如视频)可能需要高数据刷新频率，例如60Hz的频率，即一秒钟刷新60次，每两次刷新之间(1s/60)完成所有行的像素的数据写入，将开始第
一行的像素电路的数据写入和完成最后一行的像素电路的数据写入之间的时长与一个显
示帧的时长对应，因此在这种情况下1s包括60个显示帧。

[0071] 而另一些待显示内容可能不需要高的数据刷新频率，例如静止图像，只需要1Hz的数据刷新频率即可，即一秒钟仅更新1次显示数据。由于一般时钟信号是确定的，因此显示
帧的时长相对于不同的数据刷新频率是不变的，这样，在显示周期(例如1s)的第一个显示
帧(称为写入帧)内完成了所有行的像素电路的数据写入，在后续的显示帧(称为保持帧或
跳帧)中每个像素电路仍根据其存储电容上的电压，并根据发光控制信号而控制发光元件
进行发光。

[0072] 以下将对高频显示和低频显示，特别是低频显示时更多的像素电路的工作过程进行进一步的介绍。

[0073] 图2A‑2B结合低频显示，示出了像素电路的第一种示例电路结构的电路图以及对应的时序图。

[0074] 图2A示出的示例电路结构与图1B所示的示例电路结构相同，区别在于施加到数据写入电路、补偿电路、第二复位电路的晶体管类型和/或各个控制信号与图1B所示出的不
同。

[0075] 具体如图2A所示，相比图1B所示的电路，采用了数量更少的氧化物晶体管，即仅第三晶体管和第六晶体管为氧化物晶体管，因此速度更快。

[0076] 数据写入电路包括第二晶体管(T2)，所述第二晶体管的栅极用于接收所述扫描信号，所述第二晶体管的第一极用于接收所述数据信号，所述第二晶体管的第二极与所述第
二节点(N2)连接。该第二晶体管为低温多晶硅晶体管。

[0077] 所述补偿电路包括第三晶体管(T3)和存储电容(Cs)，所述第三晶体管(T3)的栅极用于接收所述补偿控制信号(不再是扫描信号)，所述第三晶体管的第一极和所述第三节点
连接，所述第三晶体管的第二极和所述存储电容的第一极以及所述第一节点连接，所述存
储电容的第二极连接到第一电源端用于接收第一电源电压。由于第三晶体管(T3)的第二极
与存储电容的第一极连接，因此第三晶体管为氧化物晶体管。

[0078] 所述第二复位电路包括第七晶体管(T7)，所述第七晶体管的栅极用于接收所述第二复位控制信号(扫描信号而不是发光控制信号)，所述第七晶体管的第一极和所述发光元
件的第一极连接，所述第七晶体管的第二极用于接收所述第二复位电压。该第七晶体管为
低温多晶硅晶体管。

[0079] 以下结合图2B对图2A所示像素电路的驱动方式以及工作过程进行描述。

[0080] 应注意，在本公开中描述的各个时序图针对的是不需要高数据刷新频率的情况(后文也称为低频显示)，而在需要高数据刷新频率的情况下，每个显示帧(例如，1s内60个
显示帧)的驱动时序都与如参考图2B、3B、4B、6B、7B或8B所描述的写入帧的时序相同，因此
不进行描述。

[0081] 如图2B所示，针对写入帧，包括复位阶段、数据写入和补偿阶段(t2)、和发光阶段(t3)。

[0082] 在复位阶段，使所述第一复位控制信号为有效电平，扫描信号、补偿控制信号、发光控制信号为无效电平。

[0083] 这样，由于第一复位控制信号为有效电平，因此第六晶体管(T6)导通，其余晶体管均关断，以将第一复位电压提供到第一节点(N1)，此时第一节点电压为Vint1，第二节点、第
三节点、发光元件的第一极(第四节点)的电压在前一阶段结束后浮置。

[0084] 在数据写入和补偿阶段，使所述第一复位控制信号和发光控制信号为无效电平，扫描信号和补偿控制信号为有效电平。

[0085] 这样，第一晶体管T1、第二晶体管T2、第三晶体管T3和第七晶体管T7导通，其余晶体管关断，第一晶体管T1形成二极管连接，数据信号Data依次经过第二晶体管T2、第一晶体
管T1和第三晶体管T3向第一节点N1充电，直至第一节点N1的电压为Vdata+Vth时充电结束，
第二节点N2的电压为Vdata，第三节点N3的电压为Vdata+Vth，从而完成第一晶体管T1的阈
值电压Vth的提取和数据电压Vdata的写入，此时存储电容上的电压值为Vdata+Vth‑VDD，即
第一晶体管T1的阈值电压Vth储存于存储电容中。

[0086] 此外，在数据写入和补偿阶段中，还向发光元件的第一极施加了第二复位电压，使得后续根据写入的数据发光。

[0087] 在发光阶段，使所述发光控制信号为有效电平，扫描信号、补偿控制信号、第一复位控制信号和第二复位控制信号为无效电平。

[0088] 这样，第一晶体管T1、第四晶体管T4和第五晶体管T5导通，其余晶体管关断，电流从VDD流向VSS，此时，第一节点N1的电压由于存储电容仍为Vdata+Vth，第二节点的电压为
VDD，第三节点N3的电压为发光元件的第一极的电压。第一晶体管T1的栅源极电压差为：Vgs
2
＝N1电压‑N2电压＝Vdata+Vth‑VDD，流经发光元件的驱动电流I＝K(Vgs‑Vth) ＝K(Vdata+
2 2
Vth‑VDD‑Vth)＝K(Vdata‑VDD) ，其中，K为晶体管的本征因子。由此可知，流经发光元件的
驱动电流I与第一晶体管T1的阈值电压Vth无关，该像素电路实现了对第一晶体管T1的阈值
电压Vth的补偿。

[0089] 针对每个显示周期内的写入帧之后的每个保持帧，无需再进行数据写入，只需要能够保证第一电源端到第二电源端之间的电流路径，因此补偿控制信号、第一复位控制信
号在保持帧期间可以保持无效电平。

[0090] 此外，为了使得每一帧的显示亮度均衡，而显示亮度是与发光控制信号的占空比相关的，因此保持帧中发光控制信号(EM)仍然需要与写入帧中的发光控制信号的占空比相
同，而不是保持有效。

[0091] 再进一步，在写入帧中，发光控制信号从有效电平变为无效电平之后，发光元件的第一极由于寄生电容的存在，会有一个电荷释放过程，并且在数据写入和补偿阶段完成了
对发光元件的第一极(示为N4)的电压的复位，当进入发光阶段时，发光控制信号再次变为
有效电平，会存在对寄生电容进行充电的过程，因此在发光元件的第一极上会存在电压降
低又增加的过程。因此，在保持帧中，为了保持各个显示帧中的发光元件的显示亮度相同，
因此在每个保持帧中也需要在该发光元件的第一极上形成相同的电压降低又增加的过程。
这样，对于每个显示帧(写入帧和每个保持帧)，进入发光阶段时都是从第二复位电压开始
对发光元件的寄生电容进行充电，直到电压稳定。

[0092] 即，在保持帧中包括与写入帧中的数据写入和补偿阶段对应的发光重置阶段以及与写入帧中的发光阶段对应的发光阶段。

[0093] 在发光重置阶段，使所述第二复位控制信号为有效电平，写入控制信号、补偿控制信号、第一复位控制信号和发光控制信号均为无效电平。

[0094] 这样，第一晶体管T1以及仅由扫描信号控制的第二晶体管T2和第七晶体管T7导通，其余晶体管关断，发光元件不会发光，通过导通第七晶体管T7可以向发光元件的第一极
施加第二复位电压(Vint1)。

[0095] 发光阶段中的各个信号的设置方式和电路的工作过程与写入帧中的类似，即仅EM为有效电平，这里不再重复。

[0096] 在所述保持帧的发光重置阶段和发光阶段之外的阶段，使所述扫描信号、补偿控制信号、第一复位控制信号和发光控制信号均为无效电平。

[0097] 图3A‑3B结合低频显示，示出了该像素电路的第二种示例电路结构的电路图以及对应的时序图。

[0098] 由于该第二种示例电路结构与图2A所示的第一种示例结构大部分相同，因此以下仅对不同的部分进行描述。

[0099] 如图3A所示，驱动电路、数据写入电路、补偿电路、发光控制电路以及第二复位电路均与如参考图2A描述的第一种示例结构中的相同。

[0100] 在图3A中，所述第一复位电路包括第六晶体管(T6)，所述第六晶体管的栅极用于接收所述第一复位控制信号，所述第六晶体管的第一极和所述第三节点连接，所述第六晶
体管的第二极用于接收第一复位电压。

[0101] 同样的，可以将与存储电容直接相连的第三晶体管选择为氧化物晶体管，以避免存储电容的漏电。

[0102] 以下结合图3B对图3A所示像素电路的驱动方式以及工作过程进行描述。

[0103] 如图3B所示，同样的，针对写入帧，包括复位阶段、数据写入和补偿阶段(t2)、和发光阶段(t3)。

[0104] 在复位阶段，使所述第一复位控制信号、补偿控制信号为有效电平，扫描信号、发光控制信号为无效电平。

[0105] 这样，由于第一复位控制信号和补偿控制信号为有效电平，因此第三晶体管(T3)和第六晶体管(T6)导通，其余晶体管均关断，以将第一复位电压经由导通的T3和T6提供到
第一节点(N1)，此时第一节点电压为Vint1，第二节点、第三节点、发光元件的第一极的电压
在前一阶段结束后浮置。

[0106] 在数据写入和补偿阶段，使所述第一复位控制信号和发光控制信号为无效电平，扫描信号和补偿控制信号为有效电平。

[0107] 这样，第一晶体管T1、第二晶体管T2、第三晶体管T3和第七晶体管T7导通，其余晶体管关断，第一晶体管T1形成二极管连接，数据信号Data依次经过第二晶体管T2、第一晶体
管T1和第三晶体管T3向第一节点N1充电，直至第一节点N1的电压为Vdata+Vth时充电结束，
第二节点N2的电压为Vdata，第三节点N3的电压为Vdata+Vth，从而完成第一晶体管T1的阈
值电压Vth的提取和数据电压Vdata的写入，此时存储电容上的电压值为Vdata+Vth‑VDD，即
第一晶体管T1的阈值电压Vth储存于存储电容中。

[0108] 此外，在数据写入和补偿阶段中，还向发光元件的第一极施加了第二复位电压，使得后续根据写入的数据发光。

[0109] 在发光阶段，使所述发光控制信号为有效电平，扫描信号、补偿控制信号、第一复位控制信号和第二复位控制信号为无效电平。

[0110] 这样，第一晶体管T1、第四晶体管T4和第五晶体管T5导通，其余晶体管关断，电流从VDD流向VSS，此时，第一节点N1的电压由于存储电容仍为Vdata+Vth，第二节点的电压为
VDD，第三节点N3的电压为发光元件的第一极的电压。第一晶体管T1的栅源极电压差为：Vgs
2
＝N1电压‑N2电压＝Vdata+Vth‑VDD，流经发光元件的驱动电流I＝K(Vgs‑Vth) ＝K(Vdata+
2 2
Vth‑VDD‑Vth)＝K(Vdata‑VDD) ，其中，K为晶体管的本征因子。由此可知，流经发光元件的
驱动电流I与第一晶体管T1的阈值电压Vth无关，该像素电路实现了对第一晶体管T1的阈值
电压Vth的补偿。

[0111] 同样地，在保持帧中包括与写入帧中的数据写入和补偿阶段对应的发光重置阶段以及与写入帧中的发光阶段对应的发光阶段。

[0112] 发光重置阶段和发光阶段的更多细节与前文参考图2B描述的内容相同，因此这里不再重复描述。

[0113] 图4A‑4B结合低频显示，示出了该像素电路的第三种示例电路结构的电路图以及对应的时序图。

[0114] 由于该第三种示例电路结构与第一种和第二种示例结构大部分相同，因此以下仅对不同的部分进行描述。

[0115] 如图4A所示，驱动电路、数据写入电路、发光控制电路、第一复位电路和第二复位电路均与如参考图2A描述的第一种示例结构中的相同。

[0116] 在图4A中，补偿电路包括第三晶体管(T3)、第八晶体管(T8)和存储电容。

[0117] 所述第三晶体管(T3)的栅极用于接收所述扫描信号，所述第三晶体管的第一极和所述第三节点连接，所述第三晶体管的第二极与第五节点连接，所述第三晶体管(T3)在所
述扫描信号的控制下可以将第三节点与第五节点连接。

[0118] 所述第八晶体管(T8)的第一极连接第五节点，所述第八晶体管(T8)的第二极与所述存储电容的第一极以及所述第一节点连接，所述存储电容的第二极连接到第一电源端以
用于接收第一电源电压(VDD)，所述第八晶体管(T3)在所述补偿控制信号的控制下可以将
第五节点与第一节点连接，进而将第三节点与第一节点连接(在进行补偿时扫描信号为有
效电平)。

[0119] 同样的，可以将与存储电容直接相连的第八晶体管选择为氧化物晶体管，以避免存储电容的漏电。

[0120] 以下结合图4B对图4A所示像素电路的驱动方式以及工作过程进行描述。

[0121] 如图4B所示，同样的，针对写入帧，包括复位阶段、数据写入和补偿阶段(t2)、和发光阶段(t3)。

[0122] 在复位阶段，使所述第一复位控制信号、补偿控制信号为有效电平，扫描信号、发光控制信号为无效电平。

[0123] 这样，由于第一复位控制信号和补偿控制信号为有效电平，因此第六晶体管(T6)和第八晶体管(T8)导通，其余晶体管均关断，以将第一复位电压经由导通的T3和T6提供到
第一节点(N1)，此时第一节点和第五节点的电压为Vint1，第二节点、第三节点、发光元件的
第一极(第四节点)的电压为前一阶段结束时的电压。

[0124] 在数据写入和补偿阶段，使所述第一复位控制信号和发光控制信号为无效电平，扫描信号和补偿控制信号为有效电平。

[0125] 这样，第一晶体管T1、第二晶体管T2、第三晶体管T3、第七晶体管T7和第八晶体管T8导通，其余晶体管关断，第一晶体管T1形成二极管连接，数据信号Data依次经过第二晶体
管T2、第一晶体管T1、第三晶体管T3和第八晶体管T8向第一节点N1充电，直至第一节点N1的
电压为Vdata+Vth时充电结束，第二节点N2的电压为Vdata，第三节点N3和第五节点N5的电
压为Vdata+Vth，从而完成第一晶体管T1的阈值电压Vth的提取和数据电压Vdata的写入，此
时存储电容上的电压值为Vdata+Vth‑VDD，即第一晶体管T1的阈值电压Vth储存于存储电容
中。

[0126] 此外，在数据写入和补偿阶段中，还向发光元件的第一极施加了第二复位电压，使得后续根据写入的数据发光。

[0127] 在发光阶段，使所述发光控制信号为有效电平，扫描信号、补偿控制信号、第一复位控制信号和第二复位控制信号为无效电平。

[0128] 这样，第一晶体管T1、第四晶体管T4和第五晶体管T5导通，其余晶体管关断，电流从VDD流向VSS，此时，第一节点N1的电压由于存储电容仍为Vdata+Vth，第二节点的电压为
VDD，第三节点N3的电压为发光元件的第一极(N4)的电压，第五节点的电压在前一阶段结束
后浮置。第一晶体管T1的栅源极电压差为：Vgs＝N1电压‑N2电压＝Vdata+Vth‑VDD，流经发
2 2 2
光元件的驱动电流I＝K(Vgs‑Vth) ＝K(Vdata+Vth‑VDD‑Vth) ＝K(Vdata‑VDD) ，其中，K为
晶体管的本征因子。由此可知，流经发光元件的驱动电流I与第一晶体管T1的阈值电压Vth
无关，该像素电路实现了对第一晶体管T1的阈值电压Vth的补偿。

[0129] 同样地，在保持帧中包括与写入帧中的数据写入和补偿阶段对应的发光重置阶段以及与写入帧中的发光阶段对应的发光阶段。

[0130] 发光重置阶段和发光阶段的更多细节与前文参考图2B和3B描述的内容相同，因此这里不再重复描述。

[0131] 以上参考图2A、3A和4A描述的各个示例电路结构和对应的工作过程，以及如将在后文描述的各个晶体管可以根据需要而选择是P型或者N型，对应的有效电平可以分别为低
电平和高电平。当晶体管为P型时，第一极是指源极，第二极是指漏极，类似的，当晶体管为N
型时，第一极是指漏极，第二极是指源极。

[0132] 以上参考图1A‑图4B描述的像素电路，由于采用了LPTO技术，因此可以在低频显示的时候具有小的驱动功耗，并且由于在保持帧中仍然设置发光重置阶段，使得可以使得对
于每个显示周期内的每个显示帧显示亮度是均衡的，因此具有良好的显示效果。

[0133] 申请人还发现，上述像素电路带来上述益处，但是也存在一定的缺陷。在上述像素电路中，在保持帧中设置了发光重置阶段，在该发光重置阶段中扫描信号为有效信号，因此
即使在低频显示的情况下，扫描信号仍然是高频切换的，结合图2A‑4B看到，当发光控制信
号为无效，从而第四晶体管T4关断时，此时数据电压会频繁施加到第二节点N2，由于第一节
点N1和第二节点N2之间存在寄生电容，因此第二节点N2的电压波动在保持帧中会对第一节
点N1的电压产生一定的干扰，使得存储电容存储的电压发生变化，从而在发光阶段时驱动
晶体管的栅源极电压会发生变化，因此会影响OLED的显示亮度。

[0134] 由于在写入帧中，在发光阶段时，第一节点N1的电压由于存储电容的存在而为Vdata+Vth，第二节点的电压为VDD，希望在保持帧中也保持这两个节点的电压差，这样就可
以使得在低频显示时每个像素电路的发光元件的显示亮度是稳定的，从而使得显示面板的
显示画面稳定。

[0135] 因此，本公开的实施例还提出了一种改进的像素电路，以在实现前面所述的像素电路的益处之外，还能使得在低频显示时，显示面板的显示画面更稳定。

[0136] 图5结合低频显示，示出了根据本公开实施例的改进的像素电路的结构框图。图5所示的像素电路与参考图1A描述的像素电路的结构相同，只是在控制各部分电路的信号方
面进行了调整。

[0137] 如图5所示，类似地，像素电路10包括：驱动电路101、数据写入电路102、补偿电路103、发光控制电路104(104‑1和104‑2)、第一复位电路105和第二复位电路106。

[0138] 驱动电路101包括控制端、第一端和第二端，且用于控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流。

[0139] 数据写入电路102用于在写入控制信号的控制下将数据信号写入所述驱动电路的第一端(N2)。

[0140] 补偿电路103用于在补偿控制信号的控制下、或在补偿控制信号和写入控制信号的控制下将所述驱动电路的控制端(N1)和第二端(N3)电连接，并存储所述驱动电路的控制
端的电压。

[0141] 发光控制电路104用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件。

[0142] 可选地，发光控制电路可以包括第一发光控制电路和第二发光控制电路，相应地发光控制信号可以包括第一发光控制信号和第二发光控制信号。第一发光控制电路用于在
第一发光控制信号(EM1)的控制下将第一电源端的第一电源电压(VDD)施加至所述驱动电
路的第一端。第二发光控制电路用于在第二发光控制信号(EM2)的控制下将来自所述驱动
电路的第二端的所述驱动电流施加至发光元件的第一极。第一发光控制信号和第二发光控
制信号可以是相同或不同的信号。

[0143] 第一复位电路用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端。

[0144] 第二复位电路用于第二复位控制信号的控制下将第二复位电压施加至发光元件的第一极。

[0145] 这样，通过将在保持帧中仍需要的高频信号‑第二复位控制信号(仍示为Scan)与写入控制信号独立，在保持帧中使得写入控制信号为无效电平，从而数据不会输入到第二
节点N2，因此不会引起第一节点N1的电压波动，由于氧化物晶体管较优的漏电流特性，第一
节点N1的电压仍可保持在前一发光阶段结束时的Vdata+Vth。当在保持帧中，发光控制信号
(第一发光控制信号和第二发光控制信号相同的情况)变为有效电平时，第二节点N2的电压
为VDD，因此，第一节点N1和第二节点的电压差仍然与在写入帧中的电压差相同，因此显示
亮度是稳定的，显示面板的显示效果也是稳定的。这时，在每个显示帧中出现的第二复位控
制信号可以被认为具有相同特性，例如在每个显示帧的相同时刻电平从无效电平变为有效
电平，然后持续相同的时间又恢复无效电平。

[0146] 此外，为了使第二节点N2的电压更好地稳定在第一电源电压VDD，除了使第二复位控制信号与写入控制信号独立之外，还可以附加地将第一发光控制信号和第二发光控制信
号在保持帧中设置为不同的信号。

[0147] 例如，在写入帧内所述第一发光控制信号(EM1)和所述第二发光控制信号(EM2)同步，并且在写入帧之后的每个保持帧内，所述第二发光控制信号(EM2)为有效电平，所述第
一发光控制信号与写入帧中的第一发光控制信号具有相同特性。

[0148] 这样，在每个保持帧的起始点，即将第一发光控制电路启用(即将第四晶体管T4导通)，这样第一电源电压VDD被施加到第二节点N2，在进入发光阶段之前即将第二节点N2的
电压稳定在VDD，则进一步地稳定了在发光阶段时候的显示亮度。

[0149] 也就是说，在保持帧中，只有第二复位控制信号、或者第二复位控制信号和第二发光控制信号仍然是按行移位的(例如，从第一行像素移位到最后一行像素)，其余控制信号
均是保持无效电平或有效电平。

[0150] 图6A‑6B结合低频显示，示出了该改进的像素电路的第一种示例电路结构的电路图以及对应的时序图。这与前文参考图2A描述的电路图相对应。

[0151] 如图6A所示，与图2A类似的，所述驱动电路包括第一晶体管(T1)，所述第一晶体管的栅极作为所述驱动电路的控制端和第一节点(N1)连接，所述第一晶体管的第一极作为所
述驱动电路的第一端和第二节点(N2)连接，所述第一晶体管的第二极作为所述驱动电路的
第二端和第三节点(N3)连接。

[0152] 所述数据写入电路包括第二晶体管(T2)，所述第二晶体管的栅极用于接收写入控制信号(Sp)，所述第二晶体管的第一极用于接收所述数据信号(Vdata)，所述第二晶体管的
第二极与所述第二节点(N2)连接。

[0153] 所述补偿电路包括第三晶体管和存储电容，所述第三晶体管(T3)的栅极用于接收所述补偿控制信号(C)，所述第三晶体管的第一极和所述第三节点连接，所述第三晶体管的
第二极和所述存储电容的第一极以及所述第一节点连接，所述存储电容的第二极连接到第
一电源端用于接收第一电源电压。

[0154] 所述第一发光控制电路包括第四晶体管(T4)，所述第四晶体管的栅极用于接收所述第一发光控制信号(EM1)，所述第四晶体管的第一极连接到第一电源端用于接收所述第
一电源电压，所述第四晶体管的第二极和所述第二节点(N2)连接。

[0155] 所述第二发光控制电路包括第五晶体管(T5)，所述第五晶体管的栅极用于接收所述第二发光控制信号(EM2)，所述第五晶体管的第一极和所述第三节点(N3)连接，所述第五
晶体管的第二极和所述发光元件的第一极(作为第四节点)连接。

[0156] 所述第一复位电路包括第六晶体管(T6)，所述第六晶体管的栅极用于接收所述第一复位控制信号(RST)，所述第六晶体管的第一极和所述第一节点连接，所述第六晶体管的
第二极用于接收第一复位电压。

[0157] 所述第二复位电路包括第七晶体管(T7)，所述第七晶体管的栅极用于接收所述第二复位控制信号(Scan)，所述第七晶体管的第一极和所述发光元件的第一极连接，所述第
七晶体管的第二极用于接收所述第二复位电压。

[0158] 可选地，第二复位控制信号可以是像素电路的扫描信号，例如，由GOA电路生成的按行移位的信号，逐行提供给各行像素电路。

[0159] 可选地，将第三晶体管T3和第六晶体管T6仍然选择为氧化物晶体管，而其余晶体管仍然选择为低温多晶硅晶体管。

[0160] 以下结合图6B对图6A所示像素电路的驱动方式以及工作过程进行描述。

[0161] 应注意，以下参考图6B描述的时序图针对的低频显示的情况，而在高频显示的情况下，每个显示帧的驱动时序都与如参考图6B所描述的写入帧的时序相同，因此不进行描
述。

[0162] 如图6B所示，针对写入帧，包括复位阶段、数据写入和补偿阶段、和发光阶段。

[0163] 在复位阶段，使所述第一复位控制信号为有效电平，写入控制信号、第二复位控制信号、补偿控制信号、所述第一发光控制信号和第二发光控制信号为无效电平。

[0164] 这样，由于第一复位控制信号为有效电平，因此第六晶体管(T6)导通，其余晶体管均关断，以将第一复位电压提供到第一节点(N1)，此时第一节点电压为Vint1，第二节点、第
三节点、发光元件的第一极(第四节点)的电压在前一阶段结束后浮置。

[0165] 在数据写入和补偿阶段，使所述第一复位控制信号、所述第一发光控制信号和第二发光控制信号为无效电平，写入控制信号、第二复位控制信号和补偿控制信号为有效电
平。

[0166] 这样，第一晶体管T1、第二晶体管T2、第三晶体管T3和第七晶体管T7导通，其余晶体管关断，第一晶体管T1形成二极管连接，数据信号Data依次经过第二晶体管T2、第一晶体
管T1和第三晶体管T3向第一节点N1充电，直至第一节点N1的电压为Vdata+Vth时充电结束，
第二节点N2的电压为Vdata，第三节点N3的电压为Vdata+Vth，从而完成第一晶体管T1的阈
值电压Vth的提取和数据电压Vdata的写入，此时存储电容上的电压值为Vdata+Vth‑VDD，即
第一晶体管T1的阈值电压Vth储存于存储电容中。

[0167] 此外，在数据写入和补偿阶段中，还向发光元件的第一极施加了第二复位电压，使得后续根据写入的数据发光。

[0168] 在发光阶段，使所述第一发光控制信号和第二发光控制信号为有效电平，写入控制信号、第二复位控制信号、补偿控制信号、第一复位控制信号和第二复位控制信号为无效
电平。

[0169] 这样，第一晶体管T1、第四晶体管T4和第五晶体管T5导通，其余晶体管关断，电流从VDD流向VSS，此时，第一节点N1的电压由于存储电容仍为Vdata+Vth，第二节点的电压为
VDD，第三节点N3的电压为发光元件的第一极的电压。第一晶体管T1的栅源极电压差为：Vgs
＝N1电压‑N2电压＝Vdata+Vth‑VDD，流经发光元件的驱动电流I＝K(Vgs‑Vth)2＝K(Vdata+
Vth‑VDD‑Vth)2＝K(Vdata‑VDD)2，其中，K为晶体管的本征因子。由此可知，流经发光元件的
驱动电流I与第一晶体管T1的阈值电压Vth无关，该像素电路实现了对第一晶体管T1的阈值
电压Vth的补偿。

[0170] 在写入帧中，写入控制信号(Sp)和第二复位控制信号(Scan)是同步的。

[0171] 针对每个保持帧，在保持帧中第一发光控制信号(EM1)保持为有效电平，且写入控制信号(Sn)保持为无效电平。此外，补偿控制信号(C)和第一复位信号(RST)也保持为无效
电平。

[0172] 这样，每个保持帧中第二节点的电压保持为第一电源电压VDD。

[0173] 同样地，每个保持帧包括与写入帧中的数据写入和补偿阶段对应的发光重置阶段以及与写入帧中的发光阶段对应的发光阶段。

[0174] 在发光重置阶段，使第一发光控制信号为有效电平，写入控制信号为无效电平，所述第二复位控制信号为有效电平，补偿控制信号、第一复位控制信号和第二发光控制信号
均为无效电平。

[0175] 这样，第一晶体管T1、第四晶体管T4以及第七晶体管T7导通，其余晶体管关断，发光元件不会发光，通过导通第七晶体管T7可以向发光元件的第一极施加第二复位电压
(Vint1)，第二节点N2的电压保持为VDD。

[0176] 在发光阶段，使第一发光控制信号为有效电平，写入控制信号为无效电平，第二发光控制信号为有效电平，所述第二复位控制信号、补偿控制信号、第一复位控制信号均为无
效电平。

[0177] 这样，驱动电流将从第一电源电压经T4、T1、T5流向发光元件，使其发光。

[0178] 在所述保持帧的发光重置阶段和发光阶段之外的阶段，使第一发光控制信号为有效电平，写入控制信号为无效电平，所述第二复位控制信号、补偿控制信号、第一复位控制
信号和第二发光控制信号为无效电平。

[0179] 结合参考图6B的时序图可知，在保持帧中，由写入控制信号控制的第二晶体管保持关断，因此数据写入电路被禁用，因此即使第二复位控制信号(可以是扫描信号)需要是
高频使得显示亮度均匀，但是由于写入控制信号与其是独立的且是无效的，数据电压不会
频繁地写入第二节点N2，因此第二节点N2的电压能够相对稳定，不会对第一节点N1的电压
进行干扰。

[0180] 进一步地，在保持帧中，由第一发光控制信号控制的第四晶体管保持导通，因此第一发光控制电路保持启用，因此第二节点N2的电压被保持在VDD，得到了更好的稳定。

[0181] 可见，将写入控制信号与第二复位控制信号独立设置，或者在前者的同时还将第一发光控制信号和第二发光控制信号独立设置都能够对低频显示时的显示画面的稳定(通
过稳定第二节点N2的电压)进行优化，虽然图6A‑6B中对两者组合的实施方式进行了详细介
绍，但是只选择其中一种方式也能起到使低频显示时的显示画面的稳定的效果。

[0182] 图7A‑7B结合低频显示，示出了该另一种像素电路的第二种示例电路结构的电路图以及对应的时序图。这与前文参考图3A描述的电路图相对应。

[0183] 由于该第二种示例电路结构与图6A中的第一种示例结构大部分相同，因此以下仅对不同的部分进行描述。

[0184] 如图7A所示，驱动电路、数据写入电路、补偿电路、发光控制电路以及第二复位电路均与如参考图6A描述的第一种示例结构中的相同。

[0185] 在图7A中，所述第一复位电路包括第六晶体管(T6)，所述第六晶体管的栅极用于接收所述第一复位控制信号，所述第六晶体管的第一极和所述第三节点连接，所述第六晶
体管的第二极用于接收第一复位电压。

[0186] 同样的，可以将与存储电容直接相连的第三晶体管(T3)选择为氧化物晶体管，以避免存储电容的漏电。

[0187] 以下结合图7B对图7A所示像素电路的驱动方式以及工作过程进行描述。

[0188] 如图7B所示，同样的，针对写入帧，包括复位阶段、数据写入和补偿阶段、和发光阶段。

[0189] 在复位阶段，使所述第一复位控制信号、补偿控制信号为有效电平，写入控制信号、第二复位控制信号、第一发光控制信号和第二发光控制信号为无效电平。

[0190] 这样，由于第一复位控制信号和补偿控制信号为有效电平，因此第三晶体管(T3)和第六晶体管(T6)导通，其余晶体管均关断，以将第一复位电压经由导通的T3和T6提供到
第一节点(N1)，此时第一节点电压为Vint1，第二节点、第三节点、发光元件的第一极的电压
在前一阶段结束后浮置。

[0191] 在数据写入和补偿阶段和发光阶段的驱动方式和工作过程与参考图6B描述的过程相同或相似，因此这里省略其描述。

[0192] 同样的，在写入帧中，写入控制信号和第二复位控制信号是同步的。

[0193] 针对每个保持帧，在保持帧中第一发光控制信号保持为有效电平，且写入控制信号保持为无效电平。此外，补偿控制信号和第一复位信号也保持为无效电平。

[0194] 这样，每个保持帧中第二节点的电压保持为第一电源电压VDD。

[0195] 同样地，每个保持帧包括与写入帧中的数据写入和补偿阶段对应的发光重置阶段以及与写入帧中的发光阶段对应的发光阶段。

[0196] 发光重置阶段和发光阶段的更多细节与前文参考图6B描述的内容相同，因此这里不再重复描述。

[0197] 图8A‑8B结合低频显示，示出了该另一种像素电路的第三种示例电路结构的电路图以及对应的时序图。这与前文参考图4A描述的电路图相对应。

[0198] 由于该第三种示例电路结构与第一种和第二种示例结构大部分相同，因此以下仅对不同的部分进行描述。

[0199] 如图8A所示，驱动电路、数据写入电路、发光控制电路(第一和第二发光控制电路)、第一复位电路和第二复位电路均与如参考图2A描述的第一种示例结构中的相同。

[0200] 在图8A中，补偿电路包括第三晶体管(T3)、第八晶体管(T8)和存储电容。

[0201] 所述第三晶体管(T3)的栅极用于接收写入控制信号，所述第三晶体管的第一极和所述第三节点连接，所述第三晶体管的第二极与第五节点连接，所述第三晶体管(T3)在写
入控制信号的控制下可以将第三节点与第五节点连接。

[0202] 所述第八晶体管(T8)的第一极连接第五节点，所述第八晶体管(T8)的第二极与所述存储电容的第一极以及所述第一节点连接，所述存储电容的第二极连接到第一电源端以
用于接收第一电源电压(VDD)，所述第八晶体管(T3)在所述补偿控制信号的控制下可以将
第五节点与第一节点连接。

[0203] 同样的，可以将与存储电容直接相连的第八晶体管选择为氧化物晶体管，以避免存储电容的漏电。

[0204] 以下结合图8B对图8A所示像素电路的驱动方式以及工作过程进行描述。

[0205] 如图8B所示，同样的，针对写入帧，包括复位阶段、数据写入和补偿阶段(t2)、和发光阶段(t3)。

[0206] 在复位阶段，使所述第一复位控制信号、补偿控制信号为有效电平，写入控制信号、第二复位控制信号、第一发光控制信号和第二发光控制信号为无效电平。

[0207] 这样，由于第一复位控制信号和补偿控制信号为有效电平，因此第六晶体管(T6)和第八晶体管(T8)导通，其余晶体管均关断，以将第一复位电压经由导通的T3和T6提供到
第一节点(N1)，此时第一节点和第五节点的电压为Vint1，第二节点、第三节点、发光元件的
第一极(第四节点)的电压为前一阶段结束时的电压。

[0208] 在数据写入和补偿阶段，使所述第一复位控制信号、第一发光控制信号和第二发光控制信号为无效电平，写入控制信号、第二复位控制信号和补偿控制信号为有效电平。

[0209] 这样，第一晶体管T1、第二晶体管T2、第三晶体管T3、第七晶体管T7和第八晶体管T8导通，其余晶体管关断，第一晶体管T1形成二极管连接，数据信号Data依次经过第二晶体
管T2、第一晶体管T1、第三晶体管T3和第八晶体管T8向第一节点N1充电，直至第一节点N1的
电压为Vdata+Vth时充电结束，第二节点N2的电压为Vdata，第三节点N3和第五节点N5的电
压为Vdata+Vth，从而完成第一晶体管T1的阈值电压Vth的提取和数据电压Vdata的写入，此
时存储电容上的电压值为Vdata+Vth‑VDD，即第一晶体管T1的阈值电压Vth储存于存储电容
中。

[0210] 此外，在数据写入和补偿阶段中，第二复位控制信号为有效电平，因此还向发光元件的第一极施加了第二复位电压，使得后续根据写入的数据发光。

[0211] 在发光阶段，使第一发光控制信号和第二发光控制信号为有效电平，写入控制信号、补偿控制信号、第一复位控制信号和第二复位控制信号为无效电平。

[0212] 这样，第一晶体管T1、第四晶体管T4和第五晶体管T5导通，其余晶体管关断，电流从VDD流向VSS，此时，第一节点N1的电压由于存储电容仍为Vdata+Vth，第二节点的电压为
VDD，第三节点N3的电压为发光元件的第一极(N4)的电压，第五节点的电压在前一阶段结束
后浮置。第一晶体管T1的栅源极电压差为：Vgs＝N1电压‑N2电压＝Vdata+Vth‑VDD，流经发
光元件的驱动电流I＝K(Vgs‑Vth)2＝K(Vdata+Vth‑VDD‑Vth)2＝K(Vdata‑VDD)2，其中，K为
晶体管的本征因子。由此可知，流经发光元件的驱动电流I与第一晶体管T1的阈值电压Vth
无关，该像素电路实现了对第一晶体管T1的阈值电压Vth的补偿。

[0213] 同样的，在写入帧中，写入控制信号和第二复位控制信号是同步的。

[0214] 针对每个保持帧，在保持帧中第一发光控制信号保持为有效电平，且写入控制信号保持为无效电平，补偿控制信号、第一复位控制信号保持无效电平。

[0215] 这样，每个保持帧中第二节点的电压保持为第一电源电压VDD。

[0216] 同样地，每个保持帧包括与写入帧中的数据写入和补偿阶段对应的发光重置阶段以及与写入帧中的发光阶段对应的发光阶段。

[0217] 发光重置阶段和发光阶段的更多细节与前文参考图6B和7B描述的内容相同或相似，因此这里不再重复描述。

[0218] 通过参考图5‑图8B所描述的改进的像素电路，是分别针对图1A、图2A‑4B描述的像素电路针对显示画面的稳定性方面的改进，通过将在保持帧中仍需要的高频信号第二复位
控制信号与写入控制信号独立，且在保持帧中使得写入控制信号为无效电平，或者附加地
还将第一发光控制信号和第二发光控制信号在保持帧中设置为不同的信号，且在保持帧中
将第一发光控制信号设置为有效电平，从而可以使得在低频显示时第二节点N2的电压稳
定，因此，第一节点N1和第二节点N2的电压差稳定，使得像素的显示亮度更稳定，显示面板
的显示效果也更稳定。

[0219] 根据以上的像素电路的结构以及时序进行的描述，本公开还提供了一种用于上述像素电路的驱动方法。

[0220] 该驱动方法包括：在每个显示周期依次包括一个写入帧和至少一个保持帧的情况下，在写入帧内，使所述写入控制信号和所述第二复位控制信号同步，并且在该写入帧中包
括：复位阶段、数据写入和补偿阶段以及发光阶段；在每个保持帧内，所述写入控制信号保
持为无效电平，所述第二复位控制信号与所述写入帧的第二复位控制信号具有相同特性，
并且在该保持帧中包括：与写入帧的数据写入和补偿阶段对应的发光重置阶段以及与写入
帧内的发光阶段对应的发光阶段。

[0221] 此外，该驱动方法还包括：在写入帧内使所述第一发光控制信号(EM1)和所述第二发光控制信号(EM2)同步；以及在每个保持帧内，使所述第一发光控制信号(EM1)为有效电
平，所述第二发光控制信号与所述写入帧的第二发光控制信号具有相同特性。

[0222] 每个阶段的具体细节已经在前文参考图5‑图8B进行详细介绍，因此这里不再重复。

[0223] 根据本公开的又一方面，还提供了一种显示装置。

[0224] 图9示出了根据本公开实施例的显示装置900的示意图。

[0225] 如图9所示，该显示装置900包括：呈阵列分布的多个像素单元60。例如，每个像素单元60可以包括上述参考图1A‑图8B描述的任一像素电路，例如包括图6A中所示的像素电
路。像素单元包括其他示例像素电路也是类似的，只是适应性地改变每个像素单元所连接
的信号线的类型和方式。

[0226] 显示装置900还可以包括多条写入控制线、多条补偿控制线、多条数据线、多条发光控制线(多条第一发光控制线和多条第二发光控制线)和多条复位控制线(多条第一复位
控制线和多条第二复位控制线)。需要说明的是，在图9中仅示出了部分的像素单元60以及
相关连线。例如，SN表示第N行的写入控制线(提供Sp信号)，SN+1表示第N+1行的写入控制线；
CN表示第N行的补偿控制线(提供C信号)，CN+1表示第N+1行的补偿控制线；RN1和RN2表示第N行
的第一复位控制线(提供RST信号)和第二复位控制线(提供Scan)，RN1+1和RN2+1表示第N+1行
的第一复位控制线和第二复位控制线；DM表示第M列的数据信号线(提供Vdata)，DM+1表示第
M+1列的数据信号线；LN1和LN2表示第N行的第一发光控制线(提供EM1)和第二发光控制线
(提供EM2)，LN1+1和LN2+1表示第N+1行的第一发光控制线和第二发光控制线。这里，N与M例如
为大于0的整数。

[0227] 例如，每个像素单元60可以包括上述描述的任一示例像素电路，例如包括图6A中所示的像素电路。

[0228] 例如，每一行的写入控制线和本行的像素电路中的数据写入电路连接(在一些结构中，如图5中虚线或图8A所示的像素电路，还可以与补偿电路连接)以提供写入控制信号；
每一行的补偿控制线和本行的像素电路中的补偿电路连接以提供补偿控制信号；每一列的
数据线和本列像素电路中的数据写入电路连接以提供数据信号Vdata；每一行的第一复位
控制线与本行的像素电路中的第一复位电路连接以提供第一复位控制信号，每一行的第二
复位控制线与像素电路中的第二复位电路连接以提供第二复位控制信号；每一行的第一发
光控制线与本行的像素电路中的第一发光电路连接以提供第一发光控制信号，每一行的第
二发光控制线与像素电路中的第二发光电路连接以提供第二发光控制信号。

[0229] 需要说明的是，图9所示的显示装置还可以包括多条第一电压线、多条第二电压线、和多条复位电压线(或多条第一复位电压线和多条第二复位电压线)以分别提供第一电
源电压VDD、第二电源电压VSS、和复位电压Vinit(可以包括第一复位电压Vint1和第二复位
电压Vinit2)(图中未示出)。

[0230] 可选地，如图9所示，该显示装置1还可以包括扫描驱动电路20和数据驱动电路30。

[0231] 例如，数据驱动电路30可以与多条数据线(DM、DM+1等)连接，以提供数据信号Vdata；同时还可以与多条第一电源电压线(图中未示出)和多条复位电压线(图中未示出)
等等连接以分别提供各个电压。

[0232] 例如，扫描驱动电路20可以与需要移位的各条控制线连接，例如多条写入控制线(SN、SN+1等)连接，以提供写入控制信号；同时还可以与多条补偿控制线连接以提供补偿控
制信号，与多条(第一和第二)发光控制线(EN1、EN1+1，EN1、EN1+1等)连接以提供(第一和第二)
发光控制信号，以及与多条(第一和第二)复位控制线连接以提供复位控制信号等等。

[0233] 例如，扫描驱动电路20和数据驱动电路30可以实现为半导体芯片。该显示装置还可以包括其他部件，例如时序控制器、信号解码电路、电压转换电路等，这些部件例如可以
采用已有的常规部件，这里不再详述。

[0234] 例如，本实施例提供的显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0235] 以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。