滤波低噪声放大器和接收机

摘要

本申请涉及一种滤波低噪声放大器和接收机。该滤波低噪声放大器包括依次级联的输入级匹配电路、放大电路和输出级匹配电路，输出级匹配电路包括用于形成传输零点的第一传输线，传输零点的频率小于滤波低噪声放大器的工作频段的最小频率，输入级匹配电路与信号输入端连接，用于实现信号输入端与放大电路之间的阻抗匹配，并向放大电路传输来自信号输入端的信号，放大电路，用于对信号进行放大处理，输出级匹配电路与放大电路和信号输出端连接，用于实现放大电路与信号输出端之间的阻抗匹配，并利用传输零点对放大电路的第二晶体管的漏极输出的信号进行滤波处理。采用本申请的滤波低噪声放大器，能够解决级间失配和损耗较大的问题。

权利要求

1.一种滤波低噪声放大器，其特征在于，所述滤波低噪声放大器包括：依次级联的输入级匹配电路、放大电路和输出级匹配电路，所述输出级匹配电路包括用于形成传输零点的第一传输线，所述传输零点的频率小于所述滤波低噪声放大器的工作频段的最小频率；

所述输入级匹配电路与信号输入端连接，用于实现所述信号输入端与所述放大电路之间的阻抗匹配，并向所述放大电路传输来自所述信号输入端的信号；

所述放大电路，用于对所述信号进行放大处理；

所述输出级匹配电路与所述放大电路和信号输出端连接，用于实现所述放大电路与所述信号输出端之间的阻抗匹配，并利用所述传输零点对所述放大电路包括的第二晶体管的漏极输出的信号进行滤波处理；

所述输出级匹配电路还包括第五传输线、第四电容、第五电容以及第六传输线；

所述输出级匹配电路的第三传输线、所述第五传输线以及对应的去耦电路形成的第四供电通路，用于向所述第二晶体管的漏极提供供电电压；

所述第四电容，用于将交流电与所述第四供电通路的直流电进行隔离；

所述第一传输线与所述第四电容、所述第五电容的连接点处形成的短路，用于形成所述传输零点；

所述第六传输线的一端接地，所述第六传输线的另一端与所述信号输出端连接；

其中，所述第五电容的一端分别与所述第四电容的一端和所述第一传输线的一端连接，所述第五电容的另一端分别与所述第六传输线的另一端和所述信号输出端连接。

2.根据权利要求1所述的滤波低噪声放大器，其特征在于，所述第一传输线包括阶跃阻抗型的传输线。

3.根据权利要求1或2所述的滤波低噪声放大器，其特征在于，所述放大电路包括第一放大电路和第二放大电路，所述第一放大电路包括第一晶体管和中间级匹配电路，所述第二放大电路包括第二晶体管；

所述中间级匹配电路设置于所述第一晶体管和所述第二晶体管之间，用于实现所述第一晶体管的漏极与所述第二晶体管的栅极之间的阻抗匹配；

所述输出级匹配电路与所述第二晶体管和所述信号输出端连接，用于实现所述第二晶体管的漏极与所述信号输出端之间的阻抗匹配，并利用所述传输零点对所述第二晶体管的漏极输出的信号进行滤波处理。

4.根据权利要求3所述的滤波低噪声放大器，其特征在于，所述第一放大电路的数量为多个，多个所述第一放大电路级联连接；

相互级联的两个所述第一放大电路中前一个第一放大电路的中间级匹配电路，用于实现前一个第一晶体管的漏极与后一个第一晶体管的栅极之间的阻抗匹配；

其中，所述前一个第一晶体管为所述前一个第一放大电路的第一晶体管，所述后一个第一晶体管为两个所述第一放大电路中后一个第一放大电路的第一晶体管。

5.根据权利要求3所述的滤波低噪声放大器，其特征在于，所述滤波低噪声放大器还包括：第一电阻、第一电容以及第二传输线，所述第二晶体管的栅极、所述第一电阻、所述第一电容、所述第二传输线以及所述第二晶体管的漏极形成反馈回路；

所述反馈回路，用于调控所述滤波低噪声放大器输出的信号增益的变化幅度。

6.根据权利要求4所述的滤波低噪声放大器，其特征在于，所述滤波低噪声放大器还包括去耦电路，所述去耦电路与第三传输线连接。

7.根据权利要求6所述的滤波低噪声放大器，其特征在于，所述输入级匹配电路还包括第四传输线以及第二电容，所述输入级匹配电路的第三传输线、所述第四传输线以及对应的所述去耦电路形成第一供电通路；

所述第一供电通路，用于为所述第一晶体管的栅极提供栅极电压；

第二电容，用于将交流电与所述第一供电通路的直流电进行隔离。

8.根据权利要求6所述的滤波低噪声放大器，其特征在于，所述中间级匹配电路对应的所述去耦电路包括第一去耦电路和第二去耦电路，所述中间级匹配电路还包括第三电容；

所述第一去耦电路与对应的第三传输线形成的第二供电通路，用于为所述第一晶体管的漏极提供供电电压；

所述第二去耦电路与对应的第三传输线形成的第三供电通路，用于为与所述第一晶体管相邻的下一个第一晶体管的栅极提供供电电压；

所述第三电容，用于作为所述中间级匹配电路的组成部分，并将所述第二供电通路的直流电与所述第三供电通路的直流电进行隔离。

9.一种接收机，其特征在于，包括如权利要求1‑8任一项所述的滤波低噪声放大器。

说明书

滤波低噪声放大器和接收机

技术领域

[0001] 本申请涉及无线通信技术领域，特别是涉及一种滤波低噪声放大器和接收机。

背景技术

[0002] 接收机是无线通信系统中的重要组成部分，接收机中的关键器件包括低噪声放大器和滤波器，其中，低噪声放大器是毫米波无线通信系统中接收机前端的第一个模块，主要
用于将天线接收的微弱信号放大之后传输给滤波器进行滤波处理。

[0003] 在毫米波无线通信中，镜像频段信号和卫星信号的干扰需要后续滤波器对其滤除。传统的去除干扰信号的解决方案是将低噪声放大器与滤波器级联，但是低噪声放大器
与滤波器级联的方式存在级间失配和整体损耗大的问题。

发明内容

[0004] 基于此，有必要针对上述技术问题，提供一种能够解决级间失配以及降低损耗的滤波低噪声放大器和接收机。

[0005] 一种滤波低噪声放大器，所述滤波低噪声放大器包括：依次级联的输入级匹配电路、放大电路和输出级匹配电路，所述输出级匹配电路包括用于形成传输零点的第一传输
线，所述传输零点的频率小于所述滤波低噪声放大器的工作频段的最小频率；

[0006] 所述输入级匹配电路与信号输入端连接，用于实现所述信号输入端与所述放大电路之间的阻抗匹配，并向所述放大电路传输来自所述信号输入端的信号；

[0007] 所述放大电路，用于对所述信号进行放大处理；

[0008] 所述输出级匹配电路与所述放大电路和信号输出端连接，用于实现所述放大电路与所述信号输出端之间的阻抗匹配，并利用所述传输零点对所述放大电路包括的第二晶体
管的漏极输出的信号进行滤波处理。

[0009] 在其中一个实施例中，还包括：所述第一传输线包括阶跃阻抗型的传输线。

[0010] 在其中一个实施例中， 所述放大电路包括第一放大电路和第二放大电路，所述第一放大电路包括第一晶体管和中间级匹配电路，所述第二放大电路包括第二晶体管；

[0011] 所述中间级匹配电路设置于所述第一晶体管和所述第二晶体管之间，用于实现所述第一晶体管的漏极与所述第二晶体管的栅极之间的阻抗匹配；

[0012] 所述输出级匹配电路与所述第二晶体管和所述信号输出端连接，用于实现所述第二晶体管的漏极与所述信号输出端之间的阻抗匹配，并利用所述传输零点对所述第二晶体
管的漏极输出的信号进行滤波处理。

[0013] 在其中一个实施例中，所述第一放大电路的数量为多个，多个所述第一放大电路级联连接；

[0014] 相互级联的两个所述第一放大电路中前一个第一放大电路的中间级匹配电路，用于实现前一个第一晶体管的漏极与后一个第一晶体管的栅极之间的阻抗匹配；

[0015] 其中，所述前一个第一晶体管为所述前一个第一放大电路的第一晶体管，所述后一个第一晶体管为两个所述第一放大电路中后一个第一放大电路的第一晶体管。

[0016] 在其中一个实施例中， 所述滤波低噪声放大器还包括：第一电阻、第一电容以及第二传输线，所述第二晶体管的栅极、所述第一电阻、所述第一电容、所述第二传输线以及
所述第二晶体管的漏极形成反馈回路；

[0017] 所述反馈回路，用于调控所述滤波低噪声放大器输出的信号增益的变化幅度。

[0018] 在其中一个实施例中，所述滤波低噪声放大器还包括去耦电路和与所述去耦电路连接的第三传输线。

[0019] 在其中一个实施例中，所述输入级匹配电路还包括第四传输线以及第二电容，所述输入级匹配电路对应的所述去耦电路、所述第三传输线以及所述第四传输线形成第一供
电通路；

[0020] 所述第一供电通路，用于为所述第一晶体管的栅极提供栅极电压；

[0021] 第二电容，用于将交流电与所述第一供电通路的直流电进行隔离。

[0022] 在其中一个实施例中，所述中间级匹配电路对应的所述去耦电路包括第一去耦电路和第二去耦电路，所述中间级匹配电路还包括第三电容；

[0023] 所述第一去耦电路与对应的第三传输线形成的第二供电通路，用于为所述第一晶体管的漏极提供供电电压；

[0024] 所述第二去耦电路与对应的第三传输线形成的第三供电通路，用于为与所述第一晶体管相邻的下一个第一晶体管的栅极提供供电电压；

[0025] 所述第三电容，用于作为所述中间级匹配电路的组成部分，并将所述第二供电通路的直流电与所述第三供电通路的直流电进行隔离。

[0026] 在其中一个实施例中，所述输出级匹配电路还包括第五传输线、第四电容、第五电容以及第六传输线；

[0027] 所述输出级匹配电路对应的所述去耦电路、第三传输线以及所述第五传输线形成的第四供电通路，用于向所述第二晶体管的漏极提供供电电压；

[0028] 所述第四电容，用于将交流电与所述第四供电通路的直流电进行隔离；

[0029] 所述第一传输线与所述第四电容、所述第五电容的连接点处形成的短路，用于形成所述传输零点；

[0030] 所述第六传输线的一端接地，所述第六传输线的另一端与所述信号输出端连接。

[0031] 一种接收机，包括上述所述的滤波低噪声放大器。

[0032] 上述滤波低噪声放大器和接收机，包括依次级联的输入级匹配电路、放大电路和输出级匹配电路，输出级匹配电路包括用于形成传输零点的第一传输线，传输零点的频率
小于滤波低噪声放大器的工作频段的最小频率，输入级匹配电路与信号输入端连接，用于
实现信号输入端与放大电路之间的阻抗匹配，并向放大电路传输来自信号输入端的信号，
放大电路用于对信号进行放大处理，输出级匹配电路与放大电路和信号输出端连接，用于
实现放大电路与信号输出端之间的阻抗匹配，并利用传输零点对第二晶体管的漏极输出的
信号进行滤波处理。由于本实施例中的滤波低噪声放大器，能够利用传输零点对放大电路
包括的第二晶体管的漏极输出的信号进行滤波处理，从而实现较好的抑制低频频段的效
果，实现滤波器的功能。同时，由于滤波低噪声放大器能够实现信号输入端与放大电路之间
的阻抗匹配，并对来自信号输入端的信号进行放大处理，因此，实现了在保证较低的噪声系
数的情况下，对来自信号输入端的信号进行放大处理。因此，本实施例提供的滤波低噪声放
大器融合了传统技术中的低噪声放大器和滤波器的功能，实现将滤波器集成在低噪声放大
器中，从而无需传统技术中通过级联设计时需要在滤波器和低噪声放大器之间设置级间匹
配电路，避免级间失配的问题，并且有利于降低损耗以及电路尺寸的减小，在不影响噪声系
数和增益性能的前提下，节约了电路面积，降低了接收机电路复杂度。

附图说明

[0033] 图1是本申请实施例提供的一种滤波低噪声放大器的结构示意图；

[0034] 图2是本申请实施例提供的另一种滤波低噪声放大器的结构示意图；

[0035] 图3为本申请实施例提供的融合滤波功能的滤波低噪声放大器的噪声系数实验结果图；

[0036] 图4为本申请实施例提供的融合滤波功能的滤波低噪声放大器的增益与回波损耗实验结果图。

具体实施方式

[0037] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不
用于限定本申请。

[0038] 本申请实施例提供了一种低噪声滤波器。参照图1，图1是本申请实施例提供的一种滤波低噪声放大器的结构示意图，该滤波低噪声放大器包括：依次级联的输入级匹配电
路100、放大电路200和输出级匹配电路300，输出级匹配电路300包括用于形成传输零点的
第一传输线，传输零点的频率小于滤波低噪声放大器的工作频段的最小频率；

[0039] 输入级匹配电路100与信号输入端连接，用于实现信号输入端与放大电路200之间的阻抗匹配，并向放大电路200传输来自信号输入端的信号；

[0040] 放大电路200，用于对信号进行放大处理；

[0041] 输出级匹配电路300与放大电路200和信号输出端连接，用于实现放大电路200与信号输出端之间的阻抗匹配，并利用传输零点对放大电路200包括的第二晶体管的漏极输
出的信号进行滤波处理。

[0042] 其中，信号输入端用图1中的IN表示，信号输出端用图1中的OUT表示。

[0043] 阻抗匹配（impedance matching） 主要用于传输线上，以此来达到所有高频的微波信号均能传递至负载点的目的，而且几乎不会有信号反射回来源点，从而提升能源效益。
信号源内阻与所接传输线的特性阻抗大小相等且相位相同，或传输线的特性阻抗与所接负
载阻抗的大小相等且相位相同，分别称为传输线的输入端或输出端处于阻抗匹配状态，简
称为阻抗匹配。

[0044] 本实施例中，输出级匹配电路包括用于形成传输零点的第一传输线，传输零点的频率小于滤波低噪声放大器的工作频段的最小频率，例如传输零点的频率等于1/4的波长
λ。可以从预设的工作频段的频率区间范围内指定一个频率，在电磁波的波速和指定的频率
已知的情况下，根据电磁波的波速c、波长λ、频率f之间的关系式c=λ×f，可以计算波长λ，从
而可以得到传输零点的频率等于1/4的波长λ。

[0045] 本实施例提供的滤波低噪声放大器，包括依次级联的输入级匹配电路、放大电路和输出级匹配电路，输出级匹配电路包括用于形成传输零点的第一传输线，传输零点的频
率小于滤波低噪声放大器的工作频段的最小频率，输入级匹配电路与信号输入端连接，用
于实现信号输入端与放大电路之间的阻抗匹配，并向放大电路传输来自信号输入端的信
号，放大电路，用于对信号进行放大处理，输出级匹配电路与放大电路和信号输出端连接，
用于实现放大电路与信号输出端之间的阻抗匹配，并利用传输零点对放大电路包括的第二
晶体管的漏极输出的信号进行滤波处理。由于本实施例中的滤波低噪声放大器，能够利用
传输零点对第二晶体管的漏极输出的信号进行滤波处理，从而实现较好的抑制低频频段的
效果，实现滤波器的功能。同时，由于滤波低噪声放大器能够实现信号输入端与放大电路之
间的阻抗匹配，并对来自信号输入端的信号进行放大处理，因此，实现了在保证较低的噪声
系数的情况下，对来自信号输入端的信号进行放大处理。因此，本实施例提供的滤波低噪声
放大器融合了传统技术中的低噪声放大器和滤波器的功能，实现将滤波器集成在低噪声放
大器中，从而无需传统技术中通过级联设计时需要在滤波器和低噪声放大器之间设置级间
匹配电路，有利于降低噪声系数以及减小电路尺寸，在不影响噪声系数和增益性能的前提
下，节约了电路面积，降低了接收机电路复杂度。

[0046] 需要说明的是，在毫米波频段，GaN/CMOS等芯片工艺Q值较低，设计出的滤波器的损耗较大，其中，滤波器Q值是滤波器的品质因数；若采用其他高Q值工艺，例如腔体、基片集
成波导（SIW）等工艺单独设计滤波器，以降低滤波器的损耗，由于毫米波滤波器与低噪声放
大器的工艺不同，又会面临毫米波滤波器与低噪声放大器难以集成的问题。因此，在毫米波
频段实现低噪声放大器与滤波器的功能融合是一个有效解决低噪声放大器与滤波器级联
时，整体损耗大和不同工艺难集成等问题的有效方案，本实施例正是基于上述分析，将低噪
声放大器和滤波器的功能融合在一起，从而解决在毫米波频段低噪声放大器和滤波器两种
电路功能难以在实现较高性能情况下融合到一起的问题。

[0047] 传统技术中，接收机中的低噪声放大器和滤波器采用级联设计，低噪声放大器和滤波器之间需要设置级间匹配电路，以实现低噪声放大器和滤波器之间的阻抗匹配。然而，
实际应用中，级间匹配电路无法达到低噪声放大器和滤波器之间的理想匹配，影响接收机
的性能。同时，由于低噪声放大器的性能直接影响接收机接收的信号质量和灵敏度，滤波器
的插入损耗影响接收机的性能，目前，提高接收机的性能研究上，主要是集中在单一器件的
性能提升研究上，例如研究低噪声放大器或滤波器，通过提高低噪声放大器的性能或降低
滤波器的插入损耗来提高接收机的性能。

[0048] 其中，提高低噪声放大器的性能的方式包括：降低低噪声放大器的噪声系数、提高低噪声放大器的增益、增大带宽、降低插入损耗、减小体积等方面。

[0049] 本申请实施例中将滤波器与低噪声放大器相集成的方式是解决低噪声放大器与滤波器级联插入损耗大、尺寸大的一个有效方式，它能在一个电路结构中同时实现滤波响
应和低噪声放大器的性能，集成度高，无需在滤波器和低噪声放大器之间设置级间匹配电
路，有利于降低整体噪声系数或提高增益以及减小电路尺寸。

[0050] 参照图2，图2是本申请实施例提供的另一种滤波低噪声放大器的结构示意图，图2中的第一传输线包括阶跃阻抗型的传输线。阶跃阻抗型的传输线包括传输线310、传输线
311和传输线312。需要说明的是，阶跃阻抗型的传输线指传输线310、传输线311、传输线312
的电长度不同，可以通过设计传输线310、传输线311、传输线312的宽度不同实现电长度不
同，例如传输线312的宽度大于传输线311的宽度，传输线311的宽度大于传输线310的宽度，
从而可以进一步降低电路结构占用的版图面积。

[0051] 需要说明的是，第一传输线的电长度也可以相同，即使用均匀阻抗型的传输线。

[0052] 本申请所需要的滤波响应通过在输出级匹配电路中增加一段第一传输线，该第一传输线既参与输出匹配也引入了传输零点，可以实现很好地低频抑制效果，使得滤波低噪
声放大器融合滤波响应，相比于传统的低噪声放大器与滤波器级联的结构，在不影响噪声
系数和增益性能的前提下，节约了电路面积，降低了接收机电路复杂度。

[0053] 由于本申请实施例实现了低噪声放大器和滤波器的融合设计，相对于传统技术中的低噪声放大器和滤波器的级联设计，能够降低接收机的插入损耗以及尺寸，获得较好的
噪声系数以及增益，提高了接收机的性能。并且，通过采用阶跃阻抗型的传输线能够在保持
所需工作频带外传输零点位置的同时对工作频带内的匹配性能进行更好地调控。

[0054] 参照图2，在上述实施例的基础上，放大电路200包括第一放大电路和第二放大电路，第一放大电路包括第一晶体管102和中间级匹配电路，第二放大电路包括第二晶体管
103；

[0055] 中间级匹配电路设置于第一晶体管102和第二晶体管103之间，用于实现第一晶体管102的漏极与第二晶体管的栅极之间的阻抗匹配；

[0056] 输出级匹配电路300与第二晶体管103和信号输出端连接，用于实现第二晶体管103的漏极与信号输出端之间的阻抗匹配，并利用传输零点对第二晶体管的漏极输出的信
号进行滤波处理。

[0057] 本实施例中，在实现输出匹配的同时在通带附近产生传输零点，从而实现滤波响应，用于抑制镜频干扰或其他低频频段信号。其中，通带指滤波低噪声放大器的工作频段的
频带，低频频段指滤波低噪声放大器的毫米波工作频段之外的频段，且频率小于最小的工
作频率的频段，上述的工作频段指毫米波工作频段。

[0058] 参照图2，在上述实施例的基础上，第一放大电路的数量为多个，多个第一放大电路级联连接；

[0059] 相互级联的两个第一放大电路中前一个第一放大电路的中间级匹配电路，用于实现前一个第一晶体管的漏极与后一个第一晶体管的栅极之间的阻抗匹配；

[0060] 其中，前一个第一晶体管为前一个第一放大电路的第一晶体管，后一个第一晶体管为两个第一放大电路中后一个第一放大电路的第一晶体管。

[0061] 例如，图2中示出了两个第一放大电路，该两个第一放大电路包括第1个第一放大电路和第2个第一放大电路。第1个第一放大电路包括第一晶体管101和第一晶体管101对应
的中间级匹配电路2001，第2个第一放大电路包括第一晶体管102和第一晶体管102对应的
中间级匹配电路2002。

[0062] 中间级匹配电路2001为相互级联的两个第一放大电路中前一个第一放大电路的中间级匹配电路，中间级匹配电路2001用于实现前一个第一晶体管的漏极与后一个第一晶
体管的栅极之间的阻抗匹配，其中，前一个第一晶体管指前一个第一放大电路的第一晶体
管，例如为第一晶体管101；后一个第一晶体管指后一个第一放大电路的第一晶体管，例如
为第一晶体管102。也即中间级匹配电路2001用于实现第一晶体管101的漏极与第一晶体管
102的栅极之间的阻抗匹配。

[0063] 需要说明的是，第一放大电路的数量可以根据实际需求设置，本申请实施例对第一放大电路的数量不进行具体限制。

[0064] 需要说明的是，多个第一放大电路中的最后一个第一放大电路的中间级匹配电路，用于实现最后一个第一放大电路的第一晶体管的漏极与第二晶体管的栅极之间的阻抗
匹配。例如，如图2所示，中间级匹配电路2002用于实现第一晶体管102的漏极与第二晶体管
103的栅极之间的阻抗匹配。

[0065] 参照图2，在上述实施例的基础上，滤波低噪声放大器还包括：第一电阻401、第一电容204以及第二传输线307，第二晶体管103的栅极、第一电阻401、第一电容204、第二传输
线307以及第二晶体管103的漏极形成反馈回路；

[0066] 反馈回路，用于控制滤波低噪声放大器输出的信号增益的变化幅度。

[0067] 本实施例中，通过设置反馈回路，有利于控制滤波低噪声放大器输出的信号增益的变化幅度，从而保证滤波低噪声放大器输出的信号增益的平坦性。

[0068] 参照图2，在上述实施例的基础上，滤波低噪声放大器还包括去耦电路，去耦电路与第三传输线连接。

[0069] 其中，每个去耦电路可以包括一个接地的电容。或者，每个去耦电路包括两个并联的支路，其中一个支路为一个接地的电容，另一个支路为由一个电阻和一个电容串联组成
的支路。图2中示出的去耦电路为包括两个并联的支路的电路。

[0070] 需要说明的是，滤波低噪声放大器的各级匹配电路均对应有去耦电路，每个去耦电路分别与第三传输线连接。例如，滤波低噪声放大器包括的输入级匹配电路100对应去耦
电路1001，去耦电路1001与第三传输线301连接。

[0071] 滤波低噪声放大器还包括中间级匹配电路2001对应的去耦电路，该去耦电路与第三传输线连接，其中，中间级匹配电路2001对应两个去耦电路，各去耦电路均连接有第三传
输线。如图2所示，中间级匹配电路2001包括去耦电路20011以及包括去耦电路20012，其中，
去耦电路20011与第三传输线303连接，去耦电路20012与第三传输线304连接。

[0072] 滤波低噪声放大器还包括中间级匹配电路2002对应的两个去耦电路，各去耦电路分别与第三传输线连接。如图2所示，中间级匹配电路2002对应去耦电路20021和与去耦电
路20022，其中，去耦电路20021与第三传输线305连接，去耦电路20022与第三传输线306连
接。

[0073] 参照图2，在上述实施例的基础上，输入级匹配电路还包括第四传输线302以及第二电容201，输入级匹配电路的第三传输线301、第四传输线302以及对应的去耦电路1001形
成第一供电通路；

[0074] 第一供电通路，用于为第一晶体管101的栅极提供栅极电压；

[0075] 第二电容201，用于将交流电与第一供电通路的直流电进行隔离。

[0076] 第二电容将交流电与第一供电通路的直流电进行隔离，从而能够通过第一供电通路为第一晶体管101的栅极提供栅极电压。

[0077] 在上述实施例的基础上，中间级匹配电路对应的去耦电路包括第一去耦电路和第二去耦电路，中间级匹配电路还包括第三电容；

[0078] 第一去耦电路与对应的第三传输线形成的第二供电通路，用于为第一晶体管的漏极提供供电电压；

[0079] 第二去耦电路与对应的第三传输线形成的第三供电通路，用于为与第一晶体管相邻的下一个第一晶体管的栅极提供供电电压；

[0080] 第三电容，用于将交流电与第二供电通路的直流电和第三供电通路的直流电进行隔离。

[0081] 参照图2，例如，中间级匹配电路2001对应的第一去耦电路为去耦电路20011，中间级匹配电路2001对应的第二去耦电路为去耦电路20012，中间级匹配电路还包括第三电容
202；

[0082] 去耦电路20011与第三传输线303形成的第二供电通路，用于为第一晶体管101的漏极提供供电电压；

[0083] 去耦电路20012与第三传输线304形成的第三供电通路，用于为第一晶体管102的栅极提供供电电压；

[0084] 第三电容202将交流电与第二供电通路的直流电和第三供电通路的直流电进行隔离，从而能够通过第二供电通路为第一晶体管101的漏极提供供电电压，以及通过第三供电
通路为第一晶体管102的栅极提供供电电压。

[0085] 参照图2，在上述实施例的基础上，输出级匹配电路300还包括第五传输线308、第四电容205、第五电容206以及第六传输线313；

[0086] 输出级匹配电路300的第三传输线309、第五传输线308以及对应的去耦电路3001形成的第四供电通路，用于向第二晶体管103的漏极提供供电电压；

[0087] 第四电容205，用于将交流电与第四供电通路的直流电进行隔离。

[0088] 具体的，如图2所示，第一晶体管101的源极经过一段传输线接地；输入级匹配电路100由第二电容201、第三传输线301和第四传输线302构成。第三传输线301参与输入匹配的
同时也作为偏置线为第一晶体管101的栅极提供第一栅极偏压G1。其中，第三传输线301为
第一晶体管101提供工作电压的同时还参与输入匹配，无需在第四传输线和第一晶体管之
间设置大电阻或大电感，简化了输入匹配电路的设计，并且第三传输线同时并联两个电容
进行所有频段的去耦，从而保证工作稳定性和性能实现。

[0089] 第二晶体管102的源极经过一段传输线接地；中间级匹配电路2001从输入的方向向输出的方向看依次由第三传输线303、第三电容202和第三传输线304构成。第三传输线
303参与输入级与中间级的级间匹配的同时也作为偏置线为第一晶体管101的漏极提供第
一漏极偏压D1，第三传输线304参与输入级与中间级的级间匹配的同时也作为偏置线为第
一晶体管102的栅极提供第二栅极偏压G2。中间级匹配电路2002从输入的方向向输出的方
向看依次由第三传输线305、第三电容203和第三传输线306构成，第三传输线305参与中间
级与输出级的级间匹配的同时也作为偏置线为第一晶体管102的漏极提供第二漏极偏压
D2，第三传输线306参与中间级与输出级的级间匹配的同时也作为偏置线为第二晶体管103
的栅极提供第三栅极偏压G3；

[0090] 第二晶体管103的源极经过一段传输线接地，栅极经过第一电容204、第一电阻401和第二传输线307与漏极相连形成反馈回路。输出级匹配电路300由第五传输线308、第三传
输线309、第四电容205、传输线310、传输线311、传输线312、第五电容206和第六传输线313
构成。第三传输线309参与输出匹配的同时也作为偏置线为第二晶体管103的漏极提供第三
漏极偏压D3；

[0091] 传输线310、传输线311和传输线312参与输出匹配的同时，在工作频段的左侧引入传输零点获得低频选择性从而实现融合滤波功能；传输线310、传输线311和传输线312依次
相连，构成一段阶跃阻抗型的传输线；

[0092] 其中，传输线310、传输线311和传输线312形成的第一传输线，形式不局限于阶跃阻抗型，也可以是宽度相同的一整条传输线，也可在传输线末端加电容。

[0093] 第一晶体管101、第一晶体管102和第二晶体管103的尺寸均相等。

[0094] 第三传输线301、第三传输线303、第三传输线304、第三传输线305、第三传输线306和第三传输线309为并联短路传输线，传输线一端与晶体管相连，一端与去耦电路相连，去
耦电路外加电压为晶体管提供工作电压；

[0095] 可选的，为节约芯片面积，上述的所有传输线在版图中进行弯折，即各第一传输线、第二传输线、第三传输线、第四传输线、第五传输线以及第六传输线均为进行弯折后的
传输线，弯折后的各传输线连接在滤波低噪声放大器中，从而可以进一步降低滤波低噪声
放大器的电路面积。

[0096] 可选的，由图2所示，各晶体管的偏置电路设置在对应的匹配电路上，为晶体管提供工作电压，从而避免单独使用偏置电路，进一步减小电路面积，其中，偏置电路包括上述
晶体管对应的栅极偏压电路和漏极偏压电路。

[0097] 上述实施例中，可以采用氮化镓GaN、砷化镓GaAs、CMOS等集成电路工艺实现目标功能，第一晶体管101、第一晶体管102、第二晶体管103采用相应工艺可提供的毫米波晶体
管；传输线在不同工艺中根据匹配和偏置的需求在不同的金属层上实现。

[0098] 图3为本申请实施例提供的融合滤波功能的滤波低噪声放大器的噪声系数实验结果图，图4为本申请实施例提供的融合滤波功能的滤波低噪声放大器的增益与回波损耗实
验结果图，从图4可以看出仿真的滤波低噪声放大器的最大增益为21.2dB，增益波动3dB内
的工作频段为23.7GHz到39.2GHz，也即图4中位于21.2dB的左侧的增益为18.2dB对应的频
率值为23.7GHz，位于21.2dB的右侧的增益为18.2dB对应的频率值为39.2GHz。低频段（0‑
22GHz）的抑制大于22dBc，通带内的回波损耗大于10dB。如图3所示，在工作频段内，最低噪
声系数大概为0.52dB。

[0099] 需要说明的是，图3中的实线表示的曲线为滤波低噪声放大器实际的噪声系数，图3中的虚线表示的曲线为期望滤波低噪声放大器达到的理想噪声系数，从图3中可以看出滤
波低噪声放大器实际达到的噪声系数非常接近理想噪声系数。

[0100] 图4中带有三角形的曲线dB(S(1,1))表示从信号输入端1输入信号后，从信号输入端1输出的信号的增益，该增益的绝对值越大，表示阻抗匹配的越好。带有五角形的曲线dB 
(S(2,2))表示从信号输出端2输入信号后，从信号输出端2输出的信号的增益，该增益的绝
对值越大，表示阻抗匹配的越好。带有圆形的曲线dB (S(1,2))表示从信号输出端2输入信
号后，从信号输入端1输出的信号的增益，该增益越小，表示阻抗匹配的越好。带有正方形的
曲线dB (S(2,1))表示从信号输入端1输入信号后，从信号输出端2输出的信号的增益，该增
益越大，表示阻抗匹配的越好。从图4可以看出，dB (S(2,1))对应的曲线的最大增益可以达
到大概21.2dB。

[0101] 需要说明的是，使用阶跃阻抗型的传输线时，相比于非阶跃阻抗型传输线，更利于实现阻抗匹配，以及实现更宽的通带。例如采用阶跃阻抗型的传输线时，实验结果如图3和
图4中示出的实验结果图，能够实现（23.7GHz，39.2GHz）的宽带的通带。采用阶跃阻抗型的
传输线时相对于采用均匀阻抗的传输线，能够在这个带宽内实现较好的阻抗匹配效果，可
使用的带宽更大。

[0102] 综上，本发明的融合滤波功能的毫米波MMIC低噪声放大器，可以包含多级放大，由晶体管和融合偏置线的匹配电路构成。通过在输出级匹配电路中加载一段第一传输线，使
输出级匹配电路在参与匹配的同时，能够在低频段引入一个传输零点，实现对低频段的抑
制作用，从而实现滤波器的功能，进而实现的滤波低噪声放大器具有噪声系数低、芯片面积
小、增益高、选择性和回波好的优良滤波性能。

[0103] 此外，本申请实施例还提供了一种接收机，包括上述任一实施例提供的滤波低噪声放大器。

[0104] 以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛
盾，都应当认为是本说明书记载的范围。

[0105] 以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在
不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。
因此，本申请专利的保护范围应以所附权利要求为准。