芯片及其制造方法、冗余金属填充方法、计算机可读存储介质

摘要

一种芯片的制造方法、冗余金属的填充方法、芯片和计算机可读存储介质，在金属层的电感器件(11)的外部一根或多根条形冗余金属(12)，进一步地，条形冗余金属(12)与电感器件(11)的线圈方向不平行，进一步地，条形冗余金属(12)与电感器件(11)的线圈方向垂直。相比传统针对电感器件区域的冗余金属填充技术，本发明能够有效提高电感的品质因数。

权利要求

1.一种芯片的制造方法，其特征在于，包括：对硅片进行清洗并烘干；

对清洗完的硅片进行氧化；

对氧化完成的硅片根据掩模版上电路设计进行阱区光刻；

光刻完成后对硅片进行湿法刻蚀去除二氧化硅，形成阱区注入孔；

对硅片进行离子注入，形成阱；

对离子注入完成的硅片进行快速热退火；

采用浅槽隔离工艺进行隔离；

对硅片进行氧化，氧化完成后沉积多晶硅，根据掩模版上电路设计进行有源区光刻；

光刻完成后采用干法刻蚀去除多晶硅，形成栅极和有源区注入孔；

对硅片进行离子注入，形成源极漏极；

对离子注入完成的硅片进行快速热退火；

利用化学气相沉积工艺在硅片表面形成硼磷硅玻璃，根据掩模版上电路设计进行通孔光刻；

光刻完成后通过干法刻蚀去除硼磷硅玻璃，并利用物理气相沉积工艺沉积通孔金属；

利用物理气相沉积工艺在硅片表面形成金属层；其中所述金属层是按照预设规则被填充有冗余金属，所述预设规则包括：在金属层的电感器件的外部填充多根条形冗余金属，所述电感器件的内部不填充冗余金属，所述电感器件的内部不设置INDDMY层，所述INDDMY层用于将被框选的区域跳过金属密度的检测；所述电感器件的工作频率为15GHz到70GHz；所述条形冗余金属与电感器件的线圈方向不平行；

对填充了冗余金属的金属层进行化学机械研磨，以使之平坦化；

对硅片进行测试和封装。

2.如权利要求1所述的制造方法，其特征在于，所述条形冗余金属与电感器件的线圈方向垂直。

3.一种根据如权利要求1或2所述的制造方法所制造的芯片。

4.一种冗余金属的填充方法，其特征在于，包括：获取待填充的集成电路版图，其中所述集成电路版图包括一个或多个金属层；

至少对于其中一个金属层，按照预设规则填充冗余金属；其中所述预设规则包括：识别所述待填充的金属层所存在的电感器件，并在所述电感器件的外部填充多根条形冗余金属，所述电感器件的内部不填充冗余金属，所述电感器件的内部不设置INDDMY层，所述INDDMY层用于将被框选的区域跳过金属密度的检测；所述电感器件的工作频率为15GHz到

70GHz；所述条形冗余金属与电感器件的线圈方向不平行。

5.如权利要求4所述的填充方法，其特征在于，所述条形冗余金属与电感器件的线圈方向垂直。

6.一种根据如权利要求4或5所述的填充方法而制造的芯片。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质有程序，所述程序能够被处理器执行以实现如权利要求1至2或4至5中任一项所述的方法。

说明书

芯片及其制造方法、冗余金属填充方法、计算机可读存储介质

技术领域

[0001] 本发明涉及一种芯片的制造方法、冗余金属的填充方法和芯片。

背景技术

[0002] 冗余金属填充(Dummy Fill)是集成电路(Integrated Circuit，IC)制造中所应用的改善表面平坦化的技术；具体地，集成电路制造过程中借助冗余金属来提高版图密度的均匀性，改善集成电路的芯片在化学机械研磨(Chemical Mechanical Polishing，CMP)后表面的平坦性，进而提高产品的可靠性和良率。集成电路制造技术按照摩尔定律以每18个月集成度提高一倍的速度发展，但当集成电路的特征尺寸降到例如90纳米以下的时候，集成电路制造技术遇到了空前的挑战，表面不平坦性已经严重影响到了器件的性能和稳定性，冗余金属填充已经成为不可或缺的步骤。

[0003] 因此在版图设计中，需要填充冗余金属来满足生产工艺对芯片各金属层的金属密度的要求。然而冗余金属的填充会引入其他问题。

发明内容

[0004] 本发明提供一种芯片的制造方法、冗余金属的填充方法和芯片，以解决冗余金属的填充所引入的若干问题中一个或多个。

[0005] 根据第一方面，一种实施例中提供一种芯片的制造方法，包括：

[0006] 对硅片进行清洗并烘干；

[0007] 对清洗完的硅片进行氧化；

[0008] 对氧化完成的硅片根据掩模版上电路设计进行阱区光刻；

[0009] 光刻完成后对硅片进行湿法刻蚀去除二氧化硅，形成阱区注入孔；

[0010] 对硅片进行离子注入，形成阱；

[0011] 对离子注入完成的硅片进行快速热退火；

[0012] 采用浅槽隔离工艺进行隔离；

[0013] 对硅片进行氧化，氧化完成后沉积多晶硅，根据掩模版上电路设计进行有源区光刻；

[0014] 光刻完成后采用干法刻蚀去除多晶硅，形成栅极和有源区注入孔；

[0015] 对硅片进行离子注入，形成源极漏极；

[0016] 对离子注入完成的硅片进行快速热退火；

[0017] 利用化学气相沉积工艺在硅片表面形成硼磷硅玻璃，根据掩模版上电路设计进行通孔光刻；

[0018] 光刻完成后通过干法刻蚀去除硼磷硅玻璃，并利用物理气相沉积工艺沉积通孔金属；

[0019] 利用物理气相沉积工艺在硅片表面形成金属层；其中所述金属层是按照预设规则被填充有冗余金属，所述预设规则包括：在金属层的电感器件的外部一根或多根条形冗余金属；

[0020] 对填充了冗余金属的金属层进行化学机械研磨，以使之平坦化；

[0021] 对硅片进行测试和封装。

[0022] 一实施例中，所述条形冗余金属与电感器件的线圈方向不平行。

[0023] 一实施例中，所述条形冗余金属与电感器件的线圈方向垂直。

[0024] 根据第二方面，一种实施例中提供一种根据本文任一实施例所述的制造方法所制造的芯片。

[0025] 根据第三方面，一种实施例中提供一种冗余金属的填充方法，包括：

[0026] 获取待填充的集成电路版图，其中所述集成电路版图包括一个或多个金属层；

[0027] 至少对于其中一个金属层，按照预设规则填充冗余金属；其中所述预设规则包括：识别所述待填充的金属层所存在的电感器件，并在所述电感器件的外部填充一根或多根条形冗余金属。

[0028] 一实施例中，所述条形冗余金属与电感器件的线圈方向不平行。

[0029] 一实施例中，所述条形冗余金属与电感器件的线圈方向垂直。

[0030] 根据第四方面，一种实施例中提供一种根据本文任一实施例所述的的填充方法而制造的芯片。

[0031] 根据第五方面，一种实施例中提供一种集成电路的芯片，包括一个或多个金属层，其中至少有一个金属层设有电感器件，并在所述电感器件的外部填充有一根或多根条形冗余金属。

[0032] 一实施例中，所述条形冗余金属与电感器件的线圈方向不平行。

[0033] 一实施例中，所述条形冗余金属与电感器件的线圈方向垂直。

[0034] 根据第六方面，一种实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有程序，所述程序能够被处理器执行以实现本文任一实施例所述的方法。

附图说明

[0035] 图1为金属块状阵列的一个示意图；

[0036] 图2为在电感的外部和内部以金属块状阵列方式填充冗余金属的示意图；

[0037] 图3为金属长条方式排布的一个示意图；

[0038] 图4为在电感的外部周围以金属长条方式排布并能够满足工艺对于金属密度要求的一个示意图；

[0039] 图5为显示了电感产生的交变磁场会在外部的导体中产生与电感线圈平行的感应电流的方向的一个示意图；

[0040] 图6为在电感外部周围填充的条形冗余金属，不沿着电感线圈或者说感应电流的方向摆放的一个示意图；

[0041] 图7(a)和图7(b)为条形冗余金属的两个示意图；

[0042] 图8为一实施例的芯片的制造方法的流程图；

[0043] 图9为一实施例的冗余金属的填充方法的流程图；

[0044] 图10为一实施例的集电路的芯片的金属层的局部区域示意图；

[0045] 图11(a)是对电感A不填充任何冗余金属的示意图，图11(b)是按照块状阵列方式对电感A填充冗余金属或者说是填充块状冗余金属的示意图，图11(c) 是对电感A以辐射状填充条形冗余金属的示意图；图12为针对这三种情况相应的仿真结果；

[0046] 图13(a)是对电感B不填充任何冗余金属，图13(b)是按照块状阵列方式对电感B填充冗余金属或者说是填充块状冗余金属，图13(c)是对电感B以辐射状填充条形冗余金属；图14为针对这三种情况相应的仿真结果；

[0047] 图15(a)是对耦合电感不填充任何冗余金属，图15(b)是按照块状阵列方式对耦合电感填充冗余金属或者说是填充块状冗余金属，图15(c)是对耦合电感以辐射状填充条形冗余金属；图16为针对这三种情况初级线圈品质因数的相应仿真结果，图17为针对这三种情况次级线圈品质因数的相应仿真结果。

具体实施方式

[0048] 下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

[0049] 另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

[0050] 本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

[0051] 如背景技术中所述，在芯片实际生产过程中，工艺要求各金属层填充冗余金属以保证表面化学机械抛光后的平坦度从而获得更高的良率；然而冗余金属的填充也会向芯片引入电路设计时想要避免的一些问题，例如冗余金属的填充也会向芯片引入电路设计时想要避免的寄生电容，这些寄生电容增加了信号延迟、干扰噪声和能量损耗；针对如何以合适的方式填充冗余金属以减少寄生效应对电路的干扰的效果，也成为了集成电路版图设计中所需要考虑的一部分；例如公开号为CN102456080A 的中国专利就提出一种减少寄生电容的冗余金属填充。

[0052] 现有技术对冗余金属填充所带来的寄生电容研究比较多，然后冗余金属也会对电磁场产生干扰，导致集成电路中电感的品质因数降低。具体地，在集成电路的芯片尤其是射频芯片中，会存在高频器件例如电感等，这些高频器件一般而言其图形密度非常低，因此普遍需要在这些区域进行冗余金属的填充。

[0053] 针对冗余金属填充所带来的问题，芯片制造厂商考虑到电路设计的实际需求也提供了一种避免填充冗余金属的方法——在版图设计过程中使用INDDMY层；具体地，通过在设计软件中用INDDMY层框选所需区域，被框选的区域则不会被进行金属密度的检查，从而也不需要添加冗余金属；制造工艺中提供的电感模型一般自带INDDMY层，此外，设计者也可对自己设计的电感手动添加INDDMY层，以跳过金属密度检查。这样的优势是可以避免在电感的周围放置冗余金属，防止因为冗余金属对电感周围磁场的干扰而导致电感品质因数的下降；但是可以理解地， INDDMY层只是软件上所虚拟的结构层，在实际生产的物理过程中不存在的， INDDMY层的作用是人为地使得被框选的区域跳过金属密度的检查，因此自然也不会进一步再考虑在该区域填充冗余金属来满足金属密度的检查了。由于INDDMY 层的作用只是人为地使得被框选的区域跳过金属密度的检查，因此受于生产工艺的限制，INDDMY层所占据的面积相对于芯片整体面积必须小于一定比例，这样才能保证实际生产过程中芯片各金属层的平坦性。在一般的数字芯片设计中，如果几乎不使用电感，那么工艺规定的INDDMY层占总芯片面积的比例足够设计者使用。但是，由于在模拟和射频电路中电感被广泛使用，因此在这类芯片设计中，如果每个电感都通过使用INDMMY层来避免周围填充冗余金属，那么INDMMY层占总芯片面积的比例则往往会超过工艺的限制。因此，在版图中如何以恰当的方式用冗余金属填充电感周围，在满足金属密度的情况下，尽量减少冗余金属对电感品质因数的损耗仍然是一个需要考虑和值得研究的问题。

[0054] 在说明本申请的方案之前，先对电感品质因数及电感损耗进行说明。

[0055] 电感的品质因数(Quality factor)一般可以以符号Q代表；电感的品质因数Q 在2
各种模拟射频电路中都起着关键的作用，例如振荡器的相位噪声与1/Q 成正比，再例如调谐放大器的电压增益和Q成正比，此外电感的品质因数Q往往限制了电路的性能，比如振荡器的FoM(figure of merit，品质因数)的最高值就受该工艺下电感最高品质因数的限制。

[0056] 因此，电感的品质因数Q是一个非常重要的概念；本领技术人员通过电感的品质因数Q来量化电感的损耗水平，电感的品质因数Q定义为系统的最大储能值与系统在一个周期内的能量损耗的比值。因此影响Q值的一个关键因素就是电流流过电感时能量损耗的多少，而电感的损耗主要来源于电感金属结构本身以及周围空间呈现的等效电阻。根据电感的品质因数Q的定义，若电感量为L，等效串联电阻为 Rs，工作频率为ω，则其Q值有如下表达式：

[0057] Q＝Lω/Rs；

[0058] 在其他条件一定的情况下，电感总体损耗越大，意味着其等效串联电阻Rs越大，以下将会介绍几种造成电感损耗的机制——具体地，为金属欧姆损耗和介质损耗。

[0059] (1)金属欧姆损耗

[0060] 由于用于制作电感的金属本身电导率有限，电流流过金属时将有一部分能量以热量形式散失，这部分损耗称为金属线的欧姆损耗。从上文的Q值的表达式中我们可以得到，对于给定的电感，可以通过降低电感的金属电阻来提高品质因数。一般来说可以通过增加电感的宽度来降低等效电阻；不过更宽的金属线虽然会表现出更低的电阻，但另一方面也会相对于衬底有着更大的寄生电容，而这将会降低电感的自谐振频率。因此设计者在实际电路设计中往往需要在Q值和寄生电容之间权衡。

[0061] 在高频时，电感内的电流分量趋向于相互排斥，从而逐渐远离，最终电流会趋向于在金属表面流动，这种现象被称之为趋肤效应。电流的实际分布从金属的表面向内遵循一个指数衰减：

[0062] J(s)＝J0exp(‑x/δ)；

[0063] 其中J0为表面的电流密度，δ是趋肤深度，δ的值由下式给出：

[0064]

[0065] 其中f表示频率，μ是磁导率，σ是电导率。

[0066] 由于高频时较小的趋肤深度导致电流流过的等效横截面积减小，这进一步增加了其等效电阻从增加了欧姆损耗。

[0067] (2)介质损耗

[0068] 由于电感和衬底之间存在电容，因此当电感各个部分的电压随着时间发生变化的时候，发散的电场穿过衬底和各层金属之间的介质层，形成位移电流。因为衬底的电阻率非理想情况，这就不可避免的在每次电压变化的周期内，流经衬底的电流都有一部分会被转换成损耗。电场穿过这些介质时产生的损耗称为介质损耗，这会进一步降低电感的品质因数。

[0069] 研究和理解电感的品质因素Q及金属欧姆损耗、介质损耗，对于理解现有技术的不足和本申请的改进方案有重要作用，下面对现有冗余金属填充技术和本申请的改进方案进行说明。

[0070] 集成电路的版图设计过程中，目前是以金属块状阵列的方式来进行冗余金属的填充，图1是金属块状阵列的一个例子；由于冗余金属在工艺的限制下有着金属间间距的限制，这使得以金属块状阵列方式填充冗余金属时，仅仅在电感的外部填充冗余金属并不能很好地满足工艺对于金属密度的要求，往往还需要在电感的内部也填充冗余金属，图2是在电感或者说电感器件的外部和内部以金属块状阵列方式填充冗余金属的一个例子。

[0071] 考虑到上述情况，申请人提出以长条状金属来对电感的周围进行填充，金属长条方式排布后的金属密度是大于金属块状阵列的方式，因此这可以减少或者避免在电感内部也填充冗余金属。图3是金属长条方式排布的一个例子，图4是在电感的外部周围以金属长条方式排布并能够满足工艺对于金属密度要求的一个例子。

[0072] 下面对比这种金属填充方式。

[0073] 不妨令图1中冗余金属块的边长为1um，并且冗余金属块之间的间距也为1um 为例，如果这种排布方式无限拓展下去，则冗余金属占据的空间密度为25％。而以图3为例，当长为9um、宽为1um的条形冗余金属或者说条状冗余金属以同样间距即1um摆放的时候，如果这种排布方式无限往下拓展下去，则冗余金属占据的空间密度为50％。可以看出后者的填充方式相比于前者，在同样面积的情况下，更容易满足工艺对金属密度的要求。

[0074] 通过上面的分析可知，因为金属块阵列本身只占据25％的空间密度，较难在占据较小面积的情况下满足工艺对金属最低密度的要求，因此以金属阵列填充冗余金属的方式往往需要更多的面积来满足工艺金属密度要求，比如需要在电感内部填充冗余金属；而由于电感内部磁通密度更大，因此电感内部的冗余金属在交变磁场下相较于电感外部周围的金属会产生更大的感应电流，将会更显著地降低电感的品质因数。

[0075] 在考虑到这一情况后，本申请对冗余金属的填充方式进行了改进，用条形冗余金属代替了块状冗余金属。冗余金属占据同一空间的情况下，条状冗余金属的空间密度远大于块状冗余金属，因此这就使得只需要在电感内部填充少量冗余金属，甚至不需要在电感内部填充冗余金属时，也能达到工艺对金属密度的要求。

[0076] 通过以条形冗余金属代替了块状冗余金属，从而减少甚至避免了在电感内部这一磁通密度更大的区域进行冗余金属的填充，有效地提高了电感的品质因数。

[0077] 进一步地，虽然电感外部的磁通密度小于电感内部的磁通密度，但是电感产生的交变磁场仍然会在外部的导体中产生与电感线圈平行的感应电流，这部分电流的欧姆损耗将会降低电感的品质因数——图5中的虚线显示了电感产生的交变磁场会在外部的导体中产生与电感线圈平行的感应电流的方向。考虑到这种情况下，在电感外部填充的条形冗余金属，不沿着电感线圈或者说感应电流的方向摆放，这可以进一步降低感应电流在填充金属中的损耗，例如图6就是一个例子；更进一步地，当条形冗余金属沿着垂直电感的线圈或者说感应电流方向摆放的时候，条带间的空隙切断了电流的流动路径，这又能够进一步显著降低感应电流在金属中的损耗，上文中图4就是这样的一个例子。

[0078] 因此，一些实施例中，本专利提出通过在电感的外部填充条形冗余金属，在满足金属密度的同时，减少因冗余金属的填充对电感品质因数的影响，进一步地，条形冗余金属以垂直于电感产生的感应电流的方向，呈辐射状摆放在电感外部周围以尽可能降低电流的欧姆损耗，从而进一步减少因冗余金属的填充对电感品质因数的影响。

[0079] 需要说明的是，本发明的条形冗余金属中，“条形”是用于限定冗余金属整体呈条形或者说条状，这种形状可以是如图7(a)中的矩形，如图7(b)中两头是弧形例如半圆的形状。本发明在讨论条形冗余金属摆放的方向时，是以条形冗余金属的长轴方向来定义的，例如条形冗余金属与电感线圈或感应电流方向垂直，是指条形冗余金属的长轴方向与电感线圈或感应电流方向垂直。在填充条形冗余金属时，条形冗余金属的具体尺寸和数量，这可以根据金属密度要求等来确定。

[0080] 本发明一些实施例中公开了一种芯片的制造方法。芯片是集成电路的载体，芯片的制造方法是将电路小型化并制造在半导体晶圆表面上的一种方法；具体地，一般是使用硅晶圆用作基层，然后使用光刻、掺杂、CMP等工艺技术制成MOSFET 或BJT等组件，再利用薄膜和CMP等工艺制成导线，从而完成芯片的制作。芯片制作完整过程包括芯片设计、晶片制作、封装制作和测试等几个环节，其中晶片制作过程尤为复杂。

[0081] 请参照图8，一些实施例的芯片的制造方法包括以下步骤：

[0082] 步骤101：对硅片进行清洗并烘干。

[0083] 在制造工艺过程中，首先要对硅晶圆或者说硅片进行清洗，以去除其表面的各种杂质。各种半导体器件一般是通过在硅片中掺入适当的杂质(通常掺杂浓度在百万分之一的水平)、在硅片表面沉积合适的薄膜并光刻、刻蚀出特定的图形等一系列工艺步骤制造出来的，因此只有将各种无关杂质的玷污水平控制在不影响器件特性和芯片成品率的提前下，才能使上述这些工艺步骤真正具备实际的可生产性。在实际的应用中，这就要求我们必须将各种无关杂质的浓度控制在百万分一以下，甚至十亿分之一的水平上，同时还必须有效地去除各种杂散颗粒的影响。

[0084] 可以理解地，在图8所示的其他的每个步骤结束时，都可以再进行清洗和烘干。

[0085] 可以理解地，在开始制造前还需要进行一些前期的准备工作，例如根据设计电路需要选择硅片规格和掺杂离子类型等。

[0086] 步骤103：对清洗完的硅片进行氧化。

[0087] 在芯片制造过程中，通过氧化剂及逐步升温的条件，在光洁的硅片表面生产二氧化硅，这个工艺可以称之为氧化或热氧化。在整个芯片制造过程中，对硅片进行氧化所形成的二氧化硅有许多作用，例如表面钝化、掺杂阻挡层、表面绝缘体和器件绝缘体，表面钝化的作用是指通过在硅片表面形成密度非常高的二氧化硅，可以保护器件的表面及内部；掺杂阻挡层的作用是指二氧化硅能够形成阻挡保护层，防止掺杂物入侵硅面；表面绝缘体的作用是指二氧化硅这一氧化层可使相邻的上下金属层之间不短路，同时足够厚的氧化层还可以用来防止从金属去产生的感应，即场氧化物；器件绝缘体的作用是指氧化层能够起到介电质的功能，可以让氧化层下面的栅电极产生感应电流。

[0088] 步骤105：对氧化完成的硅片根据掩模版上电路设计进行阱区光刻。

[0089] 光刻是现代IC制造业的基石，它能在硅片衬氏上印制出亚微米尺寸的图形。光刻的原理是将光敏感的光刻胶旋涂到硅片上，在表面形成一层薄膜，然后使用光刻版，版上包含着所要制作的特定层的图形信息——这也即步骤110所涉及的掩模，光源透过光刻版照射到光刻胶上，使得光刻胶选择地曝光；接着对光刻胶显影，于是就完成了从版到硅片的图形转移。光刻胶接下来，可以刻蚀其下面薄膜层的步骤中，或者在离子注入掺杂的步骤中，用做掩蔽膜。

[0090] 步骤107：光刻完成后对硅片进行湿法刻蚀去除二氧化硅，形成阱区注入孔。

[0091] 湿法刻蚀是一种刻蚀方法，是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术，它是一种纯化学刻蚀，具有优良的选择性，刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。

[0092] 步骤109：对硅片进行离子注入，形成阱。

[0093] 离子注入是一项将离子分选、加速和剂量测量结合在一起，从而将精确的杂质原子引入硅衬底的技术，它提供了一种非常精确的、向硅中掺入特定杂质原子剂量或数量的方法。

[0094] 步骤111：对离子注入完成的硅片进行快速热退火。

[0095] 快速热退火(Rapid Thermal Annealing，RTA)是芯片制造工艺中的一种工艺，一般用来激活半导体材料中的掺杂元素和将由离子注入造成的非晶结构恢复为完整晶格结构。具体地，快速热退火工艺可以是将硅晶片从环境温度快速加热至约 1000–1500K，硅晶片达到该温度后会保持几秒钟，然后完成淬火。

[0096] 步骤113：采用浅槽隔离工艺进行隔离。

[0097] 浅槽隔离(Shallow Trench Isolation，STI)是通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离的一种工艺。

[0098] 步骤115：对硅片进行氧化，氧化完成后沉积多晶硅，根据掩模版上电路设计进行有源区光刻。

[0099] 步骤117：光刻完成后采用干法刻蚀去除多晶硅，形成栅极和有源区注入孔。

[0100] 干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。因此，干法刻蚀是晶圆片表面物理和化学两种过程平衡的结果。干法刻蚀可以分为三种：物理性刻蚀、化学性刻蚀、物理化学性刻蚀。

[0101] 步骤119：对硅片进行离子注入，形成源极漏极。

[0102] 步骤121：对离子注入完成的硅片进行快速热退火。

[0103] 步骤123：利用化学气相沉积工艺在硅片表面形成硼磷硅玻璃，根据掩模版上电路设计进行通孔(即引线孔)光刻。

[0104] 薄膜工艺是指在硅片表面形成所需要薄膜的加工工艺。这些特定薄膜包括绝缘体、半导体或导体。主要的薄膜技术包括化学气相沉积(Chemical Vapor Deposition， CVD)和物理气相沉积(Physical Vapor Deposition，PVD)等。集成电路制造中绝大部分的薄膜是通过CVD技术淀积的。CVD的原理是通过含有所需要的原子或者分子的化学成分，在反应腔体内混合并且在气态下发生反应，使得其原子或者分子淀积在硅片的表面，从而形成特定种类的薄膜。采用的化学反应一般分为高温分解，还原，氧化，氮化。高温分解是指仅仅依靠热量进行的化学反应。还原是分子、氢气的化学反应。氧化是原子、分子和氧气进行的化学反应。氮化主要是指在硅片表面形成一层氮化硅薄膜的化学反应。

[0105] 步骤125：光刻完成后通过干法刻蚀去除硼磷硅玻璃，并利用物理气相沉积工艺沉积通孔金属。

[0106] 不同于化学气相沉积依靠化学反应产生反应粒子形成薄膜，物理气相沉积方法主要利用物理过程淀积薄膜，即利用物理过程，将原子或者分子由气体源转移到硅片表面。PVD技术比CVD方法更多地用于各个方面，因为它几乎可做任何材料的淀积。

[0107] 一般的集成电路的芯片都有多层金属层组成，金属层和金属层之间是由通孔 (VIA)来进行连接的。

[0108] 步骤127：利用物理气相沉积工艺在硅片表面形成金属层；其中所述金属层是按照预设规则被填充有冗余金属，所述预设规则包括：在金属层的电感器件的外部一根或多根条形冗余金属。

[0109] 一些实施例中，在电感外部填充的条形冗余金属，不沿着感应电流的方向摆放，这可以进一步降低感应电流在填充金属中的损耗。更进一步地，当条形冗余金属沿着垂直感应电流方向摆放的时候，条带间的空隙切断了电流的流动路径，这又能够进一步显著降低感应电流在金属中的损耗。

[0110] 步骤129：对填充了冗余金属的金属层进行化学机械研磨，以使之平坦化。

[0111] 金属层生长完成后，在硅片表面形成了高低不平的金属厚度和刻蚀浓度的差异，化学机械研磨(Chemical Mechanical Polish，CMP)的目的就是将多余的金属去除以使得它们高低相同。CMP在对金属层进行平坦化时，结合了化学和机械两个作用，通过含有化学成分的研磨液，通过机械和化学效应同时对待研磨层发生作用。

[0112] 步骤131：对硅片进行测试和封装。

[0113] 封装主要是为了实现芯片内部和外部电路之间的连接和保护作用。而硅片进行测试就是运用各种测试方法，检测硅片或者说芯片是否存在设计缺陷或者制造过程导致的物理缺陷。为了确保芯片能够正常使用，在交付给整机厂商前必须要经过的最后两道过程：封装与测试。

[0114] 以上就是本发明所公开的芯片的制造方法的一些说明。本发明另一些实施例中还公开根据本发明所公开的芯片的制造方法所制造的芯片。可以预见地，由本发明所公开的芯片的制造方法所制造的芯片，其金属层会有特定的结构，例如电感器件的外部填充一根或多根条形冗余金属，进一步地，条形冗余金属的与电感器件的感应电流方向不平行，进一步地，条形冗余金属的与电感器件的感应电流方向垂直。因此，一个实施例中，本发明所公开的芯片的制造方法所制造的芯片，条形冗余金属呈辐射状摆放在电感外部周围。

[0115] 本发明另一些实施例中公开了一种冗余金属的填充方法。一般地，冗余金属的填充都在晶圆制造厂或者说芯片制造室 完成，冗余金属的填充位于版图物理设计的最后阶段，时序、版图逻辑验证(Layout Versus Schematics，LVS)、设计规则验证 (Design Rule Check，DRC)等都已经通过，版图设计已经基本定案。

[0116] 请参照图9，本发明另一些实施例中公开了一种冗余金属的填充方法，包括以下步骤：

[0117] 步骤191：获取待填充的集成电路版图，其中集成电路版图包括一个或多个金属层。

[0118] 步骤193：至少对于其中一个金属层，按照预设规则填充冗余金属；其中所述预设规则包括：在金属层的电感器件的外部填充一根或多根条形冗余金属。

[0119] 在集成电路的版图设计中，冗余金属填充是版图后期处理的一个过程，步骤 193提出了在金属层填充冗余金属的规则，即在金属层的电感器件的外部填充一根或多根条形冗余金属。通过以条形冗余金属进行填充，从而减少甚至避免了在电感内部这一磁通密度更大的区域进行冗余金属的填充，有效地提高了电感的品质因数。进一步地，虽然电感外部的磁通密度小于电感内部的磁通密度，但是电感产生的交变磁场仍然会在外部的导体中产生与电感线圈平行的感应电流，这部分电流的欧姆损耗将会降低电感的品质因数。考虑到这种情况下，步骤193在电感外部填充的条形冗余金属，不沿着感应电流的方向摆放，这可以进一步降低感应电流在填充金属中的损耗；更进一步地，步骤193在电感外部填充的条形冗余金属，条形冗余金属沿着垂直感应电流方向摆放，由于条带间的空隙切断了电流的流动路径，这又能够进一步显著降低感应电流在金属中的损耗。

[0120] 另外，在集成电路版图中可以有多种方法识别并定位出电感器件。一些方法中，可以根据设计者提供的标识层，通常电感这类特殊器件都会有对应的标识层，如果芯片厂需要，可以要求设计者在提供原始设计数据的时候保留该标识层，同时通过层次转换传递给芯片厂；另一些方法中，这些设计都有固定的形状，例如电感器件，其金属层图形是平行的多个金属回路，作为电感线圈存在。

[0121] 以上就是本发明所公开的冗余金属的填充方法的一些说明。本发明另一些实施例中还公开根据本发明所公开的冗余金属的填充方法而制造的芯片。可以预见地，根据本发明所公开的冗余金属的填充方法而所制造的芯片，其金属层会有特定的结构，例如电感器件的外部填充一根或多根条形冗余金属，进一步地，条形冗余金属的与电感器件的感应电流方向不平行，进一步地，条形冗余金属的与电感器件的感应电流方向垂直。因此，一个实施例中，本发明所公开的冗余金属的填充方法所制造的芯片，条形冗余金属呈辐射状摆放在电感外部周围。

[0122] 请参照图10，本发明一些实施例中还公开了一种集成电路的芯片，该芯片包括一个或多个金属层，其中至少有一个金属层设有电感器件11，并且在电感器件的外部填充有一根或多根条形冗余金属12，其中图10为设有电感器件11的金属层的局部区域示意图，13为金属线或者说信号线。一些实施例中，条形冗余金属12与电感器件11的线圈方向不平行，或者说，条形冗余金属12与电感器件11由于产生的交变磁场在条形冗余金属12中产生的感应电流的方向不平行。一些实施例中，条形冗余金属12与电感器件11线圈方向垂直，或者说，条形冗余金属12与电感器件11由于产生的交变磁场在条形冗余金属12中产生的感应电流的方向垂直。

[0123] 本申请提出了一种在电感周围辐射状填充条状冗余金属的技术方案。该方案相比于以金属块阵列形式填充冗余金属，更容易满足工艺对金属密度的要求，从而避免了在电感内部填充冗余金属。例如在电感外部周围放置垂直于电感感应电流方向的辐射状金属条，在满足工艺生产需求的前提下，有效抑制了冗余金属对电感品质因数的损耗，相较于一般均匀填充冗余金属的方式，能获得更高品质因数的电感。仿真结果表明，该方法可以应用于工作在15GHz到70GHz的电感，品质因数改善 7％～17％，下面具体说明。

[0124] 本发明使用仿真软件(例如HFSS电磁仿真软件)分别对两个不同的电感A、 B和一个耦合电感进行了品质因数仿真；其中在对每个电感进行品质因数仿真时，是分别以不加任何冗余金属，在电感周围以冗余金属块阵列的形式填充和在电感周围用条形冗余金属以辐射状填充的情况进行了仿真，下面具体说明。

[0125] (1)关于电感A的仿真

[0126] 对电感值为0.38nH，内径35um的一个两圈电感A进行了仿真，电感设计和冗余金属的填充方式如图11(a)、图11(b)、图11(c)所示，其中图11(a)是对电感A不填充任何冗余金属，图11(b)是按照块状阵列方式对电感A填充冗余金属或者说是填充块状冗余金属，图11(c)是对电感A以辐射状填充条形冗余金属，针对这三种情况进行了电磁场仿真，根据上文电感品质因数Q的计算公式得出电感品质因数随频率变化的关系，该关系如图12所示。由图12可以得知，不填充任何冗余金属时该电感品质因数Q最大值为16.04；按照块状阵列方式填充冗余金属时电感品质因数Q最大值为14.93，相比于理想状况(即不填充任何冗余金属的情况)，品质因数降低了(16.04‑14.93)/16.04＝6.9％；按照本发明一实施例提出的以辐射状填充条形冗余金属的方法，电感品质因数Q最大值为15.97，相较于理想状况，品质因数只降低了(15.97‑16.04)/16.04＝0.44％，而相较于原本的块状阵列填充方法，品质因数Q则有(15.97‑14.93)/14.93＝7.0％的提升。另外图中可以看到三种填充方式后电感品质因数Q最大值对应的频率不一样，这是由冗余金属引入的寄生电容导致的。

[0127] (2)关于电感B的仿真

[0128] 对电感值为0.26nH，内径23um的两圈电感B进行了仿真，电感设计和冗余金属的填充方式如图13(a)、图13(b)、图13(c)所示，其中图13(a)是对电感B不填充任何冗余金属，图13(b)是按照块状阵列方式对电感B填充冗余金属或者说是填充块状冗余金属，图13(c)是对电感B以辐射状填充条形冗余金属，针对这三种情况进行了电磁场仿真，根据上文电感品质因数Q的计算公式得出电感品质因数随频率变化的关系，该关系如图14所示。由图14可知，不填充任何冗余金属时该电感品质因数Q最大值为17.45，按照块状阵列方式填充冗余金属时电感品质因数Q最大值为15.82，相比于理想状况，品质因数降低了9.3％；按照本发明一实施例提出的以辐射状填充条形冗余金属的方法，电感品质因数Q最大值为16.92，相较于理想状况，品质因数只降低了3.0％，而相较于原本的块状阵列填充方法，品质因数则有6.9％的提升。

[0129] (3)关于耦合电感的仿真

[0130] 本发明不仅可以应用于单端口电感，同样也可以用于耦合电感。如图15(a)、图15(b)、图15(c)所示，对一个匝数比为2：1的耦合电感进行了上述三种不同填充情况下的三维建模和电磁仿真，具体地，图15(a)是对耦合电感不填充任何冗余金属，图15(b)是按照块状阵列方式对耦合电感填充冗余金属或者说是填充块状冗余金属，图15(c)是对耦合电感以辐射状填充条形冗余金属；其中块状阵列和辐射条状冗余金属填充后电感周围都满足工艺对金属密度的要求。

[0131] 仿真后，在次级线圈端口接50Ω负载的情况下对初级线圈的品质因数Q根据上文电感品质因数Q的计算公式得出电感品质因数随频率变化的关系，结果如图 16所示。由图16可知不填充任何冗余金属时初级线圈品质因数Q最大值为19.86；按照块状阵列方式填充冗余金属时初级线圈品质因数Q最大值为15.89，相比于理想状况，品质因数降低了20％；而按照本发明一实施例提出的以辐射状填充条形冗余金属的方法，初级线圈品质因数Q最大值为18.69，相较于理想状况，品质因数只降低了5.9％，而相较于原本的块状阵列填充方法，品质因数则有17.6％的提升。次级线圈品质因数Q随频率的变化关系如图17所示。由图
17可知，不填充任何冗余金属时次级线圈品质因数Q最大值为11.07；按照块状阵列方式填充冗余金属时次级线圈品质因数Q最大值为10.08，相比于理想状况，品质因数降低了
8.9％；而按照本发明一实施例提出的以辐射状填充条形冗余金属的方法，次级线圈品质因数 Q最大值为10.81，相较于理想状况，品质因数只降低了2.3％，而相较于原本的均匀块状阵列的填充方法，品质因数则有7.2％的提升。

[0132] 下表对电感A、B和耦合电感的电感品质因数仿真结果进行汇总，其中方法1 是指块状阵列的填充方法，方法2是指本发明一实施例提出的以辐射状填充条形冗余金属的方法，从下表可知，本发明可以有效地防止由于添加冗余金属导致的电感品质因数的降低；在满足工艺要求的金属密度的情况下，本发明提出的冗余金属填充方案获得的电感的品质因数，相较于一般的冗余金属填充方式，有7％左右的提升，并且本发明也可以应用于耦合电感当中。

[0133]

[0134] 本文针对芯片生产过程中因为对金属密度的要求，需要在电感周围填充冗余金属这一状况，在一些实施例中，提出了一种垂直于感应电场方向放置辐射状条形金属的填充技术；该技术缓解了模拟和射频电路设计中INDDMY层因工艺限制，允许的使用面积不够设计使用的问题。仿真表明，该技术在不使用INDDMY层来忽略金属密度检查的情况下，不仅满足了工艺要求的金属密度，该方式切断了感应电流路径，并且避免了在电感线圈内部填充金属。经过电磁全波仿真表明，该技术相较于常规的均匀填充块状阵列冗余金属的方式，能够有效降低冗余金属对电感造成的损耗，对于设计高Q值单端口电感和耦合电感极为有利。

[0135] 本文参照了各种示范实施例进行说明。然而，本领域的技术人员将认识到，在不脱离本文范围的情况下，可以对示范性实施例做出改变和修正。例如，各种操作步骤以及用于执行操作步骤的组件，可以根据特定的应用或考虑与系统的操作相关联的任何数量的成本函数以不同的方式实现(例如一个或多个步骤可以被删除、修改或结合到其他步骤中)。

[0136] 在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。另外，如本领域技术人员所理解的，本文的原理可以反映在计算机可读存储介质上的计算机程序产品中，该可读存储介质预装有计算机可读程序代码。任何有形的、非暂时性的计算机可读存储介质皆可被使用，包括磁存储设备(硬盘、软盘等)、光学存储设备(CD至ROM、DVD、Blu Ray盘等)、闪存和/或诸如此类。这些计算机程序指令可被加载到通用计算机、专用计算机或其他可编程数据处理设备上以形成机器，使得这些在计算机上或其他可编程数据处理装置上执行的指令可以生成实现指定的功能的装置。这些计算机程序指令也可以存储在计算机可读存储器中，该计算机可读存储器可以指示计算机或其他可编程数据处理设备以特定的方式运行，这样存储在计算机可读存储器中的指令就可以形成一件制造品，包括实现指定功能的实现装置。计算机程序指令也可以加载到计算机或其他可编程数据处理设备上，从而在计算机或其他可编程设备上执行一系列操作步骤以产生一个计算机实现的进程，使得在计算机或其他可编程设备上执行的指令可以提供用于实现指定功能的步骤。

[0137] 虽然在各种实施例中已经示出了本文的原理，但是许多特别适用于特定环境和操作要求的结构、布置、比例、元件、材料和部件的修改可以在不脱离本披露的原则和范围内使用。以上修改和其他改变或修正将被包含在本文的范围之内。

[0138] 前述具体说明已参照各种实施例进行了描述。然而，本领域技术人员将认识到，可以在不脱离本披露的范围的情况下进行各种修正和改变。因此，对于本披露的考虑将是说明性的而非限制性的意义上的，并且所有这些修改都将被包含在其范围内。同样，有关于各种实施例的优点、其他优点和问题的解决方案已如上所述。然而，益处、优点、问题的解决方案以及任何能产生这些的要素，或使其变得更明确的解决方案都不应被解释为关键的、必需的或必要的。本文中所用的术语“包括”和其任何其他变体，皆属于非排他性包含，这样包括要素列表的过程、方法、文章或设备不仅包括这些要素，还包括未明确列出的或不属于该过程、方法、系统、文章或设备的其他要素。此外，本文中所使用的术语“耦合”和其任何其他变体都是指物理连接、电连接、磁连接、光连接、通信连接、功能连接和/或任何其他连接。

[0139] 具有本领域技术的人将认识到，在不脱离本发明的基本原理的情况下，可以对上述实施例的细节进行许多改变。因此，本发明的范围应仅由权利要求确定。