一种针对非连续E1数据的同步方法及系统

摘要

本发明提出了一种针对非连续E1数据的同步方法及系统，其中所述方法具体包括：步骤1、接收外界数据并存储至移位寄存器；步骤2、对接收的外界数据进行时隙边界锁定与帧边界锁定；步骤3、根据帧边界锁定结果，选择重新开启时隙边界锁定还是将同步后的数据进行存储，并在速率调整后输出；步骤4、对同步后的数据进行空闲判定；步骤5、根据空闲判定结果，选择开启下一段非连续E1数据搜索还是继续将同步后数据存储。本发明通过将搜索策略划分为时隙边界锁定、帧边界锁定以及数据存储等步骤，针对非连续E1数据的同步问题，采用不存储本地码而实现对空闲数据以及帧头位置的搜索的方法，即空闲判定以及帧头判定，规避了虚检带来的不准确问题。

权利要求

1.一种针对非连续E1数据的同步方法，其特征在于，具体包括以下步骤：步骤1、接收外界数据并存储至移位寄存器；

步骤2、对接收的外界数据进行时隙边界锁定与帧边界锁定；

步骤3、根据帧边界锁定结果，选择重新开启时隙边界锁定还是将同步后的数据进行存储，并在速率调整后输出；

步骤4、将存储的同步数据进行空闲判定；

步骤5、根据空闲判定结果，选择开启下一段非连续E1数据搜索还是继续将同步后数据存储；

其中，所述时隙边界锁定进一步包括第一时隙锁定操作和第二时隙锁定操作；

所述第一时隙锁定操作包含空闲判定操作；

所述第二时隙锁定操作包含辅助锁定操作和帧头判定操作，所述辅助锁定操作和帧头判定操作之间相互影响，辅助锁定操作影响着帧头判定操作的调用，同时帧头判定操作的判定结果也影响着辅助锁定模块各个数组的取值；

空闲判定满足的依据为：

对于接收到的外界数据，如果外界数据处于空闲状态，则其承载的数据为“0x7E”，对应的8bit二进制数定义为 ，且满足如下表达式：

式中，表示取反操作； 表示异或操作。

2.根据权利要求1所述的一种针对非连续E1数据的同步方法，其特征在于，针对步骤1接收到的外界数据进行状态分析，并通过空闲判定以及帧头判定实现时隙边界锁定与帧边界锁定。

3.根据权利要求1所述的一种针对非连续E1数据的同步方法，其特征在于，所述帧边界锁定进一步为根据接收到的指令进行帧边界锁定操作；

所述指令包括：第一控制指令、第三控制指令和第五控制指令；

所述第一控制指令在第一时隙锁定操作完成时隙边界锁定后发出；

所述第三控制指令根据空闲判定的结果产生，用于终止当前寄存器的工作进程并触发下一阶段的移位寄存器以及空闲判定开始工作；

所述第五控制指令根据空闲判定的结果产生，用于捕获下一个突发帧。

4.根据权利要求1所述的一种针对非连续E1数据的同步方法，其特征在于，实现时隙边界锁定的过程还包括帧头判定，帧头判定进行搜索的过程中划分至少两个阶段，其中第一个阶段进行逐位搜索，在每更新预设长度的数据时进行一次判断，并记录所有满足帧头判定的数据位置；剩余阶段首先判断满足帧头判定要求的数据个数，如果只有一个则为帧头，若有多组数据满足帧头判定，则通过多次间隔预设长度进行帧头判定，直至只剩下一个，作为帧头。

5.根据权利要求1所述的一种针对非连续E1数据的同步方法，其特征在于，在接收到外界数据后，首先将其传入8位移位寄存器，当移位寄存器中的数据全部为输入数据后，通过空闲判定进行第一时隙锁定操作，当预设时间段内不能完成时隙边界锁定，则保证第一时隙锁定操作正常操作的前提下，调用了帧头判定操作和辅助锁定操作并开启第二时隙锁定操作。

6.根据权利要求1所述的一种针对非连续E1数据的同步方法，其特征在于，实现数据同步的过程进一步包括：初始移位寄存器、第一个移位寄存器、第二个移位寄存器、第三个移位寄存器、辅助锁定模块、帧头判定模块A、帧头判定模块B、空闲判定模块A、空闲判定模块B、空闲判定模块C、空闲判定模块D、第一FIFO模块和第二FIFO模块；

进一步的，初始移位寄存器首先接收外界数据，调用空闲判定模块A开始进行第一时隙锁定操作，当第一时隙锁定操作无法在短时间内完成时隙边界锁定时，则会在保持第一时隙锁定操作的前提下通过调用帧头判定模块A和辅助锁定模块开启第二时隙锁定操作；其次，调用第二个移位寄存器、空闲判定模块C、第一FIFO模块、第三个移位寄存器以及帧头判定模块B进行帧边界锁定操作；再次，根据帧边界锁定结果，选择重新开启时隙边界锁定还是将同步后的数据进行存储；从次，利用空闲判定模块对同步后的数据进行空闲判定；最后，根据空闲判定结果，选择开启下一段非连续E1数据搜索还是继续将同步后数据存储。

7.根据权利要求6所述的一种针对非连续E1数据的同步方法，其特征在于，在根据帧边界锁定结果将同步后的数据进行存储的过程中，用于存储数据的模块根据接收到的不同指令进行对应的终止或写入操作；其中同步的数据包含两个不同的来向，一个是第一个移位寄存器中的数据，另一个是第三个移位寄存器中的数据。

8.一种针对非连续E1数据的同步系统，用于实现权利要求1‑7任意一项方法，其特征在于，具体包括：

移位寄存器，被设置为存储接收到的外界数据；

时隙锁定模块，被设置为对接收到的外界数据进行时隙边界锁定操作；

帧锁定模块，被设置为对接收到的外界数据进行帧边界锁定操作；

数据存储模块，被设置为根据数据接收顺序进行数据缓存；

进一步的，首先，所述移位寄存器接收外界数据并进行存储；其次，利用所述时隙锁定模块进行时隙边界锁定操作并生成对应的控制指令；再次，完成时隙边界锁定后，根据对应的控制指令进行帧边界锁定操作；从次，将完成锁定的数据进行存储，实现数据的同步；最后，将同步后的数据缓存并输出，用于实际应用中的后续设备使用。

说明书

一种针对非连续E1数据的同步方法及系统

技术领域

[0001] 本发明涉及一种针对非连续E1数据的同步方法及系统，特别是涉及通信数据处理技术领域。

背景技术

[0002] E1是欧洲提出的电信网一次群传输标准，包含有30路脉冲编码调制数据，主要提供2M的语音通信服务。为了支持电信网的数据传输，在几乎所有的卫星调制解调器产品中
都提供了有符合G.703标准的E1数据接口。

[0003] 在实际使用过程中，相比较于地面网，卫星链路中传输的E1数据更加容易呈现出非连续的情况，在此状态下，有效数据的长度以及有效数据之间的间隔都会呈随机状态，从
而无法进入同步阶段。

发明内容

[0004] 发明目的：提出一种针对非连续E1数据的同步方法及系统，以解决现有技术存在的上述问题，同时通过设计了在不存储本地码而实现对空闲数据以及帧头位置的搜索的方
法，即空闲判定以及帧头判定，通过搜索策略规避了虚检带来的不准确。

[0005] 技术方案：第一方面，提出了一种针对非连续E1数据的同步方法，该方法具体包括以下步骤：

[0006] 步骤1、接收外界数据并存储至移位寄存器；

[0007] 步骤2、对接收的外界数据进行时隙边界锁定与帧边界锁定；

[0008] 步骤3、根据帧边界锁定结果，选择重新开启时隙边界锁定还是将同步后的数据进行存储，并在速率调整后输出；

[0009] 步骤4、对同步后的数据进行空闲判定；

[0010] 步骤5、根据空闲判定结果，选择开启下一段非连续E1数据搜索还是继续将同步后数据存储。

[0011] 在第一方面的一些可实现方式中，针对步骤1接收到的外界数据进行状态分析并做出对应的处理方式。进一步的，接收的数据包括以下情况：

[0012] 情况一、接收到空闲数据，或者满足空闲判定的有效数据；

[0013] 情况二、接收到不包含满足空闲判定的有效数据，但是已经是有效帧末尾，很快将会由有效占用转换到空闲状态；

[0014] 情况三、接收到不包含满足空闲判定的有效数据且有效帧的长度较长与预设长度。

[0015] 当接收到的数据满足情况一和情况二的状态时，通过空闲判定找到满足空闲判定的数据，即认为找到了时隙边界。

[0016] 当接收到的数据满足情况三的状态时，通过帧头判定来实现时隙边界的锁定，即在数据中进行帧头搜索，并在确定帧头位置的同时，实现时隙边界锁定；针对单次帧头判定
存在虚检的情况，依据帧头的时域特点设计搜索策略，从而消除虚检测。

[0017] 情况三中对帧头进行判定时，设计的搜索策略，具体阐述为：搜索过程划分至少两个阶段；第一阶段，逐位搜索，每更新1bit则进行一次判断，记录所有满足帧头判定的数据
位置，搜索长度为512，这是因为在512bit长度的范围内必定有一个是真正的帧头；剩余阶
段，首先判断在上一阶段满足帧头判定要求的数据个数，如果只有一个那么肯定就是帧头，
如果有多组数据满足帧头判定，则通过多次间隔512进行帧头判定，直至只剩下一个。

[0018] 在第一方面的一些可实现方式中，根据时隙边界的判定结果进行时隙边界锁定的实现流程进一步包括第一时隙锁定操作和第二时隙锁定操作。其中，所述第一时隙锁定操
作包含空闲判定流程；所述第二时隙锁定操作包含辅助锁定操作和帧头判定操作，所述辅
助锁定操作和帧头判定操作之间相互影响，辅助锁定操作影响着帧头判定操作的调用，同
时帧头判定操作的判定结果也影响着辅助锁定模块各个数组的取值。

[0019] 在第一方面的一些可实现方式中，通过Cnt_Pos、Cnt_Num两个计数器和Array_Pos0、Array_Pos1以及Array_Pos2这3个数组实现所述辅助锁定操作，另外，帧头判定的过
程划分为Phase0、Phase1、Phase2以及Phase3四个阶段，每经历一个阶段计数器的数值就会
发生对应的变化，并影响下一阶段的操作内容。

[0020] 进一步的，在所述Phase0阶段，移位寄存器每更新1bit数据，计数器Cnt_Pos值随之加1，并对移位寄存器中的数据进行帧头判定操作，如果数据满足帧头判定，执行如下表
达式：

[0021]

[0022] 在所述Phase1阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1，则会在Array_Pos0[i]处进行帧头判定，其中 ，当数据不
满足帧头判定时则执行如下表达式：

[0023]

[0024] 在所述Phase2阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1,则会在Array_Pos1[i]处进行帧头判定操作，其中 ，当数
据不满足帧头判定则执行如下表达式：

[0025]

[0026] 在所述Phase3阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1,则会在Array_Pos2[i]处进行帧头判定操作，如果不满足则执行如下表
达式：

[0027]

[0028] 当所述Phase3阶段结束后Cnt_Num>1，则会发出初始控制指令，相反则会认为时隙边界锁定；所述初始控制指令用于指示重新开启时隙边界锁定。

[0029] 在第一方面的一些可实现方式中，实现时隙锁定阶段，包含第一时隙锁定操作和第二时隙锁定操作，其中第一时隙锁定操作包含空闲判定，第二时隙锁定操作包含辅助锁
定和帧头锁定；在接收到外界数据后，首先将其传入8位移位寄存器，当移位寄存器中的数
据全部为输入数据后，通过空闲判定进行第一时隙锁定操作，当预设时间段内不能完成时
隙边界锁定，则保证第一时隙锁定正常操作的前提下，调用了帧头判定操作和辅助锁定操
作并开启第二时隙锁定操作。

[0030] 在第一方面的一些可实现方式中，只要满足空闲判定则认为时隙边界锁定完成；所述空闲判定满足的依据为：对于接收到的外界数据，如果外界数据处于空闲状态，则其承载
的数据为“0x7E”，对应的8bit二进制数定义为 ，
且满足如下表达式：

[0031]

[0032] 式中，表示取反操作； 表示异或操作；

[0033] 通过表达式可实现不需要存储本地码，通过直接对输入数据进行判断来实现空闲判定。

[0034] 第二方面，提出一种针对非连续E1数据的同步系统，该系统具体包括：

[0035] 移位寄存器，被设置为存储接收到的外界数据；

[0036] 时隙锁定模块，被设置为对接收到的外界数据进行时隙边界锁定操作；

[0037] 空闲判定模块，被设置对接收到的数据进行空闲判定操作；

[0038] 辅助锁定模块，被设置为辅助帧头判定模块进行时隙锁定操作；

[0039] 帧头判定模块，被设置为对接收到的数据进行帧头判定操作；

[0040] FIFO模块，被设置为根据数据接收顺序进行数据缓存。

[0041] 在第二方面的一些可实现方式中，首先，所述移位寄存器接收外界数据并进行存储；其次，利用所述时隙锁定模块进行时隙边界锁定操作并生成对应的控制指令；再次，完
成时隙边界锁定后，根据对应的控制指令进行帧边界锁定操作；从次，将完成锁定的数据进
行存储，实现数据的同步；最后，将同步后的数据缓存并输出，用于实际应用中的后续设备
使用。

[0042] 有益效果：本发明提出了一种针对非连续E1数据的同步方法及系统，通过结合E1空闲数据特点、E1帧头数据特点以及时域上成突发状态的E1数据帧结构特点，针对性的设
计了搜索策略以此来实现对非连续E1数据同步的目的。同时，本申请通过空闲判定以及帧
头判定，实现了不存储本地码就能实现对空闲数据以及帧头位置的搜索，虽然存在虚检，但
是通过搜索策略规避了虚检带来的不准确。

附图说明

[0043] 图1为本发明非连续E1数据帧结构示意图。

[0044] 图2为传统E1数据同步过程示意图。

[0045] 图3为本发明针对非连续E1数据的同步示意图。

[0046] 图4为本发明空闲判定结构示意图。

[0047] 图5为本发明帧头判定结构示意图。

具体实施方式

[0048] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以
实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进
行描述。

[0049] 申请人认为通信链路在实际使用过程中，相较于地面网，卫星链路中传输的E1数据更容易出现非连续的情况。如图1所示，有效数据的长度以及有效数据之间的间隔都会处
于随机的状态。在成帧的E1数据中，帧头数据每两个无线帧出现一次，其中每一帧的长度为
256bit。接收端对E1数据的同步是依靠对帧头数据的搜索来实现的，传统的E1数据同步过
程需要依次经历搜索阶段、准同步阶段以及同步阶段，至少需要（8+256*2+256*2+256*26）
bit长度的数据才能实现同步工作，即搜索长度大于6帧，具体如图2所示。由于死循环的出
现，导致该方法无法直接适用于非连续的E1数据，例如每次突发的有效E1数据长度小于6
帧，那么在此类情况下，传统的方法将会一直处于“搜索—准同步—搜索”的循环进而无法
进入同步阶段。

[0050] 在一个实施例中，针对现有技术中对非连续E1数据的同步问题，提出一种针对非连续E1数据的同步方法，通过结合E1空闲数据特点、E1帧头数据特点以及时域上成突发状
态的E1数据帧结构特点，针对性的设计了搜索策略以此来实现对非连续E1数据同步的目
的。

[0051] 具体的，如图3所示，一种针对非连续E1数据的同步方法包括以下步骤：

[0052] 步骤1、接收外界数据并存储至移位寄存器；

[0053] 步骤2、对接收的外界数据进行时隙边界锁定与帧边界锁定；

[0054] 步骤3、根据帧边界锁定结果，选择重新开启时隙边界锁定还是将同步后的数据进行存储，并在速率调整后输出；

[0055] 步骤4、对同步后的数据进行空闲判定；

[0056] 步骤5、根据空闲判定结果，选择开启下一段非连续E1数据搜索还是继续将同步后数据存储。

[0057] 在进一步的实施例中，在接收到外界数据进行时隙边界判定时，由于接收端不清楚E1数据的时隙边界在何处，因此并不能瞬间定位到相应的位置进行时隙边界锁定。因此，
针对接收到数据情况进行对应分析。

[0058] 具体的，接收的数据包括以下情况：

[0059] 情况一、接收到空闲数据，或者满足空闲判定的有效数据；

[0060] 情况二、接收到不包含满足空闲判定的有效数据，但是已经是有效帧末尾，很快将会由有效占用转换到空闲状态；

[0061] 情况三、接收到不包含满足空闲判定的有效数据且有效帧的长度比较长。

[0062] 当接收到的数据满足情况一和情况二的状态时，通过空闲判定找到满足空闲判定的数据，即认为找到了时隙边界；当接收到的数据满足情况三的状态时，通过帧头判定来实
现时隙边界的锁定，即在数据中进行帧头搜索，并在确定帧头位置的同时，实现时隙边界锁
定。

[0063] 情况三中对帧头进行判定时，针对单次帧头判定存在虚检的情况，依据帧头的时域特点设计搜索策略，从而消除虚检测。其中，搜索过程划分至少两个阶段，第一阶段采用
逐位搜索，每当更新1bit就进行一次判断，并记录所有满足帧头判定的数据位置。优选实施
例中，搜索长度定义为512bit，因为在512bit长度的范围内必定存在一个真正的帧头。剩余
阶段，首先判断在上一阶段满足帧头判定要求的数据个数，如果只有一个那么肯定就是帧
头，如果有多组数据满足帧头判定，则通过多次间隔512进行帧头判定，直至只剩下一个。

[0064] 针对非连续E1数据，由空闲状态转到有效状态，第一个时隙肯定为帧头，同时借助这一特性，消除时隙边界锁定过程中由于空帧判定虚检带来的影响。在完成帧边界锁定后
将同步后的数据缓存以便供其他设备调用。当数据由有效状态转为空闲状态，此时数据满
足空闲判定，根据此特性来控制何时来重新开启帧边界锁定。

[0065] 本实施例通过将搜索策略划分为时隙边界锁定、帧边界锁定以及数据存储等步骤，针对非连续E1数据的同步问题，采用不存储本地码而实现对空闲数据以及帧头位置的
搜索的方法，即空闲判定以及帧头判定，规避了虚检带来的不准确问题。

[0066] 在进一步的实施例中，实现时隙锁定阶段，包含第一时隙锁定操作和第二时隙锁定操作，其中第一时隙锁定操作包含空闲判定，第二时隙锁定操作包含辅助锁定和帧头锁
定。在接收到外界数据后，首先将其传入8位移位寄存器，当移位寄存器中的数据全部为输
入数据后，通过空闲判定进行第一时隙锁定操作，当预设时间段内不能完成时隙边界锁定，
则保证第一时隙锁定正常操作的前提下，调用了帧头判定A模块和辅助锁定模块并开启第
二时隙锁定操作。

[0067] 其中，辅助锁定模块包含Cnt_Pos、Cnt_Num两个计数器以及Array_Pos0、Array_Pos1以及Array_Pos2三个数组，辅助锁定模块与帧头判定A模块相互影响，辅助锁定模块影
响着帧头判定A模块的调用，同时帧头判定A模块的判定结果也影响着辅助锁定模块各个数
组的取值。

[0068] 帧头判定的过程划分为Phase0、Phase1、Phase2以及Phase3四个阶段，每经历一个阶段计数器的数值就会发生对应的变化，并影响下一阶段的操作内容。

[0069] 在Phase0阶段，初始移位寄存器每更新1bit数据，Cnt_Pos值随之加1，帧头判定A模块对寄存器0中的数据进行帧头判定，如果数据满足帧头判定，执行如下表达式：

[0070]

[0071] 在Phase1阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1，则会在Array_Pos0[i]处调用帧头判定模块A，其中 ，当数据
不满足帧头判定时则执行如下表达式：

[0072]

[0073] 在Phase2阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1,则会在Array_Pos1[i]处调用帧头判定模块A，其中 ，当数据
不满足帧头判定则执行如下表达式：

[0074]

[0075] 在Phase3阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1,则会在Array_Pos2[i]处调用帧头判定模块A，如果不满足则执行如下表达
式：

[0076]

[0077] 当Phase3阶段结束后Cnt_Num>1，则会发出初始控制指令，指示重新开启时隙边界锁定，相反则会认为时隙边界锁定。

[0078] 在进一步的实施例中，如图4所示，调用空闲判定模块实现空闲判定的依据如下：对于接收到的E1数据，如果E1数据处于空闲状态，则其承载的数据为“0x7E”，对应的8bit二
进制数为 ，且满足如下表达式：

[0079]

[0080] 式中，表示取反操作； 表示异或操作。根据上述特性，本实施例可直接通过对输入数据进行判断来实现空闲判定而不需要存储本地码。优选实施例中如图4所示，根据操作
方式以及目标的差异性，划分为四小类，即空闲判定A、空闲判定B、空闲判定C、空闲判定D。

[0081] 在进一步的实施例中，如图5所示，调用帧头判定模块实现帧头判定的依据如下：对于E1帧头对应的8bit二进制数为 ，且满足
如下表达式：

[0082]

[0083] 式中，表示取反操作； 表示异或操作。根据上述特性，本实施例可直接通过对输入数据进行判断来实现帧头判定而不需要存储本地码。优选实施例中，根据操作方式以及
目标的差异性，帧头判定模块的调用可分为两类，即帧头判定A以及帧头判定B。

[0084] 在一个实施例中，提出一种针对非连续E1数据的同步系统，用于实现一种针对非连续E1数据的同步方法，该系统具体包括：

[0085] 移位寄存器，被设置为存储接收到的外界数据；

[0086] 时隙锁定模块，被设置为对接收到的外界数据进行时隙边界锁定操作；

[0087] 空闲判定模块，被设置对接收到的数据进行空闲判定操作；

[0088] 辅助锁定模块，被设置为辅助帧头判定模块进行时隙锁定操作；

[0089] 帧头判定模块，被设置为对接收到的数据进行帧头判定操作；

[0090] FIFO模块，被设置为根据数据接收顺序进行数据缓存。

[0091] 在进一步的实施例中，首先，所述移位寄存器接收外界数据并进行存储；其次，利用所述时隙锁定模块进行时隙边界锁定操作并生成对应的控制指令；再次，完成时隙边界
锁定后，根据对应的控制指令进行帧边界锁定操作；从次，将完成锁定的数据进行存储，实
现数据的同步；最后，将同步后的数据缓存并输出，用于实际应用中的后续设备使用。

[0092] 其中，时隙锁定模块进一步包括第一时隙锁定模块和第二时隙锁定模块，在预设的处理时间段内，利用第一时隙锁定模块进行时隙边界锁定，即当移位寄存器每更新1bit
数据，便利用空闲判定模块进行空闲判定，当判定结果为满足空闲判定预设的条件，则完成
时隙边界锁定，并向后续的空闲判定模块以及移位寄存器发送控制指令；当预设的处理时
间段内不能完成时隙边界锁定，则保证第一时隙锁定模块正常操作的前提下，调用了帧头
判定模块和辅助锁定模块并开启第二时隙锁定模块进行操作。

[0093] 优选实施例中，如图3所示，实现E1数据同步过程包括以下步骤：

[0094] 步骤1、接收外界数据并存储至8位初始移位寄存器中；

[0095] 步骤2、进行时隙边界锁定操作；

[0096] 具体的，进一步包括：

[0097] 步骤2.1、在预设时间段内，利用第一时隙锁定操作进行时隙边界锁定，即当初始移位寄存器每更新1bit数据，便利用空闲判定A模块进行空闲判定，当判定结果为满足空闲
判定预设的条件，则完成时隙边界锁定，并向空闲判定模块C以及第二个移位寄存器发送第
一控制指令，跳转至步骤2.3；

[0098] 步骤2.2、当预设时间段内不能完成时隙边界锁定，则保证时隙锁定1正常操作的前提下，调用了帧头判定A模块和辅助锁定模块并开启第二时隙锁定操作。

[0099] 其中，第二时隙锁定操作进一步包括：

[0100] 步骤2.2.1、当接收的数据为有效数据时，执行帧头判定A模块和辅助锁定模块；其中，有效数据的判定依据为从第一时隙锁定操作开始工作到初始移位寄存器连续更新
24bit数据的过程中，初始移位寄存器中的数据都没有满足空闲判定的要求，则认为此时接
收的数据刚好是有效的E1数据。

[0101] 具体的，辅助锁定模块包含Cnt_Pos、Cnt_Num两个计数器以及Array_Pos0、Array_Pos1以及Array_Pos2三个数组，辅助锁定模块与帧头判定A模块相互影响，辅助锁定模块影
响着帧头判定A模块的调用，同时帧头判定A模块的判定结果也影响着辅助锁定模块各个数
组的取值。

[0102] 帧头判定的过程划分为Phase0、Phase1、Phase2以及Phase3四个阶段，每经历一个阶段计数器的数值就会发生对应的变化，并影响下一阶段的操作内容。

[0103] 在Phase0阶段，初始移位寄存器每更新1bit数据，Cnt_Pos值随之加1，帧头判定A模块对寄存器0中的数据进行帧头判定，如果数据满足帧头判定，执行如下表达式：

[0104]

[0105] 在Phase1阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1，则会在Array_Pos0[i]处调用帧头判定模块A，其中 ，当数据
不满足帧头判定时则执行如下表达式：

[0106]

[0107] 在Phase2阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1,则会在Array_Pos1[i]处调用帧头判定模块A，其中 ，当数据
不满足帧头判定则执行如下表达式：

[0108]

[0109] 在Phase3阶段，首先对Cnt_Num进行判定，如果Cnt_Num=1，则完成时隙边界锁定，如果Cnt_Num>1,则会在Array_Pos2[i]处调用帧头判定模块A，如果不满足则执行如下表达
式：

[0110]

[0111] 当Phase3阶段结束后Cnt_Num>1，则会发出初始控制指令，指示重新开启时隙边界锁定，相反则会认为时隙边界锁定。

[0112] 步骤2.2.2、判断时隙边界被找到的时间点，当第二时隙锁定操作找到时隙边界之前第一时隙锁定操作完成了时隙边界锁定，则会终止第二时隙锁定操作，跳转至步骤3；如
果时隙边界锁定由第二时隙锁定操作实现，则会在锁定完成后终止第一时隙锁定操作和第
二时隙锁定操作，并向第一个移位寄存器、空闲判定B模块以及第二FIFO模块发送第二控制
指令。

[0113] 步骤2.2.3、第一个移位寄存器根据接收到的指令从输入端接收外界数据，并在每更新8个bit数据后调用一次空闲判定B模块。

[0114] 步骤2.2.4、第二FIFO模块接收第一个移位寄存器移出的数据。

[0115] 步骤3、根据接收到的控制指令，结合第二个移位寄存器、空闲判定C、FIFO1、第三个移位寄存器以及帧头判定B模块，实施帧边界锁定操作；

[0116] 具体的，进一步包括以下步骤：

[0117] 步骤3.1、8位第二个移位寄存器以及空闲判定C模块在接收到对应的控制指令后开始工作，并输出对应的控制指令；其中对应的控制指令包括：第一控制指令、第三控制指
令和第五控制指令，指令之间互不干扰。

[0118] 其中，第一控制指令是在第一时隙锁定操作完成时隙边界锁定后发出的，该指令会指示第二个移位寄存器从预设时刻开始从输入端获取数据，确保了第二个移位寄存器中
的数据肯定是时隙边界对齐的；由于时隙边界对齐，空闲判定C是第二个移位寄存器每更新
8bit数据（即一个时隙长度）对其存储的数据进行空闲判定，根据空闲判定结果空闲判定C
模块会向FIFO1和帧头判定B发出指令，即第四控制指令。其中，对当前寄存器2中的数据进
行空闲判定时，如果当前寄存器2中的数据不满足空闲判定，则会指示FIFO1将缓存的数据
传给第三个移位寄存器，同时会指示帧头判定B模块开始对第三个移位寄存器中的数据进
行帧头判定；如果连续三次寄存器2中的数据都满足空闲判定，则会对FIFO1进行复位清零
操作。

[0119] 第三控制指令是由空闲判定B模块发出。在第二时隙锁定操作完成时隙边界锁定的情况下，数据会由第一个移位寄存器传给第二FIFO模块，此时会同步调用空闲判定B模
块，如果连续3次判定结果都是符合空闲判定，则认为当前突发的E1帧传输完毕，则空闲判
定B模块会发出第三控制指令，终止第一个移位寄存器工作进程并指示第二个移位寄存器
以及空闲判定C开始工作，以此来实现对下一个突发帧的捕获。

[0120] 第五控制指令是由空闲判定D模块发出。在由帧头判定B实现帧边界锁定的情况下，第三个移位寄存器中的数据每更新8bit长度则会调用空闲判定D模块，如果连续3次判
定结果都是符合空闲判定，则认为当前突发的E1帧传输完毕，则空闲判定D模块会发出第五
控制指令指示第二个移位寄存器以及空闲判定C开始工作，以此来实现对下一个突发帧的
捕获。

[0121] 步骤3.2、第三个移位寄存器中的数据每更新1bit数据则调用一次帧头判定B模块，根据不同的搜索策略，产生同的判定结果，并根据不同的判定结果向不同的单元模块发
出特定的控制指令。

[0122] 具体的，如果帧头判定B模块发现第三个移位寄存器中的数据有满足帧头判定的，则会发送第六指令控制空闲判定D模块开始对第三个移位寄存器中的数据进行空闲判定以
及指示第二FIFO模块开始存储第三个移位寄存器移出的数据；如果第三个移位寄存器中的
数据在连续更新32bit之后仍然没有满足帧头判定，则认为时隙边界锁定结果出错，会发送
第六指令指示重新开启时隙边界锁定。

[0123] 步骤4、根据对应的指令执行写入和终止写入操作，存储同步后的数据至第二FIFO模块，其中同步数据包括两个来源，一个是第一个移位寄存器中的数据，另一个是第三个移
位寄存器中的数据。

[0124] 具体的，当接收到的指令为第二控制指令时，第一个移位寄存器的移出数据写入FIFO2；当接收到的指令为第三控制指令，则终止第一个移位寄存器的数据向其写入；当接
收到的指令为第六控制指令，第三个移位寄存器的移出数据写入FIFO2；当接收到的指令为
第五控制指令，则终止第三个移位寄存器的数据向其写入。

[0125] 如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对
其在形式上和细节上做出各种变化。