显示面板和显示装置

摘要

本发明公开了一种显示面板和显示装置，显示面板包括像素电路和发光元件，像素电路包括：驱动模块，用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；数据写入模块，连接于驱动晶体管的源极；补偿模块连接于驱动晶体管的栅极与漏极之间，补偿模块包括第一补偿模块和第二补偿模块，第一补偿模块和第二补偿模块均连接于驱动晶体管的栅极与漏极之间；在数据写入阶段，第一补偿模块开启第二补偿模块关闭，数据写入模块向驱动晶体管的栅极写入数据信号；在发光阶段的至少部分时间段内，第一补偿模块关闭且第二补偿模块开启，第二补偿模块用于调节驱动晶体管的栅极和漏极之间的电位差，提高发光元件的驱动电流，保持发光元件的亮度。

权利要求

1.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、补偿模块和数据写入模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述数据写入模块连接于所述驱动晶体管的源极；

所述补偿模块连接于所述驱动晶体管的栅极与漏极之间，所述补偿模块包括第一补偿模块和第二补偿模块，所述第一补偿模块连接于所述驱动晶体管的栅极与漏极之间，且所述第二补偿模块也连接于所述驱动晶体管的栅极与漏极之间；所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管和第一电容，所述第二晶体管的第一极或第二极中的一者连接于所述第一电容的第一极板；其中，所述像素电路的工作过程包括数据写入帧，所述数据写入帧包括数据写入阶段和发光阶段，在所述数据写入阶段，所述第一补偿模块开启且所述第二补偿模块关闭，所述数据写入模块向所述驱动晶体管的栅极写入数据信号；在所述发光阶段的至少部分时间段内，所述第一补偿模块关闭且所述第二补偿模块开启，所述第二补偿模块用于调节所述驱动晶体管的栅极和漏极之间的电位差。

2.根据权利要求1所述的显示面板，其特征在于，

在一个所述数据写入帧内，所述第一补偿模块开启的时间长度短于所述第二补偿模块开启的时间长度。

3.根据权利要求1所述的显示面板，其特征在于，

所述驱动晶体管的栅极电位为Vg，所述驱动晶体管的漏极电位为Vd，所述驱动晶体管的栅极电位与漏极电位之间的电位差为△V＝|Vg‑Vd|；

当△V≥V0时，所述第二补偿模块开启；

当△V＜V0时，所述第二补偿模块关闭；

V0为大于0的预设阈值。

4.根据权利要求1所述的显示面板，其特征在于，

所述第二晶体管的第一极或第二极中的另一者连接于所述驱动晶体管的栅极，所述第一电容的第二极板连接于所述驱动晶体管的漏极。

5.根据权利要求1所述的显示面板，其特征在于，

所述第二晶体管的第一极或第二极中的另一者连接于所述驱动晶体管的漏极，所述第一电容的第二极连接于所述驱动晶体管的栅极。

6.根据权利要求1所述的显示面板，其特征在于，

所述像素电路还包括发光控制模块，所述发光控制模块用于选择性地允许所述发光元件进入发光阶段，所述发光控制模块的控制端接收发光控制信号；其中，所述第二晶体管的栅极接收所述发光控制信号。

7.根据权利要求6所述的显示面板，其特征在于，

所述发光控制模块包括第一发光控制模块和第二发光控制模块；

所述第一发光控制模块连接于第一电源信号与所述驱动晶体管的源极之间，所述第二发光控制模块连接于所述驱动晶体管的漏极与所述发光元件之间；其中，所述第一发光控制模块的控制端接收第一发光控制信号，所述第二发光控制模块的控制端接收第二发光控制信号；

所述第二晶体管的栅极接收所述第一发光控制信号与所述第二发光控制信号中有效脉冲信号时间长度较短的一者。

8.根据权利要求1所述的显示面板，其特征在于，

所述第一晶体管与所述第二晶体管同为PMOS型晶体管或者同为NMOS型晶体管，其中，所述第一晶体管的控制信号与所述第二晶体管的控制信号为反向时序的信号；或者，所述第一晶体管与所述第二晶体管一者为PMOS型晶体管，另一者为NMOS型晶体管，其中，所述第一晶体管的控制信号与所述第二晶体管的控制信号为相同时序的信号。

9.根据权利要求1所述的显示面板，其特征在于，

所述像素电路连接于第一电源信号线，所述第一电源信号线用于传输高电平的第一电源信号；

所述像素电路包括第二电容，所述第二电容连接于所述第一电源信号线与所述驱动晶体管的栅极之间；其中，所述第一电容的电容值C1小于所述第二电容的电容值C2。

10.根据权利要求1所述的显示面板，其特征在于，

所述第二补偿模块还包括第三晶体管，所述第三晶体管的第一极或第二极中的一者连接于所述第一电容的第二极板；

所述第二晶体管的第一极或第二极中的另一者连接于所述驱动晶体管的栅极，所述第三晶体管的第一极或第二极中的另一者连接于所述驱动晶体管的漏极；或者，所述第二晶体管的第一极或第二极中的另一者连接于所述驱动晶体管的漏极，所述第三晶体管的第一极或第二极中的另一者连接于所述驱动晶体管的栅极。

11.根据权利要求10所述的显示面板，其特征在于，所述第二晶体管的栅极与所述第三晶体管的栅极连接于相同的信号。

12.根据权利要求1所述的显示面板，其特征在于，

所述像素电路位于衬底基板上，在垂直于所述衬底基板的方向上，所述第一电容与所述第二晶体管至少部分交叠。

13.一种显示装置，其特征在于，包括权利要求1‑12任意一项所述的显示面板。

说明书

显示面板和显示装置

技术领域

[0001] 本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。

背景技术

[0002] 随着显示技术的不断发展，显示面板的开发进程逐渐加快。有机发光(Organic Light‑Emitting Diode，OLED)显示面板作为一种电流型发光器件已越来越多地被应用于高性能显示中，OLED显示屏具备自发光、不需背光源、色域广、对比度高、厚度薄、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异的特性，OLED显示屏也已经越来越多被用于手机显示上。

[0003] 现有技术中有机显示面板的像素电路存在发光保持阶段中驱动晶体管的栅极和漏极电位差过大，发光元件电流降低，发光元件亮度保持差的问题。

发明内容

[0004] 有鉴于此，本发明提供了一种显示面板和显示装置，用以改善发光保持阶段中驱动晶体管的栅极和漏极电位差过大，发光元件电流降低，发光元件亮度保持差的问题。

[0005] 一方面，本发明公开了一种显示面板，包括：

[0006] 像素电路和发光元件；

[0007] 所述像素电路包括驱动模块、补偿模块和数据写入模块；

[0008] 所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

[0009] 所述数据写入模块连接于所述驱动晶体管的源极；

[0010] 所述补偿模块连接于所述驱动晶体管的栅极与漏极之间，所述补偿模块包括第一补偿模块和第二补偿模块，所述第一补偿模块连接于所述驱动晶体管的栅极与漏极之间，且所述第二补偿模块也连接于所述驱动晶体管的栅极与漏极之间；其中，

[0011] 所述像素电路的工作过程包括数据写入帧，所述数据写入帧包括数据写入阶段和发光阶段，在所述数据写入阶段，所述第一补偿模块开启且所述第二补偿模块关闭，所述数据写入模块向所述驱动晶体管的栅极写入数据信号；在所述发光阶段的至少部分时间段内，所述第一补偿模块关闭且所述第二补偿模块开启，所述第二补偿模块用于调节所述驱动晶体管的栅极和漏极之间的电位差。

[0012] 另一方面，本发明还提供了一种显示装置，包括上述显示面板。

[0013] 与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

[0014] 本发明中的显示面板包括：像素电路和发光元件；像素电路包括驱动模块、补偿模块和数据写入模块；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；数据写入模块连接于驱动晶体管的源极；补偿模块连接于驱动晶体管的栅极与漏极之间，补偿模块包括第一补偿模块和第二补偿模块，第一补偿模块连接于驱动晶体管的栅极与漏极之间，且第二补偿模块也连接于驱动晶体管的栅极与漏极之间；其中，像素电路的工作过程包括数据写入帧，数据写入帧包括数据写入阶段和发光阶段，在数据写入阶段，驱动晶体管导通和第一补偿模块均导通，数据电压经过驱动晶体管的源极和漏极、以及第一补偿模块，将数据写入驱动晶体管的栅极，对驱动晶体管的栅极电位进行数据补偿；在发光阶段的至少部分时间段内，第一补偿模块关闭且第二补偿模块开启，第二补偿模块用于调节驱动晶体管的栅极和漏极之间的电位差，将驱动晶体管的栅极的电位拉低到驱动晶体管漏极的电位，所以Vdata’是小于预设Vdata的值，这样发光阶段的电流I会提高，从而补偿了驱动模块的驱动电流，改善了发光阶段亮度保持差的问题。

[0015] 当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。

[0016] 通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

[0017] 被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

[0018] 图1为现有技术中像素驱动电路和发光元件的结构示意图；

[0019] 图2是本发明提供的一种显示面板的平面结构示意图；

[0020] 图3是图2中像素单元的一种放大图；

[0021] 图4是本发明提供的一种时序图；

[0022] 图5是图2中像素单元的又一种放大图；

[0023] 图6是图2中像素单元的又一种放大图；

[0024] 图7是图2中像素单元的又一种放大图；

[0025] 图8是图7中像素电路的时序图；

[0026] 图9是图2中像素单元的又一种放大图；

[0027] 图10是图9中像素电路的时序图；

[0028] 图11是图6中像素电路的时序图；

[0029] 图12是图2中像素单元的又一种放大图；

[0030] 图13是图2中像素单元的又一种放大图；

[0031] 图14是图2中的A‑A’向的一种剖面图；

[0032] 图15是本申请实施例所提供的显示装置的一种示意图。

具体实施方式

[0033] 现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

[0034] 以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

[0035] 对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

[0036] 在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

[0037] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

[0038] 参照图1，图1为现有技术中像素驱动电路和发光元件的结构示意图，图1中的像素驱动电路000包括：第一晶体管M1’，其栅极与发光信号输入端电连接，第一极与第一电源信号端PVDD电连接，第二极与驱动晶体管M3’的第一极电连接；第二晶体管M2’，其栅极与第二扫描信号输入端S2电连接，第一极与数据信号输入端Vdata电连接，第二极与驱动晶体管M3’的第一极电连接；驱动晶体管M3’，其栅极与第五晶体管M5’的第二极电连接，第一极与第一晶体管M1’的第二极和第二晶体管M2’的第二极电连接；第四晶体管M4’，其栅极与第二扫描信号输入端S2电连接，第一极与第五晶体管M5’的第二极和存储电容Cst’的第二极电连接，第二极与驱动晶体管M3’的第二极和第六晶体管M6’的第一极电连接；第五晶体管M5’，其栅极与第一扫描信号输入端S1电连接，第一极与参考电压信号输入端Vref电连接，第二极与驱动晶体管M3’的栅极电连接；第六晶体管M6’，其栅极与发光信号输入端Emit电连接，第一极与驱动晶体管M3’的第二极和第四晶体管M4’的第二极电连接，第二极与发光元件O’的阳极电连接；第七晶体管M7’，其栅极与第二扫描信号输入端电连接，第一极与参考电压信号输入端电连接，第二极与发光元件O’的第一极电连接；存储电容Cst’，其第一极与第一电源信号端PVDD电连接，第二极与驱动晶体管M3’的栅极、第四晶体管M4’的第一极和第五晶体管M5’的第二极电连接。发光元件O’其第一极与第六晶体管M6’的第二极和第七晶体管M7’的第二极电连接，第二极与第二电源信号端PVEE电连接。该像素电路在数据写入时通过数据写入对驱动晶体管M3’的栅极进行阈值补偿，数据电压Vdata写入第一节点N1’，2
在最终计算驱动电流时驱动晶体管的阈值电压会消掉，即I＝K(PVDD‑N1’‑/Vth/) ＝K
2 2
[PVDD‑(Vdata‑Vth)‑Vth] ＝K(PVDD‑Vdata) ，虽然阈值电压在发光过程中是一个变化的量，但是最终驱动电流的大小与阈值电压无关；在发光保持阶段中，第一节点N1’会携带电压，等于Vdata‑Vth，Vth为驱动晶体管的阈值电压，由于第一节点N1’携带电压，所以驱动晶体管M3’是在非饱和状态下工作的，例如图1中的驱动晶体管M3’是一个PMOS型晶体管，若要使驱动晶体管M3’完全导通则其栅极应该是低电位，但是由于第一节点N1’携带电压而且可能是高电位，所以驱动晶体管M3’不能完全导通，驱动晶体管M3’的漏极电位较低，且不等于驱动晶体管M3’的源极的电位，甚至会小于驱动晶体管M3’的栅极的电位，发光元件的电流Ioled降低，第三节点N3’的电位会更低，导致在发光保持阶段中驱动晶体管M3’的栅极和漏极的电位差较大，亮度保持差。

[0039] 有鉴于此，本发明提供了一种显示面板和显示装置，用以改善发光保持阶段中驱动晶体管的栅极和漏极电位差过大，发光元件电流降低，发光元件亮度保持差的问题，对于本发明提供的显示面板的具体实施例下文将详述。

[0040] 参照图2、图3和图4，图2是本发明提供的一种显示面板的平面结构示意图，图3是图2中像素单元的一种放大图，图4是本发明提供的一种时序图，图4中为控制第一补偿模块和第二补偿模块开启和关闭的信号时序，图4中以控制第一补偿模块和第二补偿模块开启的使能信号为高电位为例。

[0041] 本发明中的显示面板1000包括：像素电路10和发光元件200；像素电路10包括驱动模块1、补偿模块2和数据写入模块3；驱动模块1用于为发光元件200提供驱动电流，驱动模块1包括驱动晶体管M0；数据写入模块3连接于驱动晶体管M0的源极；补偿模块2连接于驱动晶体管M0的栅极与漏极之间，补偿模块2包括第一补偿模块21和第二补偿模块22，第一补偿模块21连接于驱动晶体管M0的栅极与漏极之间，且第二补偿模块22也连接于驱动晶体管M0的栅极与漏极之间；其中，像素电路10的工作过程包括数据写入帧T0，数据写入帧T0包括数据写入阶段T01和发光阶段T02，在数据写入阶段T01，第一补偿模块21开启且第二补偿模块22关闭，数据写入模块3向驱动晶体管M0的栅极写入数据信号；在发光阶段T02的至少部分时间段内，第一补偿模块21关闭且第二补偿模块22开启，第二补偿模块22用于调节驱动晶体管M0的栅极和漏极之间的电位差。

[0042] 具体的，图2中还示出了显示面板1000包括显示区AA和围绕显示区AA的非显示区BB，显示区AA中包括多个像素，结合图3，每个像素中包括像素电路10和发光元件200，像素电路10驱动发光元件200发光进行画面显示。当然非显示区BB还包括用以驱动像素电路10的栅极驱动电路，图中未示出。可选的驱动晶体管M0可以为PMOS型晶体管，也可以为NMOS型晶体管，这里不做具体限定，当然图3中仅以驱动晶体管M0为NMOS型晶体管为例。

[0043] 本实施例中，参照图3，像素电路10包括驱动模块1、补偿模块2和数据写入模块3，驱动模块1用于为发光元件200提供驱动电流，驱动模块1包括驱动晶体管M0，其中驱动晶体管M0的驱动电流大小由驱动晶体管M0的栅极和漏极的电压决定的；数据写入模块3与驱动晶体管M0的源极电连接，在驱动晶体管M0导通时，经过驱动晶体管M0的源极和漏极、以及第一补偿模块21，将数据写入驱动晶体管M0的栅极；补偿模块2连接于驱动晶体管M0的栅极与漏极之间，补偿模块2包括第一补偿模块21和第二补偿模块22，第一补偿模块21的一端与驱动晶体管M0的栅极电连接，第一补偿模块21的另一端与驱动晶体管M0的漏极电连接，同时，第二补偿模块22的一端也与驱动晶体管M0的栅极电连接，第二补偿模块22的另一端与驱动晶体管M0的漏极电连接，发光元件200的阳极与驱动晶体管M0的漏极电连接，同时图3中还示出了第一电源信号PVDD和第二电源信号PVEE，第一电源信号PVDD为高电位，第二电源信号PVEE为低电位，第一电源信号PVDD与驱动晶体管M0的源极电连接，第二电源信号PVEE与发光源极的阴极电连接。

[0044] 可选的数据写入模块3中可与现有技术中的数据写入模块结构相同，设置晶体管，图中未示出，该晶体管的源极连接数据信号，晶体管的漏极与驱动晶体管M0的源极电连接。

[0045] 结合图4，上述像素电路10的工作过程包括数据写入帧T0，数据写入帧T0包括数据写入阶段T01和发光阶段T02，在数据写入阶段T01，第一补偿模块21开启且第二补偿模块22关闭，数据写入模块3向驱动晶体管M0的栅极写入数据信号；在发光阶段T02的至少部分时间段内，第一补偿模块21关闭且第二补偿模块22开启，第二补偿模块22用于调节驱动晶体管M0的栅极和漏极之间的电位差，图4中仅以整个发光阶段T02中第二补偿模块22均开启为例，图4中信号S1的高电位控制第一补偿模块21开启，信号S1的低电位控制第一补偿模块21关闭，信号S2的高电位控制第二补偿模块22开启，信号S2的低电位控制第二补偿模块22关闭。

[0046] 具体的，由于数据写入模块3与驱动晶体管M0的源极电连接，在数据写入阶段T01，驱动晶体管M0导通和第一补偿模块21均导通，数据电压经过驱动晶体管M0的源极和漏极、以及第一补偿模块21，将数据写入驱动晶体管M0的栅极，对驱动晶体管M0的栅极电位进行数据补偿；当然此时第二补偿模块22是关闭的，所以不会有数据电压经过第二补偿模块22。

[0047] 在发光阶段T02的至少部分时间段内，第一补偿模块21关闭且第二补偿模块22开启，第二补偿模块22用于调节驱动晶体管M0的栅极和漏极之间的电位差。由于第一补偿模块21关闭，第二补偿模块22设置在驱动晶体管M0的栅极和漏极之间，第二补偿模块22开启，调节驱动晶体管M0的栅极和漏极之间的电位差，使驱动晶体管M0的栅极的电压与驱动晶体2
管M0漏极的电压相等，根据发光阶段T02电流公式I＝K(PVDD‑Vdata’) 可知，由于第二补偿模块22调节了驱动晶体管M0的栅极和漏极之间的电位差，将驱动晶体管M0的栅极的电位拉低到驱动晶体管M0漏极的电位，所以Vdata’是小于预设Vdata的值，这样发光阶段T02的电流I会提高，从而补偿了驱动模块1的驱动电流，改善了发光阶段T02亮度保持差的问题。

[0048] 在一些可选的实施例中，继续参照图4，在一个数据写入帧T0内，第一补偿模块21开启的时间长度短于第二补偿模块22开启的时间长度。

[0049] 可以理解的是，第一补偿模块21是非发光阶段T02开启，第二补偿模块22是发光阶段T02开启，所以第一补偿模块21的开启时间应尽量短，以缩短非发光阶段T02的时间，而第二补偿模块22是在发光阶段T02开启，而发光阶段T02持续的时段较长，所以第二补偿模块22的开启时间可以较长，以在发光阶段T02调节驱动晶体管M0的栅极和漏极之间的电位差，将驱动晶体管M0的栅极的电位拉低到驱动晶体管M0漏极的电位，所以Vdata’是小于预设Vdata的值，这样发光阶段T02的电流I会提高，从而补偿了驱动模块1的驱动电流，改善了发光阶段T02亮度保持差的问题。

[0050] 在一些可选的实施例中，参照图5和图6，图5是图2中像素单元的又一种放大图，图6是图2中像素单元的又一种放大图，本实施例中第一补偿模块21包括第一晶体管M1，第二补偿模块22包括第二晶体管M2和第一电容C1，第二晶体管M2的第一极31或第二极32中的一者连接于第一电容C1的第一极板41。

[0051] 具体的，本实施例中，第一补偿模块21包括第一晶体管M1，第一晶体管M1的第一极和第一晶体管M1的第二极分别与驱动晶体管M0的栅极和漏极电连接，图5中第二晶体管M2的第一极31与第一电容C1的第一极板41电连接，第二晶体管M2的第二极32与驱动晶体管M0的漏极电连接，第一电容C1的第二极板与驱动晶体管M0的栅极电连接，图6中第二晶体管M2的第二极32与第一电容C1的第一极板41电连接，第二晶体管M2的第一极31与驱动晶体管M0的栅极电连接，第一电容C1的第二极板与驱动晶体管M0的漏极电连接。

[0052] 可以理解的是，这里的第一极、第二极可以分别为源极或漏极。

[0053] 当然对于第一晶体管M1可以为PMOS型晶体管，也可以为NMOS型晶体管，第二晶体管M2可以为PMOS型晶体管，也可以为NMOS型晶体管，这里不做具体限定，图5中仅以第一晶体管M1和第二晶体管M2均为NMOS型晶体管为例，图6中仅以第一晶体管M1为NMOS型晶体管、第二晶体管M2均为PMOS型晶体管为例，当然为PMOS型晶体管时控制第二晶体管M2开启的使能信号为低电位。

[0054] 结合图4和图5，上述像素电路10的工作过程包括数据写入帧T0，数据写入帧T0包括数据写入阶段T01和发光阶段T02，在数据写入阶段T01，第一晶体管M1在信号S1高电位的控制下开启且第二晶体管M2在信号S2低电位的控制下关闭，数据写入模块3向驱动晶体管M0的栅极写入数据信号；在发光阶段T02的至少部分时间段内，第一晶体管M1在信号S1低电位的控制下关闭且第二晶体管M2在信号S2高电位的控制下开启，由于第一晶体管M1关闭，第二晶体管M2和第一电容C1设置在驱动晶体管M0的栅极和漏极之间，第二晶体管M2开启，由于设置了第一电容C1，第一电容C1的第一极板41发生电位变化时，第一电容C1的第二极板也会相应的发生变化，所以在驱动晶体管M0的漏极电位下降时，在第一电容C1的作用下驱动晶体管M0的栅极的电位也会下降，使驱动晶体管M0的栅极的电压与驱动晶体管M0漏极的电压相等，这样降低驱动晶体管M0的栅极和漏极之间的电位差，根据发光阶段T02电流公2
式I＝K(PVDD‑Vdata’) 可知，由于第一电容C1能够将驱动晶体管M0的栅极的电位拉低到驱动晶体管M0漏极的电位，所以Vdata’是小于预设Vdata的值，这样发光阶段T02的电流I会提高，从而补偿了驱动模块1的驱动电流，改善了发光阶段T02亮度保持差的问题。

[0055] 在一些可选的实施例中，继续参照图5和图6，驱动晶体管M0的栅极电位为Vg，驱动晶体管M0的漏极电位为Vd，驱动晶体管M0的栅极电位与漏极电位之间的电位差为△V＝|Vg‑Vd|；

[0056] 当△V≥V0时，第二补偿模块22开启；

[0057] 当△V＜V0时，第二补偿模块22关闭；

[0058] V0为大于0的预设阈值。

[0059] 可以理解的是，这里的V0为大于0的任意预设阈值，这里不做具体限定。

[0060] 在发光阶段T02，第二补偿模块22开启的阶段可以根据驱动晶体管M0的栅极电位Vg和驱动晶体管M0的漏极电位Vd之间的电位差来确定，具体的，若驱动晶体管M0的栅极电位与漏极电位之间的电位差△V较小时，即当△V＜V0时，此时不需要补偿驱动电流，所以不需要开启第二补偿模块22，而当驱动晶体管M0的栅极电位与漏极电位之间的电位差△V较大时，即当△V≥V0时，则需要补偿驱动电流，此时第二补偿模块22开启，从而改善发光阶段T02亮度保持差的问题。

[0061] 在一些可选的实施例中，继续参照图6，第二晶体管M2的第一极或第二极中的另一者连接于驱动晶体管M0的栅极，第一电容C1的第二极板连接于驱动晶体管M0的漏极。

[0062] 图6中第二晶体管M2的第二极32与第一电容C1的第一极板41电连接，第二晶体管M2的第一极31与驱动晶体管M0的栅极电连接，第一电容C1的第二极板与驱动晶体管M0的漏极电连接。如此可实现在发光阶段T02的至少部分时间段内，第二晶体管M2开启，第一电容C1的第二极板与驱动晶体管M0的漏极电连接，所以第一电容C1的第二极板发生电位变化时，第一电容C1的第一极板41也会相应的发生变化，所以在驱动晶体管M0的漏极电位下降时，在第一电容C1的作用下驱动晶体管M0的栅极的电位也会下降，使驱动晶体管M0的栅极的电压与驱动晶体管M0漏极的电压相等，这样降低驱动晶体管M0的栅极和漏极之间的电位差，发光阶段T02的电流I会提高，从而补偿了驱动模块1的驱动电流，改善了发光阶段T02亮度保持差的问题。

[0063] 在一些可选的实施例中，继续参照图5，第二晶体管M2的第一极或第二极中的另一者连接于驱动晶体管M0的漏极，第一电容C1的第二极连接于驱动晶体管M0的栅极。

[0064] 图5中第二晶体管M2的第一极31与第一电容C1的第一极板41电连接，第二晶体管M2的第二极32与驱动晶体管M0的漏极电连接，第一电容C1的第二极板与驱动晶体管M0的栅极电连接，如此在第二晶体管M2开启时，第一电容C1的第一极板41发生电位变化时，第一电容C1的第二极板也会相应的发生变化，所以在驱动晶体管M0的漏极电位下降时，在第一电容C1的作用下驱动晶体管M0的栅极的电位也会下降，使驱动晶体管M0的栅极的电压与驱动晶体管M0漏极的电压相等，这样降低驱动晶体管M0的栅极和漏极之间的电位差，发光阶段T02的电流I会提高，从而补偿了驱动模块1的驱动电流，改善了发光阶段T02亮度保持差的问题。

[0065] 在一些可选的实施例中，参照图7和图8，图7是图2中像素单元的又一种放大图，图8是图7中像素电路的时序图，像素电路10还包括发光控制模块4，发光控制模块4用于选择性地允许发光元件200进入发光阶段T02，发光控制模块4的控制端接收发光控制信号；其中，

[0066] 第二晶体管M2的栅极接收发光控制信号。

[0067] 可以理解的是，本实施例中的第一补偿模块21和第二补偿模块22适用于上述任一实施例，这里不做具体限定。

[0068] 图7中在第一电源信号PVDD和驱动晶体管M0的源极之间设置了发光控制模块4，当然该发光控制模块4也可以设置在驱动晶体管M0的漏极与发光元件200之间，当发光控制模块4在发光控制信号的控制下导通时允许发光元件200进入发光阶段T02，当发光控制模块4在发光控制信号的控制下关断时发光元件200不发光。可选的，发光控制模块4中可以设置晶体管，晶体管的源极连接于第一电源信号PVDD，晶体管的漏极连接于驱动晶体管M0的源极。

[0069] 本实施例中第二晶体管M2的栅极接收发光控制信号，所以发光元件200进入发光阶段T02时，发光控制信号同时控制第二晶体管M2导通，第二补偿模块22同时调节驱动晶体管M0的栅极和漏极之间的电位差，使驱动晶体管M0的栅极的电压与驱动晶体管M0漏极的电压相等，这样发光阶段T02的电流I会提高，从而补偿了驱动模块1的驱动电流，改善发光阶段T02亮度保持差的问题。

[0070] 在一些可选的实施例中，参照图9和图10，图9是图2中像素单元的又一种放大图，图10是图9中像素电路的时序图，发光控制模块4包括第一发光控制模块41和第二发光控制模块42；

[0071] 第一发光控制模块41连接于第一电源信号PVDD与驱动晶体管M0的源极之间，第二发光控制模块42连接于驱动晶体管M0的漏极与发光元件200之间；其中，

[0072] 第一发光控制模块41的控制端接收第一发光控制信号，第二发光控制模块42的控制端接收第二发光控制信号；

[0073] 第二晶体管M2的栅极接收第一发光控制信号与第二发光控制信号中有效脉冲信号时间长度较短的一者。

[0074] 可以理解的是，本实施例中的第一补偿模块21和第二补偿模块22可采用上述任一实施例中的结构，这里不做具体限定。

[0075] 本实施例中在第一电源信号PVDD与驱动晶体管M0的源极之间连接了第一发光控制模块41，在驱动晶体管M0的漏极与发光元件200之间连接了第二发光控制模块42，第一发光控制信号控制第一发光控制模块41导通，第二发光控制信号控制第二发光控制模块42导通，第二晶体管M2的栅极接收第一发光控制信号与第二发光控制信号中有效脉冲信号时间长度较短的一者，图9中仅以第二晶体管M2的栅极接收有效脉冲信号时间长度较短的第二发光控制信号为例，当然有效脉冲信号时间长度较短的发光控制信号决定了发光时间，所以第二晶体管M2的栅极接收第一发光控制信号与第二发光控制信号中有效脉冲信号时间长度较短的一者，这样能够保证在发光元件200处于发光阶段T02时均能够对电流进行补偿，反之，若第二晶体管M2的栅极接收第一发光控制信号与第二发光控制信号中有效脉冲信号时间长度较长的一者，那么第一发光控制信号与第二发光控制信号中有效脉冲信号时间差的部分发光元件200是不发光的，这器件第二晶体管M2开启也不会对电流进行调节。

[0076] 在一些可选的实施例中，继续参照图4、图5、图7、图8、图6和图11，图11是图6中像素电路的时序图，第一晶体管M1与第二晶体管M2同为PMOS型晶体管或者同为NMOS型晶体管，其中，第一晶体管M1的控制信号与第二晶体管M2的控制信号为反向时序的信号；或者，[0077] 第一晶体管M1与第二晶体管M2一者为PMOS型晶体管，另一者为NMOS型晶体管，其中，第一晶体管M1的控制信号与第二晶体管M2的控制信号为相同时序的信号。

[0078] 图5中第一晶体管M1和第二晶体管M2均为NMOS型晶体管，图7中第一晶体管M1和第二晶体管M2均为PMOS型晶体管，图4和图8示出了第一晶体管M1的控制信号与第二晶体管M2的控制信号为反向时序的信号，这样在第一晶体管M1关闭时第二晶体管M2开启，第一晶体管M1开启时第二晶体管M2关闭；图6中第一晶体管M1为NMOS型晶体管，第二晶体管M2为PMOS型晶体管，当然第一晶体管M1也可以为PMOS型晶体管而第二晶体管M2为NMOS型晶体管，这里不做具体限定，当第一晶体管M1与第二晶体管M2一者为PMOS型晶体管，另一者为NMOS型晶体管时，第一晶体管M1的控制信号与第二晶体管M2的控制信号为相同时序的信号，这样在第一晶体管M1关闭时第二晶体管M2开启，第一晶体管M1开启时第二晶体管M2关闭。

[0079] 在一些可选的实施例中，参照图12，图12是图2中像素单元的又一种放大图，像素电路10连接于第一电源信号线(图中未示出)，第一电源信号线用于传输高电平的第一电源信号PVDD；

[0080] 像素电路10包括第二电容C2，第二电容C2连接于第一电源信号线与驱动晶体管M0的栅极之间；其中，

[0081] 第一电容C1的电容值C1小于第二电容C2的电容值C2。

[0082] 可以理解的是第二电容C2连接于第一电源信号线与驱动晶体管M0的栅极之间，该第二电容C2为存储电容，用于维持驱动晶体管M0的栅极的电位，为了保持驱动晶体管M0的栅极的电位所以该存储电容需要足够大，而第一电容C1用于在发光阶段T02中拉低驱动晶体管M0的栅极，使得驱动晶体管M0的栅极电位与驱动晶体管M0的漏极电位相等，为微调，不需要具有较大的电容值，第一电容C1的电容值C1小于第二电容C2的电容值C2，既能保证维持驱动晶体管M0的栅极的电位，又能够在发光阶段T02对驱动晶体管M0的栅极电位与驱动晶体管M0的漏极电位进行调节。

[0083] 在一些可选的实施例中，参照图13，图13是图2中像素单元的又一种放大图，第二补偿模块22还包括第三晶体管M3，第三晶体管M3的第一极51或第二极中的一者连接于第一电容C1的第二极板；

[0084] 第二晶体管M2的第一极31或第二极32中的另一者连接于驱动晶体管M0的栅极，第三晶体管M3的第一极51或第二极中的另一者连接于驱动晶体管M0的漏极；或者，[0085] 第二晶体管M2的第一极31或第二极32中的另一者连接于驱动晶体管M0的漏极，第三晶体管M3的第一极51或第二极中的另一者连接于驱动晶体管M0的栅极。

[0086] 图13中仅以第三晶体管M3的第一极51连接于第一电容C1的第二极板，第二晶体管M2的第一极31连接于驱动晶体管M0的栅极，第三晶体管M3的第二极52连接于驱动晶体管M0的漏极，当然也可以第三晶体管M3的第一极51连接于第一电容C1的第一极板41，第三晶体管M3的第一极51连接于驱动晶体管M0的栅极，第二晶体管M2的第一极31连接于第一电容C1的第二极板，第二晶体管M2的第二极32连接有驱动晶体管M0的漏极，这里不做具体限定。

[0087] 可以理解的是，在第一电容C1的两侧连接第二晶体管M2和第三晶体管M3，这样能够防止在第二晶体管M2关断时，第一电容C1的一端电位另一端浮空造成电路不稳定的问题。

[0088] 本实施例中第一电容C1的两侧连接第二晶体管M2和第三晶体管M3，这样第二晶体管M2和第三晶体管M3同时开启时，对驱动晶体管M0的栅极电位与驱动晶体管M0的漏极电位进行调节，第二晶体管M2和第三晶体管M3同时关断，第一电容C1的两侧均不会有浮空的问题，有利于提高电路的稳定性。

[0089] 在一些可选的实施例中，继续参照图13，第二晶体管M2的栅极与第三晶体管M3的栅极连接于相同的信号。

[0090] 本实施例中，参照图13，第二晶体管M2与第三晶体管M3的栅极连接于相同的信号S2，这样可以保证第二晶体管M2与第三晶体管M3同时关断或同时开启，第二晶体管M2和第三晶体管M3同时开启时，对驱动晶体管M0的栅极电位与驱动晶体管M0的漏极电位进行调节，第二晶体管M2和第三晶体管M3同时关断，第一电容C1的两侧均不会有浮空的问题，有利于提高电路的稳定性。

[0091] 在一些可选的实施例中，参照图14，图14是图2中的A‑A’向的一种剖面图，图14中仅示出了像素电路10中的第一电容C1和第二晶体管M2，对于像素电路10中的其它元件图14中未示出，像素电路10位于衬底基板上，在垂直于衬底基板的方向上，第一电容C1与第二晶体管M2至少部分交叠。

[0092] 参照图14，显示面板1000包括衬底基板60、位于衬底基板60一侧的缓冲层61、位于缓冲层61远离衬底基板60一侧的有源层29、位于有源层29远离衬底基板60一侧的第一金属层65、位于第一金属层65远离衬底基板60一侧的第二金属层66、位于第二金属层66远离衬底基板一侧的第三金属层67，第二晶体管M2的栅极位于第一金属层65，第二晶体管M2的第一极31和第二晶体管M2的第二极32位于第三金属层，在垂直于衬底基板的方向上，第一电容C1与第二晶体管M2至少部分交叠，第二晶体管M2的第一极31的部分复用为第一电容C1的第一极板41，第一电容C1的第二极板位于第二金属层，一方面第二晶体管M2的第一极31的部分复用为第一电容C1的第一极板41，不需要再设置金属层作为第一电容C1的第一极板41，利于实现显示面板1000的轻薄化。

[0093] 基于同一发明构思，本申请还提供一种显示装置，图15是本申请实施例所提供的显示装置的一种示意图，该显示装置2000包括本申请上述任一实施例所提供的显示面板。本申请中的显示装置包括上述实施例所提供的显示面板时，具有上述显示面板的有益效果。需要说明的是，本申请实施例所提供的显示装置2000的实施例可参见上述显示面板的实施例，重复之处不再赘述。本申请所提供的显示装置2000可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。

[0094] 通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

[0095] 本发明中的显示面板包括：像素电路和发光元件；像素电路包括驱动模块、补偿模块和数据写入模块；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；数据写入模块连接于驱动晶体管的源极；补偿模块连接于驱动晶体管的栅极与漏极之间，补偿模块包括第一补偿模块和第二补偿模块，第一补偿模块连接于驱动晶体管的栅极与漏极之间，且第二补偿模块也连接于驱动晶体管的栅极与漏极之间；其中，像素电路的工作过程包括数据写入帧，数据写入帧包括数据写入阶段和发光阶段，在数据写入阶段，驱动晶体管导通和第一补偿模块均导通，数据电压经过驱动晶体管的源极和漏极、以及第一补偿模块，将数据写入驱动晶体管的栅极，对驱动晶体管的栅极电位进行数据补偿；在发光阶段的至少部分时间段内，第一补偿模块关闭且第二补偿模块开启，第二补偿模块用于调节驱动晶体管的栅极和漏极之间的电位差，将驱动晶体管的栅极的电位拉低到驱动晶体管漏极的电位，所以Vdata’是小于预设Vdata的值，这样发光阶段的电流I会提高，从而补偿了驱动模块的驱动电流，改善了发光阶段亮度保持差的问题。

[0096] 虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。