一种抑制SiC MOSFET超调的变电阻驱动电路

摘要

本发明是关于一种抑制SiC MOSFET超调的变电阻驱动电路，包括SiC MOSFET，其特征在于，还包括正、负向供电电源之间的图腾柱结构电路、开通驱动电路、关断驱动电路和电压反馈信号调理电路，所述图腾柱结构电路的输出端分别连接开通、关断驱动电路的输入端，开通、关断驱动电路的输出端以及电压反馈信号调理电路的输入端与SiC MOSFET的栅极连接。本发明能够在充分保持SiC MOSFET高开关速度以及低损耗优势的情况下，对开关过程出现的电流电压超调进行有效的抑制。

权利要求

1.一种抑制SiC MOSFET超调的变电阻驱动电路的控制方法，所述抑制SiC MOSFET超调的变电阻驱动电路包括SiC MOSFET，还包括正、负向供电电源之间的图腾柱结构电路、开通驱动电路、关断驱动电路和电压反馈信号调理电路，所述图腾柱结构电路的输出端分别连接开通、关断驱动电路的输入端，开通、关断驱动电路的输出端以及电压反馈信号调理电路的输入端与SiC MOSFET的栅极连接，所述开通、关断驱动电路用于改变所述SiC MOSFET的驱动电阻大小，所述电压反馈信号调理电路用于判断SiC MOSFET处于开关阶段对应阶段并输出控制信号改变驱动电阻大小以实现超调抑制；

所述图腾柱结构电路包括第一开通控制管和第一关断控制管，所述第一开通控制管的漏极连接正向供电电源，其源极连接第一关断控制管的源极，第一关断控制管的漏极连接负向供电电源；所述第一开通控制管、第一关断控制管的栅极均接收给定的PWM信号；

所述开通驱动电路包括第一、第二、第三开通电阻以及第二、第三开通控制管，其中，第一开通电阻的一端以及第二、第三开通控制管的漏极与所述图腾柱结构电路相连接，所述第二、第三开通控制管的源极分别连接第二开通电阻、第三开通电阻的一端，栅极分别连接第二放大器AMP 2 的输出信号 S 2 、第一放大器AMP 1 的输出信号 S 1 ；所述第一、第二、第三开通电阻的另一端连接开通二极管阳极，所述开通二极管的阴极作为开通驱动电路的输出端连接SiC MOSFET的栅极；

所述关断驱动电路包括第一、第二、第三关断电阻以及第二、第三关断控制管，其中，第一关断电阻的一端以及第二、第三关断控制管的漏极与所述图腾柱结构电路相连接，所述第二、第三关断控制管的源极分别连接第二关断电阻、第三关断电阻的一端，栅极分别连接第二放大器AMP 2 的输出信号 S 2 、第一放大器AMP 1 的输出信号 S 1 ；所述第一、第二、第三关断电阻的另一端连接关断二极管的阴极，所述关断二极管的阳极作为关断驱动电路的输出端连接SiCMOSFET的栅极；

所述图腾柱结构电路中的第一开通控制管以及所述开通驱动电路中的第二、第三开通控制管均为N沟道MOSFET，所述图腾柱结构电路中的第一关断控制管以及所述关断驱动电路中的第二、第三关断控制管均为P沟道MOSFET；

所述电压反馈信号调理电路包括与所述SiC MOSFET的栅极依次串联的第一、第二采样电阻，第二采样电阻的另一端接地；采样电压信号取在所述第一、第二采样电阻之间，将其输入至第一、第三比较器的负输入端以及第二比较的正输入端，第一、第三比较器的正输入端以及第二比较的负输入端分别接入第一、第三、第二参考电压；第一比较器的输出端连接第一或逻辑门，第二比较器的输出端连接第一、第二或逻辑门，第三比较器的输出端连接第二或逻辑门；第一、第二或逻辑门的输出端分别连接第一放大器AMP 1 、第二放大器AMP 2 的输入端，以生成所述输出信号 S 1 、 S 2 ；

所述控制方法其特征在于：

第一、二、三比较器设置的参考电压均为拟参考电压乘以采样比例，采样比例为采样电阻与总电阻的比值；第一采用电阻≥10kΩ、第二采用电阻≥10kΩ、SiC MOSFET的栅极电阻为5 10Ω，

~

第一比较器设置的拟参考电压为SiC MOSFET阈值电压，第二比较器设置的拟参考电压为SiC MOSFET米勒电压，第三比较器设置的拟参考电压为SiC MOSFET阈值电压与SiC MOSFET米勒电压之和的一半；

当SiC MOSFET开通时，当PWM上升沿信号加到第一开通控制管时，SiC MOSFET进入开通阶段，其栅源电压逐渐增加，其栅源电压采样值低于阈值电压乘采样比例的值时或高于米勒电压乘采样比例的值时，第二开通控制管及第三开通控制管导通，三个开通电阻并联，开通速度加快使开通时间缩短；

当SiC MOSFET关断时，采样电路对栅源电压进行采样，当栅源电压采样值高于阈值电压乘采样比例的值且低于阈值电压与米勒电压之和的一半乘采样比例的值时，第二开通控制管导通，第二开通电阻与第一开通电阻并联，为超调抑制做准备；当栅源电压采样值高于阈值电压与米勒电压之和的一半乘采样比例的值且低于米勒电压乘采样比例的值时，仅第一开通电阻导通，驱动电阻增大超调得以抑制。

说明书

一种抑制SiC MOSFET超调的变电阻驱动电路

技术领域

[0001] 本发明属于电力电子技术与电工技术领域，关于一种适合于SiC MOSFET的驱动电路，特别涉及一种抑制SiC MOSFET超调的变电阻驱动电路。

背景技术

[0002] 与硅(Si)基功率器件相比，碳化硅场效应晶体管(silicon carbide metal oxide field effect transistor，SiC MOSFET)具有更快的开关频率，更低的导通电阻，更适用于
高频，高压以及高温场合。例如电动汽车、光伏逆变器和风力发电等领域。但其内部寄生电
感的存在导致过高电流、电压超调以及振荡，这不仅会增加器件的开关损耗和加剧电磁干
扰，还可能会导致器件误动作，降低可靠性，甚至损坏器件，如何对电流、电压超调进行抑制
成为SiC MOSFET研究的主要问题之一。

[0003] 目前文献中针对SiC MOSFET驱动电路的电流电压超调问题常用的驱动方法按调节方式可分为变电阻型、变电流型以及变电压型驱动，变阻型驱动通过改变不同开关阶段
驱动电阻以控制开关过程波形，同理，变电流型驱动及变电压型驱动则分别通过改变驱动
电流和驱动电压来改善开关过程波形。按照控制方式可以分为模拟控制及数字控制，数字
控制可以实现灵活的自适应控制但过程中需要用到数模转换和模数转换器件，这极大地增
大了延迟，难以对应SiC MOSFET极短开关时间，而模拟控制可以在引入尽可能少的延迟的
情况下，实现对开关过程超调的抑制，因此通过模拟控制来实现开关过程超调抑制具有重
要的实用价值。本专利提出的目的是提出一种电路结构简单，并通过模拟电路实现抑制SiC 
MOSFET超调的变电阻驱动电路。

发明内容

[0004] 本发明的目的在于提供一种抑制SiC MOSFET超调的变电阻驱动电路，能够在充分保持SiC MOSFET高开关速度以及低损耗优势的情况下，对开关过程出现的电流电压超调进
行有效的抑制。

[0005] 本发明为实现上述目的采用了如下的技术方案：

[0006] 一种抑制SiC MOSFET超调的变电阻驱动电路，包括SiC MOSFET，其特征在于，还包括正、负向供电电源之间的图腾柱结构电路、开通驱动电路、关断驱动电路和电压反馈信号
调理电路，所述图腾柱结构电路的输出端分别连接开通、关断驱动电路的输入端，开通、关
断驱动电路的输出端以及电压反馈信号调理电路的输入端与SiC MOSFET的栅极连接，所述
开通、关断驱动电路用于改变所述SiC MOSFET的驱动电阻大小，所述电压反馈信号调理电
路用于判断SiC MOSFET处于开关阶段对应阶段并输出控制信号改变驱动电阻大小以实现
超调抑制。

[0007] 作为优选，图腾柱结构电路包括第一开通控制管Q1_on与第一关断控制管Q1_off，第一开通控制管Q1_on漏极与正向供电电源UG,on相连，第一开通控制管Q1_on源极与第一关断控
制管Q1_off源极及开通、关断驱动电路相连，第一关断控制管Q1_off漏极与负向供电电源UG,off
相连，第一开通控制管Q1_on和第一关断控制管Q1_off栅极均接收给定的PWM信号。

[0008] 作为优选，开通驱动电路上端连接图腾柱结构电路输出端，第一开通控制管Q1_on的源极连接第二开通控制管Q2_on、第三开通控制管Q3_on的漏极以及第一开通电阻R1_on一端；
第二开通控制管Q2_on的源极连接第二开通电阻R2_on，栅极接收第二放大器AMP2的输出信号
S2；第三开通控制管Q3_on的源极连接第三开通电阻R3_on，栅极接收第一放大器AMP1的输出信
号S1，第一、第二、第三开通电阻的另一端均与开通二极管D1_on的阳极相连，开通二极管D1_on
的阴极即为开通驱动电路的输出端，与SiC MOSFET的栅极相连。

[0009] 作为优选，关断驱动电路上端连接图腾柱结构电路输出端，第一关断控制管Q1_off的源极连接第二关断控制管Q2_off、第三关断控制管Q3_off的漏极以及第一开通电阻R1_off一
端，第二关断控制管Q2_off的源极连接第二关断电阻R2_off，栅极接收第二放大器AMP2的输出
信号S2，第三关断控制管Q3_off的源极连接第三关断电阻R3_off，栅极接收第一放大器AMP1的
输出信号S1，关断电阻的另一端均与关断二极管D1_off的阴极相连，关断二极管D1_off的阳极
与SiC MOSFET的栅极相连。

[0010] 作为优选，电压反馈信号调理电路第一采样电阻R4一端连接SiC MOSFET栅极，另一端连接第二采样电阻R5，第二采样电阻R5另一端接地，采样电压信号在第一采样电阻R4与
第二采样电阻R5之间与第一比较器CAMP1负输入端、第二比较器CAMP2正输入端及第三比较
器CAMP3负输入端相连，第一比较器CAMP1正输入端接第一参考电压U1_ref，输出端接第一或
逻辑门OR1第一输入端，第二比较器CAMP2负输入端接第二参考电压U2_ref，输出端接第一或
逻辑门OR1的第二输入端和第二或逻辑门OR2的第一输入端，第三比较器CAMP3正输入端接第
三参考电压U3_ref，输出端接第二或逻辑门OR2的第二输入端，第一或逻辑门OR1输出端接第
一放大器AMP1正输入端，第二或逻辑门OR2接第二放大器AMP2正输入端，第一放大器AMP1输
出信号S1给到第三开通控制管Q3_on、第三关断控制管Q3_off的栅极，第二放大器AMP2输出信号
S2给到第二开通控制管Q2_on、第二关断控制管Q2_off的栅极。

[0011] 本发明还公开了一种如前所述抑制SiC MOSFET超调的变电阻驱动电路的控制方法，SiC MOSFET开通时，采样电路对栅源电压UGS进行采样，并与给定三个参考电压U1_ref、
U2_ref和U3_ref进行比较，判断在非电流超调区域控制并联电阻R1_on、R2_on和R3_on以加速开通
速度，减少开通时间以减少开通损耗，在电流超调区域控制并联电阻R1_on、R2_on和R3_on以抑
制电流超调。SiC MOSFET关断时，采样电路对栅源电压UGS进行采样，并与给定三个参考电压
U1_ref、U2_ref和U3_ref进行比较，判断在非电压超调区域控制并联电阻R1_off、R2_off和R3_off以加
速关断速度，缩短关断时间以减少关断损耗，在电压超调区域控制并联电阻R1_off、R2_off和
R3_off以抑制电压超调。

[0012] 本发明采用以上技术方案与现有技术相比，具有以下技术效果：

[0013] （1）在SiC MOSFET开通时，在非电流超调对应阶段增加并联电阻数量，缩短开通时间，在电流超调对应阶段减少并联电阻数量以抑制开通电流超调大小。

[0014] （2）在SiC MOSFET关断时，在非电压超调对应阶段增加并联电阻数量，缩短关断时间，在电压超调对应阶段减少并联电阻数量以抑制关断电压超调大小。

[0015] （3）运用模拟电路作为调理控制电路减小时延，实现更精准的控制，并在非超调区域减小驱动电阻以缩短开关时间降低开关损耗。

附图说明

[0016] 图1是本发明一个实施例的开通驱动电路结构图。

[0017] 图2是本发明一个实施例的关断驱动电路结构图。

[0018] 图3是本发明一个实施例的电压反馈信号调理电路图。

[0019] 图4为本发明一个实施例的电路图。

[0020] 图5为本发明一个实施例的比较器及各开关管的波形时序图。

具体实施方式

[0021] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本发明保护的范围。

[0022] 如图4所示，本发明是关于一种抑制SiC MOSFET超调的变电阻驱动电路及其控制方法，与SiC MOSFET栅极相连的驱动电路中包括正向供电电源与负向供电电源之间的图腾
柱结构电路、开通驱动电路、关断驱动电路以及电压反馈信号调理电路。其中，开通驱动电
路的输出端、关断驱动电路的输出端以及电压反馈信号调理电路的输入端相连与SiC 
MOSFET栅极相连。图腾柱结构电路包括第一开通控制管和第一关断控制管，开通驱动电路
包括第一开通电阻，第二开通控制管、第二开通电阻，第三开通控制管、第三开通电阻，关断
驱动电路包括第一关断电阻，第二关断控制管、第二关断电阻，第三关断控制管、第三关断
电阻，电压反馈信号调理电路包括第一采样电阻、第二采样电阻、第一比较器、第二比较器、
第三比较器、第一或逻辑门、第二或逻辑门、第一放大器、第二放大器。

[0023] 如图1所示，为本发明的开通驱动电路，包括第一开通控制管Q1,on，其漏极连接正向供电电源UG,on，其栅极接收给定PWM信号，其源极连接第二开通控制管Q2_on、第三开通控制
管Q3_on的漏极以及第一开通电阻R1_on一端；第二开通控制管Q2_on的源极连接第二开通电阻
R2_on，栅极接收第二放大器AMP2的输出信号S2，第三开通控制管Q3_on的源极连接第三开通电
阻R3_on，栅极接收第一放大器AMP1的输出信号S1，第一、第二、第三开通电阻R1_on、R2_on、R3_on
的另一端均与开通二极管D1_on的阳极相连，开通二极管D1_on的阴极与SiC MOSFET的栅极相
连。

[0024] 如图2所示，为本发明的关断驱动电路，其结构与开通驱动电路对称，包括第一关断控制管Q1_off，其栅极接收给定PWM信号，其漏极连接负向供电电源UG,off，其源极连接第二
关断控制管Q2_off、第三关断控制管Q3_off的漏极以及第一关断电阻R1_off的一端；第二关断控
制管Q2_off的源极连接第二关断电阻R2_off，栅极接收第二放大器AMP2的输出信号S2，第三关
断控制管Q3_off的源极连接第三关断电阻R3_off，栅极接收第一放大器AMP1的输出信号S1，第
一、第二、第三关断电阻R1_off、R2_off、R3_off的另一端均与关断二极管D1_off的阴极相连，关断
二极管D1_off的阳极与SiC MOSFET的栅极相连。

[0025] 其中，第一、第二、第三开通控制管Q1,on、 Q2_on、Q3_on均为N沟道MOSFET，第一、第二、第三关断控制管Q1_off、Q2_off、Q3_off均为P沟道MOSFET。

[0026] 如图3所示，本发明的电压反馈信号调理图，电压反馈信号调理电路第一采样电阻R4一端连接SiC MOSFET栅极，另一端连接第二采样电阻R5，第二采样电阻R5另一端接地，采
样电压信号在第一采样电阻R4与第二采样电阻R5之间与第一比较器CAMP1负输入端、第二比
较器CAMP2正输入端及第三比较器CAMP3负输入端相连，第一比较器CAMP1正输入端接第一参
考电压U1_ref，输出端接第一或逻辑门OR1第一输入端，第二比较器CAMP2负输入端接第二参
考电压U2_ref，输出端接第一或逻辑门OR1的第二输入端和第二或逻辑门OR2的第一输入端，
第三比较器CAMP3正输入端接第三参考电压U3_ref，输出端接第二或逻辑门OR2的第二输入
端，第一或逻辑门OR1输出端接第一放大器AMP1正输入端，第二或逻辑门OR2接第二放大器
AMP2正输入端，第一放大器AMP1输出信号S1给到第三开通控制管Q3_on、第三关断控制管Q3_off
的栅极，第二放大器AMP2输出信号S2给到第二开通控制管Q2_on、第二关断控制管Q2_off的栅
极。其中，第一采样电阻R4与第二采样电阻R5取值尽量大，取R4、R5≥10kΩ，采样电压根据第
一采样电阻R4与第二采样电阻R5的比例得到，该比例则根据第一、第二、第三比较器能够接
受的电压范围进行调整。RG（int）为SiC MOSFET自带的栅极电阻，根据具体的数据手册得到，
一般为5 10Ω。
~

[0027] 本发明的工作原理是：

[0028] SiC MOSFET开通时，采样电路对栅源电压进行采样，并与给定三个参考电压进行比较，判断在非电流超调区域增加并联电阻数量以加速开通速度，减少开通时间以减少开
通损耗，在电流超调区域减少并联电阻数量以抑制电流超调。SiC MOSFET关断时，采样电路
对栅源电压进行采样，并与给定三个参考电压进行比较，判断在非电压超调区域增加并联
电阻数量以加速关断速度，缩短关断时间以减少关断损耗，在电压超调区域减少并联电阻
数量以抑制电压超调。

[0029] 如图5所示，比较器设置的参考电压均为拟参考电压乘以采样比例，采样比例为采样电阻与总电阻的比值即R5/（R4+ R5）。第一比较器设置的拟参考电压为SiC MOSFET阈值电
压，第二比较器设置的拟参考电压为SiC MOSFET米勒电压，第三比较器设置的拟参考电压
SiC MOSFET阈值电压与SiC MOSFET米勒电压之和的一半。当PWM上升沿信号加到第一开通
控制管时，SiC MOSFET进入开通阶段，其栅源电压逐渐增加，其栅源电压采样值低于阈值电
压乘采样比例的值时或高于米勒电压乘采样比例的值时，第二开通控制管及第三开通控制
管导通，三个开通电阻并联，开通速度加快使开通时间缩短。当栅源电压采样值高于阈值电
压乘采样比例的值且低于阈值电压与米勒电压之和的一半乘采样比例的值时，第二开通控
制管导通，第二开通电阻与第一开通电阻并联，为超调抑制做准备。当栅源电压采样值高于
阈值电压与米勒电压之和的一半乘采样比例的值且低于米勒电压乘采样比例的值时，仅第
一开通电阻导通，驱动电阻增大超调得以抑制。

[0030] 本发明提出了一种抑制SiC MOSFET超调的变电阻驱动电路及其控制方法，此种驱动电路能够在保持SiC MOSFET高开关速度以及低损耗优势的情况下，对开关过程出现的电
流电压超调实现有效的抑制。

[0031] 最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可
以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。
凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的
保护范围之内。