一种基于硅通孔的基片集成波导谐振器

摘要

本发明公开了一种基于硅通孔的基片集成波导谐振器，包括相互平行设置的上层RDL和下层RDL，上层RDL与下层RDL之间设有硅基衬底；硅基衬底的中心处分布有由TSV构成的单谐振腔，单谐振腔的四周分别设有由TSV构成的四个增加的谐振腔，上层RDL的相对两侧分别设有输入RDL端口和输出RDL端口。本发明通过改变谐振器结构模型，从而改变该谐振器的中心频率的方法，以实现在太赫兹频段下不同频率的滤波功能。

权利要求

1.一种基于硅通孔的基片集成波导谐振器，其特征在于：包括相互平行设置的上层RDL和下层RDL，上层RDL与下层RDL之间设有硅基衬底；硅基衬底的中心处分布有由TSV构成的单谐振腔，单谐振腔的四周分别设有由TSV构成的四个增加的谐振腔，上层RDL的相对两侧分别设有输入RDL端口和输出RDL端口；

所述四个增加的谐振腔通过开窗的方式实现与单谐振腔的耦合；

所述四个增加的谐振腔分别为：第一个增加的谐振腔、第二个增加的谐振腔、第三个增加的谐振腔及第四个增加的谐振腔；

第一个增加的谐振腔相对单谐振腔与第二个增加的谐振腔对称设置；第三个增加的谐振腔相对单谐振腔与第四个增加的谐振腔对称设置；

所述输入RDL端口和第一个增加的谐振腔之间的耦合结构与输出RDL端口和第二个增加的谐振腔之间的耦合结构相同，采用微带线和共面波导结合的方式实现馈电；

所述上层RDL中具有四个共面波导槽缺口，且这四个共面波导槽缺口的尺寸相同。

说明书

一种基于硅通孔的基片集成波导谐振器

技术领域

[0001] 本发明属于三维集成电路技术领域，涉及一种基于硅通孔的基片集成波导谐振器。

背景技术

[0002] 随着5G技术的飞速发展，高性能、低成本且易于集成的无线通讯器件的设计显得尤为重要，微波谐振器作为可实现高性能射频滤波的元件之一，由于其高性能、低成本、小尺寸等优点而备受关注。在此之前，主流的导波结构是微带线以及波导，但二者都存在一些缺点，如波导难与平面结构集成，以及微带线的介质损耗和导体损耗较大。为了对这些问题进行改进，兼顾矩形波导高品质因数和低损耗以及微带线小体积、易集成优点的SIW结构应运而生，这一结构对微波器件的发展具有十分重要的意义。

[0003] 硅通孔(TSV)是一种穿透介质衬底的三维结构，通过在芯片与芯片之间，晶圆与晶圆之间制作通孔，实现芯片之间垂直互联。在不减小工艺节点的情况下，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能，可以有效提高电路的集成度和电路系统的质量和性能，减少生产成本。

[0004] 伴随无线通信系统通信频带的升高，无线系统工作频段也逐渐向高频段发展,因此对射频器件或系统提出了更高的要求。而利用基片集成波导结构设计的射频器件可以实现在太赫兹波段的工作，具有良好的带内特性且易于与其他平面结构进行集成。

发明内容

[0005] 本发明的目的是提供一种基于硅通孔的基片集成波导谐振器，采用该谐振器能够实现在太赫兹频段下不同频率的滤波功能。

[0006] 本发明所采用的技术方案是，一种基于硅通孔的基片集成波导谐振器，包括相互平行设置的上层RDL和下层RDL，上层RDL与下层RDL之间设有硅基衬底；硅基衬底的中心处分布有由TSV构成的单谐振腔，单谐振腔的四周分别设有由TSV构成的四个增加的谐振腔，上层RDL的相对两侧分别设有输入RDL端口和输出RDL端口。

[0007] 本发明的特点还在于：

[0008] 四个增加的谐振腔通过开窗的方式实现与单谐振腔的耦合。

[0009] 四个增加的谐振腔分别为：第一个增加的谐振腔、第二增加的谐振腔、第三个增加的谐振腔及第四个增加的谐振腔；

[0010] 第一个增加的谐振腔相对单谐振腔与第二个增加的谐振腔对称设置；第三个增加的谐振腔相对单谐振腔与第四个增加的谐振腔对称设置。

[0011] 输入RDL和第一个增加的谐振腔之间的耦合结构与输出RDL和第三个增加的谐振腔之间的耦合结构相同，采用微带线和共面波导结合的方式实现馈电。

[0012] 上层RDL中具有四个共面波导槽缺口，且这四个共面波导槽缺口的尺寸相同。

[0013] 本发明的有益效果是：本发明通过改造谐振器的结构模型来实现改变其中心频率的作用，实现了通带频率为330.38GHz～332.7GHz，相较现有技术的带内损耗为3dB，该结构的带内最大插入损耗为2dB，具有很好的传输效果和较低的损耗，带内最大回波损耗13.96dB，对于射频滤波器件来说，该谐振器的回波损耗和插入损耗性能都很稳定且优异。
除此之外，该结构利用TSV技术实现了优良的电学特性，其中心频率在330GHz左右，属于太赫兹波段，可适用于5G技术的应用中，以及通信、雷达、电子对抗和天文观测等无线系统中。
且其通带带宽在2GHz左右，相较于其中心频率来说也可做窄带滤波器使用。该谐振器具有性能稳定、小型化、高效率和低损耗等特点，可作为在太赫兹频段内实现其良好带内特性和带外特性的射频滤波元件来进行使用。

附图说明

[0014] 图1是本发明一种基于硅通孔的基片集成波导谐振器的三维视图；

[0015] 图2是本发明一种基于硅通孔的基片集成波导谐振器的俯视图(上层RDL和TSV部分)；

[0016] 图3是本发明一种基于硅通孔的基片集成波导谐振器的俯视图(上层RDL、下层RDL和TSV部分)；

[0017] 图4是本发明一种基于硅通孔的基片集成波导谐振器的参数仿真图。

[0018] 图中，1.TSV，2.输入RDL，3.输出RDL，4.上层RDL，5.下层RDL，6.波导共面槽缺口。

具体实施方式

[0019] 下面结合附图和具体实施方式对本发明进行详细说明。

[0020] 本发明一种基于TSV(硅通孔)的基片集成波导谐振器，如图1所示，采用上下两铜层RDL结构分别作为谐振器电路的高低电平区域，上层RDL4和下层RDL5的中间采用TSV1排布，与上层RDL4和下层RDL5一起实现正耦合和负耦合结合的交叉耦合拓扑功能，另外上层RDL4两侧分别接输入RDL2和输出RDL3。该谐振器具有五个谐振腔。最中间的为单谐振腔，其它增加的四个腔体通过开窗来实现与单谐振腔的耦合。

[0021] 输入RDL2和第一个增加的腔体之间的耦合结构与输出RDL3和第三个增加的腔体之间的耦合结构相同，采用微带线和共面波导结合的方式实现馈电。此外，该谐振器为对称结构；

[0022] 输入RDL2与输出RDL3对称设置、第一个增加的腔体与第二个增加的腔体对称、第三个增加的腔体与第四个增加的腔体对称，单谐振腔为对称中心。

[0023] 第一个增加的腔体位于单谐振腔的左侧，第二个增加的腔体位于单谐振腔的右侧，第三个增加的腔体位于单谐振腔的下侧，第四个增加的腔体位于单谐振腔的上侧。

[0024] 输入RDL2的尺寸为：长90μm、宽47.3μm。

[0025] TSV1尺寸为：直径5μm，高度90μm。

[0026] 上层RDL4的尺寸为：宽170μm，长240μm，厚5μm。

[0027] 下层RDL5的尺寸为：宽240μm，长264.6μm，厚5μm。

[0028] 单谐振腔的距离取两侧的TSV中轴线的距离。两个谐振腔体之间的窗口的距离取共线处中间的两个TSV中轴线的距离。

[0029] 如图2、3所示，单谐振腔包括四个由TSV构成的侧壁；四个侧壁分别为：d1～d3三个TSV1构成的侧壁一、u1～u3三个TSV1构成的侧壁二、i1～i3三个TSV1构成的侧壁三、m1～m3三个TSV1构成的侧壁四；

[0030] 第一个增加的谐振腔包括四个由TSV构成的侧壁；四个侧壁分别为：e1～e2两个TSV1构成的侧壁一、f1～f3三个TSV1构成的侧壁二、g1～g3三个TSV1构成的侧壁三、h1～h2两个TSV1构成的侧壁四；

[0031] 第二个增加的谐振腔包括四个由TSV构成的侧壁；四个侧壁分别为：n1～n2两个TSV1构成的侧壁一、o1～o3三个TSV1构成的侧壁二、s1～s3三个TSV1构成的侧壁三、t1～t2两个TSV1构成的侧壁四；

[0032] 第三个增加的谐振腔包括五个由TSV1构成侧壁；五个侧壁分别为：r1～r17十七个TSV1构成的侧壁一、k1～k3三个TSV1构成的侧壁二、q1～q3三个TSV1构成的侧壁三、j1～j3三个TSV1构成的侧壁四、p1～p3三个TSV1构成的侧壁五；

[0033] 第四个增加的谐振腔包括五个由TSV1构成的侧壁，五个侧壁分别为：a1～a15十五个TSV1构成的侧壁一、b1～b3三个TSV1构成的侧壁二、c1～c4四个TSV1构成的侧壁三、v1～v4四个TSV1构成的侧壁四、w1～w3三个TSV1构成的侧壁五；

[0034] 单谐振腔的尺寸为：长180μm，宽110μm。

[0035] 第一个增加的谐振腔的尺寸为：长155μm，宽30μm。

[0036] 第二个增加的谐振腔的尺寸为：长140μm，宽30μm。

[0037] 第三个增加的谐振腔的尺寸为：长160μm，宽30μm。

[0038] 第四个增加的谐振腔的尺寸为：160μm，宽30μm。

[0039] 单谐振腔与第一个增加的谐振腔窗口间距125μm。

[0040] 单谐振腔与第二个增加的腔体窗口间距120μm。

[0041] 单谐振腔与第三个增加的腔体窗口间距90μm。

[0042] 单谐振腔与第四个增加的腔体窗口间距80μm。

[0043] 单谐振腔左上角处三个TSV1(d1～d3)等间距竖向排列，两TSV中轴线距离为7.5μm；

[0044] 单谐振腔左下角处三个TSV1(i1～i3)等间距竖向排列，两TSV中轴线距离为8μm；

[0045] 单谐振腔右上角处三个TSV1(u1～u3)等间距竖向排列，两TSV中轴线距离为9μm；

[0046] 单谐振腔右下角处三个TSV1(m1～m3)等间距竖向排列，两TSV中轴线距离为9μm；

[0047] 第一个增加的腔体上下两拐角处(侧壁一与侧壁二形成的拐角、侧壁三与侧壁四形成的拐角)两TSV中轴线距离为9μm；

[0048] 第四个增加的腔体上侧两拐角处(第四个增加的谐振腔中侧壁一与侧壁二形成的拐角、侧壁一与侧壁五形成的拐角)两TSV中轴线距离为7.5μm；第四个增加的腔体下侧两拐角处两TSV中轴线距离为5μm。除上述标明外，其余相邻两个TSV中轴距为10μm。另外，上层RDL4具有四个共面波导槽缺口6且这四个共面波导槽缺口6具有相同尺寸，长5μm、宽2.5μm。下层RDL完整无槽缺口。

[0049] 本发明一种基于硅通孔的基片集成波导谐振器，该谐振器采用硅基衬底，与现有普遍的硅工艺产品相兼容易于与主流的CMOS电路进行集成，且生产成本较低。

[0050] 该谐振器采用SIW结构，可提高频率，实现太赫兹频段的滤波作用。

[0051] 馈线采用微带线和共面波导相结合的方式，使得以足够小的尺寸实现良好的馈电效果。

[0052] 从图4可看出，中心频率f＝331.5GHz，通带插入损耗2dB内频段为330.39～332.62GHz，2dB带宽BW＝2.32GHz，通带内回波损耗最小为12.97dB。并且可以发现，在改变结构过程中，通带带宽相比中心频率很小，始终维持在一个较小的范围内，所设计的谐振器可做窄带滤波器使用，具有较高的选择性。