封装体及其制备方法、终端和电子设备

摘要

本申请提供一种封装体，包括：基板；多个电子元器件，设置于所述基板上；封装材料层，位于所述基板上且封装所述多个电子元器件；以及低频屏蔽导电结构，嵌设在所述封装材料层中，位于所述封装材料层远离所述基板的一侧且与所述多个电子元器件间隔，所述低频屏蔽导电结构具有多个通孔，至少部分通孔的每一个的开口面积小于1mm*1mm，所述低频屏蔽导电结构的厚度不低于10μm。本申请还提供应用该封装体的终端和电子设备、以及该封装体的制备方法。低频屏蔽导电结构的设置大幅提升了所述封装体的低频电磁辐射屏蔽效能。

权利要求

1.一种封装体，其特征在于，包括：

基板；

多个电子元器件，设置于所述基板上；

封装材料层，位于所述基板上且封装所述多个电子元器件；以及

低频屏蔽导电结构，嵌设在所述封装材料层中，所述低频屏蔽导电结构位于所述封装材料层远离所述基板的一侧且与所述多个电子元器件间隔，所述低频屏蔽导电结构具有多个通孔，至少部分通孔的每一个的开口面积小于1mm*1mm，所述低频屏蔽导电结构的厚度不低于10μm。

2.根据权利要求1所述的封装体，其特征在于，所述低频屏蔽导电结构的材质为具有电

6 ‑7

导率不低于5×10S/m或磁导率大于等于4π×10 H/m的导电材料。

3.根据权利要求1所述的封装体，其特征在于，所述多个电子元器件包括发射低频电磁波的电子元器件，所述低频的范围小于10MHz；所述低频屏蔽导电结构至少覆盖所述发射低频电磁波的电子元器件，且覆盖所述发射低频电磁波的电子元器件的区域为网状的。

4.根据权利要求3所述的封装体，其特征在于，所述低频屏蔽导电结构中覆盖所述发射低频电磁波的电子元器件的区域的每一个通孔的开口面积小于1mm*1mm。

5.根据权利要求1所述的封装体，其特征在于，所述低频屏蔽导电结构的多个通孔为阵列排布。

6.根据权利要求1所述的封装体，其特征在于，所述封装材料层的外表面上还设置有共形屏蔽层，所述共形屏蔽层为微米级的导电金属层；所述低频屏蔽导电结构与所述共形屏蔽层连接。

7.根据权利要求6所述的封装体，其特征在于，所述低频屏蔽导电结构与所述共形屏蔽层之间还设置有一完整的导电薄层。

8.根据权利要求1所述的封装体，其特征在于，所述封装材料层中还嵌设有接地的导电隔墙，以将所述封装体分成至少两个腔室，从而减弱电磁波在不同腔室之间的耦合。

9.根据权利要求1所述的封装体，其特征在于，所述低频屏蔽导电结构远离所述基板的表面上覆盖有一完整的导电薄层。

10.一种封装体的制备方法，其特征在于，包括：

提供初始的封装体，所述初始的封装体包括基板、设置于所述基板上的多个电子元器件、以及位于所述基板上且封装所述多个电子元器件的封装材料层；

在所述封装材料层远离所述基板的一侧开设沟槽，所述沟槽的至少部分为呈网状，所述沟槽的深度不低于10μm且所述沟槽与所述多个电子元器件相间隔，所述沟槽的网状部分将所述封装材料层划分为间隔的多个单元，每一个单元的面积小于1mm*1mm；以及在所述沟槽中形成导电材料以形成低频屏蔽导电结构。

11.根据权利要求10所述的封装体的制备方法，其特征在于，所述制备方法还包括在所述封装材料层的外表面形成共形屏蔽层，该共形屏蔽层与所述低频屏蔽导电结构接触。

12.根据权利要求10所述的封装体的制备方法，其特征在于，所述制备方法还包括在所述低频屏蔽导电结构远离所述基板的表面形成导电薄层。

13.根据权利要求10所述的封装体的制备方法，其特征在于，在所述沟槽中形成的所述

6 ‑7

导电材料具有电导率不低于5×10S/m或磁导率大于等于4π×10 H/m。

14.根据权利要求10所述的封装体的制备方法，其特征在于，所述多个电子元器件包括发射低频电磁波的电子元器件，所述低频的范围小于10MHz，所述低频屏蔽导电结构至少覆盖所述发射低频电磁波的电子元器件，且所述低频屏蔽导电结构覆盖所述发射低频电磁波的电子元器件的区域为网状的；所述低频屏蔽导电结构的网状部分的每一个通孔的开口面积小于1mm*1mm。

15.一种终端，其特征在于，包括壳体以及容置于所述壳体内的封装体，所述封装体为权利要求1至9中任一项所述的封装体。

16.一种电子设备，其特征在于，包括权利要求1至9中任一项所述的封装体。

说明书

封装体及其制备方法、终端和电子设备

技术领域

[0001] 本申请涉及一种具有低频电磁屏蔽效能的封装体、该封装体的制备方法以及应用该封装体的终端和电子设备。

背景技术

[0002] 随着5G时代的到来，消费类移动终端产品(例如手机)的内部空间趋于紧张，为了提高硬件系统的集成度，目前业界广泛采用高集成度的封装方案，如系统级封装(System in package,SiP)，即将一些分立有源或无源器件模组化，并在封装体表面形成一层微米级的金属屏蔽层，即共形屏蔽(conformal shielding)，从而取代占用较多面积的传统屏蔽罩，进一步提升集成度。带共形屏蔽的封装需要有与传统屏蔽罩相当的屏蔽效能，其通过溅射或喷涂等工艺在封装体的顶部及侧面形成微米级的金属薄层，将电磁波束缚在封装体内部，极大地减小封装体内部向外辐射的电磁能量，从而使带共形屏蔽的模组的附近易受电磁干扰的敏感器件免受干扰。然而，低频电磁波(一般10MHz以下)由于在金属中的趋附深度大，导致微米级的金属屏蔽薄层对电磁波的吸收损耗小，导致共形屏蔽层在低频时屏蔽效能较低(共形屏蔽的屏蔽效能越大，代表屏蔽结构对封装内部向外辐射的电磁能量的抑制程度越大)。当前手机等终端设备中有许多SiP模组内部含有低频强干扰源，但现有的屏蔽结构对于低频电磁波的屏蔽效果十分有限，使得周围对低频敏感的器件易受干扰。

发明内容

[0003] 本申请实施例第一方面提供了一种封装体，包括：

[0004] 基板；

[0005] 多个电子元器件，设置于所述基板上；

[0006] 封装材料层，位于所述基板上且封装所述多个电子元器件；以及[0007] 低频屏蔽导电结构，嵌设在所述封装材料层中，所述低频屏蔽导电结构位于所述封装材料层远离所述基板的一侧且与所述多个电子元器件间隔，所述低频屏蔽导电结构具有多个通孔，至少部分通孔的每一个的开口面积小于1mm*1mm，所述低频屏蔽导电结构的厚度不低于10μm。

[0008] 本申请具有多个微型的通孔的低频屏蔽导电结构能较好地屏蔽低频频段的电磁波，即不让电磁波从非导电区域(通孔)穿透出去；此外，为了保证低频(小于10MHz)的封装屏蔽效能，通过设置低频屏蔽导电结构的厚度不低于10μm，增大电磁波在低频屏蔽导电结构中的损耗程度，因此所述封装体整体呈现良好的低频电磁波的屏蔽效能。

[0009] 本申请实施方式中，所述低频屏蔽导电结构的材质为具有电导率不低于5×106S/‑7m或磁导率大于等于4π×10 H/m的导电材料。

[0010] 所述高电导率和高磁导率的导电材料的选择能够进一步增大电磁波在低频屏蔽导电结构中的损耗程度。

[0011] 本申请实施方式中，所述多个电子元器件包括发射低频电磁波的电子元器件，所述低频的范围小于10MHz；所述低频屏蔽导电结构至少覆盖所述发射低频电磁波的电子元器件，且覆盖所述发射低频电磁波的电子元器件的区域为网状的。

[0012] 所述低频屏蔽结构不一定要铺满整个封装体的顶部区域，其设置的区域至少覆盖发射低频电磁波的电子元器件。

[0013] 本申请实施方式中，所述低频屏蔽导电结构中覆盖所述发射低频电磁波的电子元器件的区域的每一个通孔的开口面积小于1mm*1mm。

[0014] 通过设置通孔的开口尺寸，使波长较长的低频电磁波无法从所述低频屏蔽导电结构的非导电区域(通孔)穿透出去。

[0015] 本申请实施方式中，所述低频屏蔽导电结构的多个通孔为阵列排布。

[0016] 所述通孔的排布方式不限于阵列排布，还可为不规律的排布，通孔的形状也不限，只要保证所述低频屏蔽导电结构覆盖所述发射低频电磁波的电子元器件的区域为网状的。

[0017] 本申请实施方式中，所述封装材料层的外表面上还设置有共形屏蔽层，所述共形屏蔽层为微米级的导电薄层；所述低频屏蔽导电结构与所述共形屏蔽层连接。

[0018] 所述共形屏蔽层一般为厚度不高于10微米的导电金属层；所述共形屏蔽层主要用于高频电磁波(一般高于10MHz)的屏蔽。

[0019] 本申请实施方式中，所述低频屏蔽导电结构与所述共形屏蔽层之间还设置有一完整的导电薄层。

[0020] 通过增加一层完整的导电薄层，可进一步提升封装体的低频电磁屏蔽效能。

[0021] 本申请实施方式中，所述封装材料层中还嵌设有接地的导电隔墙，以将所述封装体分成至少两个腔室，从而减弱电磁波在不同腔室之间的耦合。

[0022] 所述导电隔墙贯穿所述封装材料层，一端连接所述基板，以将所述封装体分成至少两个腔室，从而电磁波在腔室之间的耦合会大幅减弱，进而实现封装体的内部电子元器件之间的屏蔽。

[0023] 本申请实施方式中，所述低频屏蔽导电结构远离所述基板的表面上覆盖有一完整的导电薄层。

[0024] 通过增加一层完整的导电薄层，可进一步提升封装体的低频电磁屏蔽效能。

[0025] 本申请实施例第二方面提供了一种封装体的制备方法，包括：

[0026] 提供初始的封装体，所述初始的封装体包括基板、设置于所述基板上的多个电子元器件、以及位于所述基板上且封装所述多个电子元器件的封装材料层；

[0027] 在所述封装材料层远离所述基板的一侧开设沟槽，所述沟槽的至少部分为呈网状，所述沟槽的深度不低于10μm且所述沟槽与所述多个电子元器件相间隔，所述沟槽的网状部分将所述封装材料层划分为间隔的多个单元，每一个单元的面积小于1mm*1mm；以及[0028] 在所述沟槽中形成导电材料以形成低频屏蔽导电结构。

[0029] 所述封装体的制备方法工艺简单，较易实现。

[0030] 本申请实施方式中，所述制备方法还包括在所述封装材料层的外表面形成共形屏蔽层，该共形屏蔽层与所述低频屏蔽导电结构接触。

[0031] 所述共形屏蔽层一般为厚度不高于10微米的导电金属层；所述共形屏蔽层主要用于高频电磁波(一般高于10MHz)的屏蔽。

[0032] 本申请实施方式中，所述制备方法还包括在所述低频屏蔽导电结构远离所述基板的表面形成导电薄层。

[0033] 通过增加一层完整的导电薄层，可进一步提升封装体的低频电磁屏蔽效能。

[0034] 本申请实施方式中，在所述沟槽中形成的所述导电材料具有电导率不低于5×6 ‑7
10S/m且磁导率大于等于4π×10 H/m。

[0035] 所述高电导率和高磁导率的导电材料的选择能够进一步增大电磁波在低频屏蔽导电结构中的损耗程度。

[0036] 本申请实施方式中，所述多个电子元器件包括发射低频电磁波的电子元器件，所述低频的范围小于10MHz，所述低频屏蔽导电结构至少覆盖所述发射低频电磁波的电子元器件，且所述低频屏蔽导电结构覆盖所述发射低频电磁波的电子元器件的区域为网状的；所述低频屏蔽导电结构的网状部分的每一个通孔的开口面积小于1mm*1mm。

[0037] 所述低频屏蔽结构不一定要铺满整个封装体的顶部区域，其设置的区域至少覆盖发射低频电磁波的电子元器件。

[0038] 本申请实施例第三方面提供了一种终端，包括壳体以及容置于所述壳体内的封装体，所述封装体为上述的封装体。

[0039] 本申请实施例第四方面提供了一种电子设备，包括上述的封装体。

[0040] 通过低频屏蔽导电结构的设置有效屏蔽低频电磁波，本申请的终端和电子设备可实现有效防止对低频敏感的器件受到低频电磁波的干扰，从而具有良好的使用效果。

附图说明

[0041] 图1是本申请实施例一的封装体和对低频电磁波敏感的器件相邻设置的剖面示意图。

[0042] 图2是图1的低频屏蔽导电结构和导电隔墙的俯视示意图。

[0043] 图3是低频屏蔽导电结构的几种形状示意图。

[0044] 图4A和图4B分别是变更实施例的封装体的俯视和剖面示意图。

[0045] 图5是本申请实施例二的封装体的剖面示意图。

[0046] 图6是本申请实施例三的封装体的剖面示意图。

[0047] 图7是本申请实施例四的封装体的剖面示意图。

[0048] 图8A至图8D是制备实施例一的封装体的剖面示意图。

[0049] 主要元件符号说明

[0050] 封装体 100、200、300、400

[0051] 基板 10

[0052] 电子元器件 30

[0053] 封装材料层 50

[0054] 对低频电磁波敏感的器件 60

[0055] 低频屏蔽导电结构 20

[0056] 通孔 21

[0057] 较大的通孔 25

[0058] 共形屏蔽层 70

[0059] 顶面 51

[0060] 侧面 53

[0061] 沟槽 55

[0062] 狭槽 57

[0063] 导电隔墙 90

[0064] 导电薄层 40

具体实施方式

[0065] 下面结合本申请实施例中的附图对本申请实施例进行描述。

[0066] 实施例一

[0067] 一种终端(图未示)，包括壳体(图未示)以及位于所述壳体内的封装体100。所述终端可为手机、平板电脑等电子装置。

[0068] 参阅图1，所述封装体100包括基板10、设置于所述基板10上的多个电子元器件30、以及位于所述基板10上且封装所述多个电子元器件30的封装材料层50。

[0069] 所述多个电子元器件30可包括一颗或多颗无源器件，无源器件包括但不限于电阻、电容、电感、滤波器、耦合器等。所述多个电子元器件30还可包括一颗或多颗有源器件，例如有源芯片，包括但不限于电源芯片、数字芯片、射频芯片等。所述多个电子元器件30中的有源器件和无源器件中包括发射低频电磁波的电子元器件30，本申请中所述“低频”是指频率小于10MHz，例如大于等于10kHz且小于10MHz。所述封装材料层50具有低的介电常数，且完全包覆所述多个电子元器件30。

[0070] 如图1所示，所述壳体内且所述封装体100的旁边设置有对低频电磁波敏感的器件60，例如近场通信(Near field communication，NFC)芯片。然而，现有的封装体对于低频电磁波(一般10MHz以下)的屏蔽效果十分有限，使得周围对低频电磁波敏感的器件60易受干扰。例如，本实施例中，当外界与NFC芯片通信时，由于低频的电子元器件30与NFC芯片摆放较近，使得低频的电子元器件30内的低频噪声通过封装体100的内部空间辐射干扰到NFC芯片，从而恶化了NFC通信的性能。因此，本申请在所述封装体100中设置一种低频屏蔽导电结构20，所述低频屏蔽导电结构20能够有效屏蔽低频电磁波，从而防止对低频电磁波敏感的器件60受到低频电磁波的干扰。

[0071] 如图1所示，所述低频屏蔽导电结构20嵌设在所述封装材料层50中，所述低频屏蔽导电结构20位于所述封装材料层50远离所述基板10的一侧且与所述多个电子元器件30间隔。所述低频屏蔽导电结构20远离所述基板10的表面相对所述封装材料层50露出。所述低频屏蔽导电结构20的至少部分为网状，网状的部分具有多个通孔21。结合参阅图2，所述低频屏蔽导电结构20整体为网状；所述低频屏蔽导电结构20具有多个通孔21。本实施例中，所述多个通孔21呈矩阵排布，每一个通孔21的开口面积小于1mm*1mm。所述低频屏蔽导电结构20的厚度不低于10μm，例如大于10μm且小于等于100μm。由于所述低频屏蔽导电结构20本身嵌设在所述封装材料层50中，所以每一个通孔21中填充了所述封装材料层50的封装材料。

[0072] 所述低频屏蔽导电结构20的材质为具有高电导率(电导率不低于5×106S/m)或高‑7磁导率(磁导率大于等于4π×10 H/m)的导电材料，例如金属铜。

[0073] 所述低频屏蔽导电结构20的低频屏蔽原理介绍如下：低频(10kHz‑10MHz)电磁波的波长较长(30m‑30000m)，而所述低频屏蔽导电结构20的通孔21设置较小，低频电磁波无法从非导电区域(通孔21区域)中穿透出去。此外，为了保证低频(10kHz‑10MHz)的封装屏蔽效能，需通过增大电磁波在导电结构中的损耗程度。

[0074] 损耗程度＝衰减因子×导电结构厚度                          (1)[0075] 衰减因子＝1/趋附深度                                      (2)[0076] 趋附深度＝(2/(角频率*磁导率*电导率))0.5                     (3)[0077] 基于公式(1)，除了增大衰减因子，还可通过增大低频屏蔽导电结构20的厚度，来增大损耗程度，因此建议低频屏蔽导电结构20厚度不低于10μm。

[0078] 此外，为了增大衰减因子，即减小趋附深度，所述低频屏蔽导电结构20的材料需选6 ‑7
择高电导率(电导率不低于5×10 S/m)、高磁导率(磁导率大于等于4π×10 H/m)的导电材料。

[0079] 所述低频屏蔽导电结构20能够较大地损耗来自其下方的电子元器件30的低频电磁噪声，从而显著提升了封装体100的电磁辐射的屏蔽效能。

[0080] 所述低频屏蔽导电结构20不一定要铺满整个封装体100的顶部区域，其设置的区域与低频噪声源的位置有关。需在低频的电子元器件的投影区域以及附近区域设置所述低频屏蔽导电结构20，保证低频的电子元器件30发射的低频电磁波透射到封装材料层50上方后能被所述低频屏蔽导电结构20拦截。所述低频屏蔽导电结构20的设置位置至少覆盖所述低频的电子元器件30，且覆盖所述低频的电子元器件30的区域为网状的，且该网状区域的每一个通孔21的开口面积小于1mm*1mm。

[0081] 如图2所示，所述低频屏蔽导电结构20的每一个通孔21为正方形，且所述多个通孔21呈阵列排布。所述通孔21的形状不限，还可以为其他的形状，图3示出了几种不同形状的低频屏蔽导电结构20，通孔21的形状还可为矩形、三角形、或其他的不规则的形状。

[0082] 所述多个通孔21排布可为规则的均匀排布，如图3所示的阵列排布。其他实施例中，如图4A所示，所述多个通孔21排布也可为不均匀的排布。如图4A所示，所述多个通孔21中具有一个较大的通孔25(空白区域)，其余的各个通孔21的面积相等且均小于1mm*1mm，如图4B所示，该较大的通孔25正对一个电子元器件30，该电子元器件30的高度较其他电子元器件30的高度大且不是低频的电子元器件，且该较大的通孔25的面积大于所述电子元器件30的横截面以供所述电子元器件30穿过该较大的通孔25。即，该电子元器件30所正对的区域不设置所述低频屏蔽导电结构20的网状的部分，而是空白的，如此设置，即使所述封装体
100局部区域中的电子元器件30高度较高，也不会由于所述低频屏蔽导电结构20的引入导致所述封装体100的整体高度增加。

[0083] 如图1所示，所述封装材料层50的外表面上还设置有共形屏蔽层70，所述低频屏蔽导电结构20与所述共形屏蔽层70直接接触连接。所述封装材料层50包括远离所述基板10的顶面51以及连接所述顶面51的多个侧面53。所述共形屏蔽层70完全覆盖所述顶面51和所述多个侧面53，并沿所述侧面53延伸覆盖所述基板10与所述侧面53共面的表面。所述共形屏蔽层70为微米级的导电金属层，一般为厚度不高于10微米的导电金属层。所述共形屏蔽层70主要用于高频电磁波(一般高于10MHz)的屏蔽。

[0084] 如图1所示，所述低频屏蔽导电结构20与所述封装材料层50的顶面51为平齐的，如此可较好的实现所述低频屏蔽导电结构20与所述共形屏蔽层70的连接。

[0085] 所述低频屏蔽导电结构20远离所述基板10的表面与所述共形屏蔽层70接触，所述低频屏蔽导电结构20还可延伸到所述封装体100的边缘与覆盖侧面53的所述共形屏蔽层70的部分接触，也可以不延伸到封装体100边缘使得不与覆盖侧面53的所述共形屏蔽层70的部分接触。

[0086] 此外，为了保证所述封装体100的内部的电子元器件30之间不产生相互干扰，会采用分腔屏蔽(compartment shielding)的技术，如图1所示，所述封装材料层50中还可嵌设接地的导电隔墙90，以将所述封装体100分成至少两个腔室，从而电磁波在腔室之间的耦合会大幅减弱，进而实现封装体100的内部电子元器件30之间的屏蔽。所述导电隔墙90一端连接所述共形屏蔽层70，另一端连接所述基板10。

[0087] 下面对本申请的两组实验例1‑2和两组对比例1‑2，进行了屏蔽效能的模拟测试，测试结果如下表一所示。其中对比例1为厚度为3μm的共形屏蔽层70，实验例1不仅设置有厚度为3μm的共形屏蔽层70还设置有低频屏蔽导电结构20(厚度为50μm，通孔21为边长为0.5mm的正方形)，对比例1与实验例1的其它条件相同。对比例2为厚度为9μm的共形屏蔽层
70，实验例2不仅设置有厚度为9μm的共形屏蔽层70还设置有低频屏蔽导电结构20(厚度为
50μm，通孔21为边长为0.5mm的正方形)，对比例2与实验例2的其它条件相同。

[0088] 表一

[0089]

[0090] 由表一可知：在1MHz频率下，3μm厚的共形屏蔽层的屏蔽效能只有2dB，而9μm厚的共形屏蔽层的屏蔽效能只有5.5dB，而加入低频屏蔽导电结构后屏蔽效能可分别提升12.5dB和13.5dB。而在10MHz频率下，3μm的共形屏蔽层的屏蔽效能只有13dB，而9μm厚的共形屏蔽层的屏蔽效能只有24dB，而加入低频屏蔽导电结构后屏蔽效能可分别提升17dB和
10dB。

[0091] 本实施例的封装体100通过在顶部设置具有多个通孔21的低频屏蔽导电结构20并与共形屏蔽层70相连接，从而大幅提升低频电磁辐射屏蔽效能。此外，所述低频屏蔽导电结构20还可在一定程度上辅助增加高频电磁辐射的屏蔽效能。

[0092] 实施例二

[0093] 请参阅图5，本申请实施例二的封装体200，其与实施例一中的封装体100的结构基本一致，区别在于：本实施例中的封装体200中所述低频屏蔽导电结构20与所述共形屏蔽层70之间还设置有一完整的导电薄层40。

[0094] 该导电薄层40嵌设在所述封装材料层50中。该导电薄层40的厚度可以是任意的。所述导电薄层40的上方为共形屏蔽层70。这样可以进一步提升屏蔽效能，并且该封装体200的制备方法可能比实施例一更为简单，例如无需对具有通孔21的低频屏蔽导电结构20及封装材料层50进行机械研磨。

[0095] 与实施例一相比，本实施例的封装体200通过增加一层完整的导电薄层40，该导电薄层40的存在可进一步损耗向上传播的电磁波，从而进一步提升封装体100的低频电磁屏蔽效能。

[0096] 实施例三

[0097] 请参阅图6，本申请实施例三的封装体300，其与实施例一中的封装体100的结构基本一致，区别在于：本实施例中的封装体300中未设置共形屏蔽层70和导电隔墙90。

[0098] 如此可节约设置共型屏蔽层所带来的工艺与材料的成本，又可保证封装体100实现低频屏蔽性能，但封装体300的高频屏蔽性能会较设置有共型屏蔽层70的封装体100更差，但对于封装体300的内部只有低频的电子元器件30，无需考虑高频的屏蔽性能，仅设置低频屏蔽导电结构20即可。

[0099] 实施例四

[0100] 请参阅图7，本申请实施例四的封装体400，其与实施例二中的封装体200的结构基本一致，区别在于：本实施例中的封装体400中未设置共形屏蔽层70和导电隔墙90。

[0101] 实施例四的封装体400满足了只需进行低频屏蔽的封装的屏蔽需求，并降低了工艺实现复杂度与难度。

[0102] 本申请还提供一种电子设备(图未示)，其包括上述实施例一至实施例四中至少一种封装体。

[0103] 请参阅图8，本申请还提供上述封装体的制备方法，其包括如下步骤。

[0104] S1：如图8A所示，提供初始的封装体，所述初始的封装体包括基板10、设置于所述基板10上的多个电子元器件30、以及位于所述基板10上且封装所述多个电子元器件30的封装材料层50。

[0105] 所述多个电子元器件30可包括一颗或多颗无源器件，还可包括一颗或多颗有源器件。所述多个电子元器件30中的有源器件和无源器件中包括有低频的电子元器件30，本申请中所述低频的范围为小于10MHz，例如大于等于10kHz且小于10MHz。所述封装材料层50具有低的介电常数，封装材料层50完全包覆所述多个电子元器件30。

[0106] S2：如图8A所示，在所述封装材料层50远离所述基板10的一侧开设沟槽55，所述沟槽55的至少部分呈网状。

[0107] 开设所述沟槽55的方式可为激光开槽，但不限于激光开槽。所述沟槽55的深度不低于10μm，例如大于10μm且小于等于100μm。所述沟槽55并未贯穿所述封装材料层50且与所述多个电子元器件30相间隔。所述封装材料层50设置有所述沟槽55的网状部分的区域，被所述沟槽55划分为间隔的多个单元(图未示)，每一个单元的面积小于1mm*1mm。可以理解的，形成沟槽55的同时还可一并形成贯穿所述封装材料层50的狭槽57，狭槽57用以后续容置导电隔墙90。

[0108] S3：如图8B所示，在所述沟槽55中形成导电材料以形成低频屏蔽导电结构20。

[0109] 形成所述低频屏蔽导电结构20的方式可在所述沟槽55中灌入导电浆料，再进行热固化。可以理解的，所述狭槽57中也可同时被灌入导电浆料并固化形成导电隔墙90。

[0110] 固化后，如图8C所示，还可对所述低频屏蔽导电结构20和所述封装材料层50进行研磨使其二者远离所述基板10的表面平齐。

[0111] S4：如图8D所示，在所述封装材料层50的外表面形成共形屏蔽层70，该共形屏蔽层70与所述低频屏蔽导电结构20接触。

[0112] 所述共形屏蔽层70也与所述导电隔墙90接触。形成所述共形屏蔽层70的方式可为溅射或喷涂等工艺形成一层微米级的导电金属层，一般为厚度不高于10微米的导电金属层。该步骤S4也可以根据需要进行省略。

[0113] 可以理解的，所述方法还可包括：在形成所述共形屏蔽层70之前，在所述低频屏蔽导电结构20远离所述基板10的表面形成导电薄层。例如，可在封装材料层50开设沟槽55的时候一并将放置导电薄层的容置槽(图未示)开设好，然后再在沟槽55和容置槽中一并形成导电材料形成所述低频屏蔽导电结构20和导电薄层。

[0114] 需要说明的是，以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。