一种P+硅边柱SOI工艺抗辐照NMOS器件

摘要

本发明公开了一种P+硅边柱SOI工艺抗辐照NMOS器件，包括NMOS器件栅端、源端、漏端、体区和P+硅边柱。所述P+硅边柱SOI工艺抗辐照NMOS器件，通过改变原本NMOS器件的边墙绝缘体隔离层为P+型掺杂硅的边柱结构。采用P+型掺杂的边柱结构可有效降低辐照总剂量效应下NMOS器件因辐照效应产生的沟道漏电流。采用本发明可以在兼容主流SOI工艺情况下，有效解决边墙寄生晶体管和衬底寄生晶体管在辐照条件下引起的漏电流问题，此外与现有传统抗辐照器件相比，宽长比设计不受限制，并具有较小面积、高集成度等特性。

权利要求

1.一种P+硅边柱SOI工艺抗辐照NMOS器件，其特征在于，包括NMOS器件栅端（100）、源端（110）、漏端（120）、体区（130）和P+硅边柱（140）；其中：所述的栅端（100）为NMOS晶体管的栅压控制端用于控制晶体管沟道的导通和关闭；源端（110）和漏端（120）为高掺杂区，在源端（110）顶面制作金属导电层作为源极S，漏端（120）顶面制作金属导电层作为漏极D，源极S和漏极D对称位于栅端（100）的左右两侧；体区（130）为P型掺杂区，体区（130）位于栅端（100）、源端（110）、漏端（120）的底部，用于NMOS器件的承载；P+硅边柱（140）为P+型掺杂区，掺杂浓度高于体区，低于源端（110）和漏端（120）的高掺杂区；

所述的NMOS器件为SOI器件，硅边柱（140）为P+硅掺杂，硅边柱（140）延伸至栅端（100）下方，用于减小栅边墙寄生晶体管引起的泄露电流，提高辐照总剂量作用下的抗辐照性能。

2.根据权利要求1所述的P+硅边柱SOI工艺抗辐照NMOS器件，其特征在于，在源端（110）的上下两端分别设有一个P+硅边柱（140），吸收并复合栅端（100）底部沟道在辐照总剂量效应下产生的电荷，降低侧边墙泄露电流。

3.根据权利要求1所述的P+硅边柱SOI工艺抗辐照NMOS器件，其特征在于，所述的P+硅边柱（140）作为有效体区（130）引出，避免辐照总剂量效应导致体区（130）背面顶层硅膜反型，解决常规SOI NMOS器件浮体效应产生衬底寄生晶体管在辐照总剂量效应下产生的背沟道泄露电流。

说明书

一种P+硅边柱SOI工艺抗辐照NMOS器件

技术领域

[0001] 本发明属于抗辐照技术领域，具体为一种P+硅边柱SOI工艺抗辐照NMOS器件。

背景技术

[0002] 太空环境存在着多种辐射效应，集成电路暴露在空间辐射中，会经受由高能质子、高能电子、X射线、中子、γ射线等组成的电磁辐射影响，对电子设备产生不同程度的破坏，导致电子系统失效，造成航空器不可预知的安全隐患。因此，具备辐照加固设计的器件和电路，对应用于空间技术的集成电路发展非常重要。

[0003] SOI工艺已成为主流的CMOS工艺之一。相比于传统的体硅工艺，SOI工艺有着更快的速度和更低的功耗，更重要的是SOI工艺具有天然的抗辐照能力，这使得SOI工艺在辐照加固领域得到非常广泛的关注。典型的SOI器件如图2所示，由硅薄膜‑绝缘体‑硅衬底组成三层结构，器件仅仅用顶层的硅薄膜层来形成源、漏、沟道等结构，绝缘层衬底的作用是来给上层MOS器件作机械支撑。SOI制成的MOS器件具有非常好的隔离特性，在器件四周都用了绝缘体来于周围其他器件作隔离，可以极大程度地消除器件之间的各种寄生，具备更高的速度、更低的功耗特点。

[0004] 然而SOI工艺的抗辐照特性针对的是SEL和SEU，SOI工艺制成的集成电路中其他不同种类的辐射损伤因素，需要通过设计手段进行加固，比较典型的是辐照引起的总剂量效应（Total Ionizing Dose, TID）。SOI工艺的抗总剂量效应能力相对体硅没有加强，相反还恶化了，这是绝缘氧化物埋层的存在导致的。辐照总剂量效应作用下，绝缘体埋层中以及界面处电荷会积累，当电荷积累到一定程度会使顶层硅膜反型，导致晶体管硅体区背面寄生晶体管和栅侧边墙寄生晶体管导通，产生泄露电流，严重会导致晶体管无法关断。因此，有必要对SOI工艺下的MOS管进行抗总剂量效应的辐照加固。

[0005] 传统的版图辐照加固设计方法有环栅结构，图3为一个典型的环栅结构，栅端整个包围着漏端，源端包围着栅端，整个MOS器件在体区硅上，而整个体区在绝缘层衬底上。这种环形栅结构不存在从漏端到源端的场氧边墙路径，可以有效地解决辐照总剂量作用下，场氧漏流增大、器件性能退化的问题，同时将体区有效地引起可以解决浮体效应下背栅寄生晶体管的漏流问题。类似的结构还有H型栅，然而这类结构需要较大的面积，只能制作较大宽度的管子，在模拟、射频/毫米波电路中应用十分受限，并且无法计算有效宽长比，电路设计较困难。

[0006] 针对上述问题，本发明提出了一种P+硅边柱SOI工艺抗辐照NMOS器件。本发明通过采用源端延伸至栅端底部侧边的P+掺杂边柱结构替代原NMOS的绝缘隔离层，同时形成有效的体引出，来解决辐照总剂量效应作用下，绝缘层电荷积累导致栅边墙寄生晶体管和背栅寄生晶体管的漏流问题，实现晶体管级的辐照加固设计，并对晶体管的有效宽长比无影响，便于电路设计，很好地减小抗辐照晶体管版图的面积和成本。

发明内容

[0007] 本发明的目的在于提供一种P+硅边柱SOI工艺抗辐照NMOS器件，采用源端延伸至栅端底部侧边的P+掺杂硅边柱来替代原NMOS的绝缘隔离层，并提供一个体引出的区域，以减小辐照总剂量效应引起的边墙寄生晶体管和背栅寄生晶体管的泄露电流，以实现晶体管级的辐照加固。

[0008] 实现本发明目的的技术解决方案为：一种P+硅边柱SOI工艺抗辐照NMOS器件，包括NMOS器件栅端、源端、漏端、体区和P+硅边柱；其中：所述的栅端为NMOS晶体管的栅压控制端用于控制晶体管沟道的导通和关闭；源端和漏端为高掺杂区，在源端顶面制作金属导电层作为源极S，漏端顶面制作金属导电层作为漏极D，源极S和漏极D对称位于栅端的左右两侧；体区为P型掺杂区，体区位于栅端、源端、漏端的底部，用于NMOS器件的承载；P+硅边柱为P+型掺杂区，掺杂浓度高于体区，低于源端和漏端的高掺杂区。

[0009] 进一步地，在源端的上下两端分别设有一个P+硅边柱，硅边柱延伸至栅端底部，减少栅端边墙与周边易在辐照总剂量效应下积累电荷的绝缘体直接接触，抑制边墙寄生晶体管的形成和栅端边墙顶层硅膜反型，降低侧边墙泄露电流。

[0010] 进一步地，NMOS器件为SOI器件，硅边柱为P+硅掺杂，边柱延伸至栅端下方，可减小栅边墙寄生晶体管引起的泄露电流，提高辐照总剂量作用下的抗辐照性能；

[0011] 进一步地，P+硅边柱可作有效体区引出，避免辐照总剂量效应导致的体区背面顶层硅膜反型，解决常规SOI的NMOS器件浮体效应产生的衬底寄生晶体管在辐照总剂量效应下产生的背沟道泄露电流。

[0012] 进一步地，所述P+硅边柱SOI工艺抗辐照NMOS器件，可用在模拟、射频/毫米波领域的晶体管级辐照加固，也可以用于数字领域的晶体管级辐照加固。

[0013] 本发明中通过采用源端侧边硅边柱结构替代原本的绝缘隔离层，边柱延伸至栅端下方，同时作有效的体引出，来解决辐照总剂量效应作用下，栅边墙寄生晶体管和背栅寄生晶体管的漏电流问题，实现晶体管级的辐照加固设计。本发明提出的结构与传统SOI工艺兼容，不需要增加额外特殊工艺步骤，并对晶体管的有效宽长比无影响，便于电路设计，很好地减小抗辐照晶体管版图的面积和成本。

[0014] 本发明与现有技术相比，其显著优点在于：

[0015] 传统的版图辐照加固设计方法有环栅结构，这种环形栅结构不存在从漏端到源端的场氧边墙路径，可以有效地解决辐照总剂量作用下，场氧漏流增大、器件性能退化的问题，同时将体区有效地引起可以解决浮体效应下背栅寄生晶体管的漏流问题，然而这类结构需要较大的面积，只能制作较大宽度的管子，在模拟、射频/毫米波电路中应用十分受限，并且无法计算有效宽长比，电路设计较困难。

[0016] 而本发明通过采用源端侧边并延伸至栅端底部的硅边柱结构替代原本的绝缘隔离层，同时作有效的衬底引起，来降低辐照总剂量效应作用下绝缘层电荷积累导致栅边墙寄生晶体管和背栅寄生晶体管的漏流问题，实现晶体管级的辐照加固设计，并对晶体管的有效宽长比无影响，便于电路设计，很好地减小抗辐照晶体管版图的面积和成本。

附图说明

[0017] 图1为本发明所述的一种P+硅边柱SOI工艺抗辐照NMOS器件示意图。

[0018] 图2为常规SOI MOS器件结构图。

[0019] 图3为环型栅SOI抗辐照MOS器件结构图。

[0020] 图4为finger数为4的叉指结构的P+硅边柱SOI工艺抗辐照NMOS器件示意图。

具体实施方式

[0021] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0022] 需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果改特定姿态发生改变时，则该方向性指示也相应地随之改变。

[0023] 本发明提出了一种P+硅边柱SOI工艺抗辐照NMOS器件。通过采用源端侧边P+掺杂硅边柱结构替代原本的绝缘隔离层，同时作有效的衬底引起，来降低辐照总剂量效应作用下，栅边墙寄生晶体管和背栅寄生晶体管的漏流问题。

[0024] 如图1所示，本发明提供的一种P+硅边柱SOI工艺抗辐照NMOS器件，包括：NMOS器件栅端100、源端110、漏端120、体区130和P+硅边柱140；其中：所述的栅端100为NMOS晶体管的栅压控制端，用于控制晶体管沟道的导通和关闭；源端110和漏端120为高掺杂区，在源端110顶面制作金属导电层作为源极S，漏端120顶面制作金属导电层作为漏极D，源极S和漏极D对称位于栅端100的左右两侧。体区130为杂质掺杂区，用做NMOS器件的承载；P+硅边柱140为杂质掺杂区，与体区130掺杂同种P型杂质，掺杂浓度高于体区130，低于源端110和漏端
120。P+硅边柱140为P+硅掺杂，在源端110两侧延伸至栅端100底部，减少栅端100边墙与周边易在辐照总剂量效应下积累电荷的绝缘体直接接触，抑制边墙寄生晶体管的形成以及栅端100边墙顶层硅膜反型，降低侧边墙泄露电流，提高辐照总剂量作用下的抗辐照性能。该P+硅边柱SOI工艺抗辐照NMOS器件，可用在模拟、射频/毫米波领域的晶体管级辐照加固，也可以用于数字领域的晶体管级辐照加固。

[0025] 由上可知，本发明提供的P+硅边柱SOI工艺抗辐照NMOS器件可有效减轻辐照总剂量效应作用下，栅边墙寄生晶体管和背栅寄生晶体管的漏电流问题，实现晶体管级的辐照加固设计。本发明提出的结构与传统SOI工艺兼容，不需要增加额外特殊工艺步骤，并对晶体管的有效宽长比无影响，便于电路设计，很好地减小抗辐照晶体管版图的面积和成本，具有极佳的实用性。

[0026] 如图4所示，为本发明基于P+硅边柱SOI工艺抗辐照NMOS器件的具体实施举例，可应用于数字/模拟/射频/毫米波电路中。该结构为finger数等于4的叉指结构NMOS管，实现多finger结构的SOI NMOS器件的辐照加固。常规的多finger结构的SOI MOS器件无P+硅边柱140，栅端100直接与周围绝缘层相接触，在辐照总剂量效应的作用下，栅端100直接接触的绝缘层会产生电荷积累，随着辐照总剂量效应作用的增大、电荷积累的增多，栅100两侧顶层硅膜中会产生电荷反型，出现泄露电流，严重会导致器件功能失效。此外常规的SOI NMOS器件的体区是浮空的，存在浮体效应，在辐照总剂量效应作用下，体区背栅接触的绝缘体同样会产生电荷积累，导致体区背栅顶层硅膜电荷反型，背栅寄生晶体管导通，产生泄露电流。该多finger的插值结构存在多个栅端两侧，因此寄生晶体管也多，在辐照总剂量作用下，极易导致器件失效。

[0027] 如图4所示，基于本发明新型P+硅边柱SOI工艺抗辐照NMOS器件的叉指结构解决了上述常规SOI NMOS管多finger插值结构存在的多个边墙寄生晶体管的问题。图4为finger=4的插指结构，四个多晶硅栅G分别被源漏区交相隔离。在五个有源区中，源端S和漏端D交插相置，从左到右分别为源端S、栅端G、漏端D、栅端G、源端S、栅端G、漏端D、栅端G、源端S。P+硅边柱140放置在插指源级S两端，并延伸至多晶硅栅G下方边沿，减少多晶硅栅G与绝缘体二氧化硅的接触，抑制在总剂量效应的作用下产生的边墙寄生晶体管对器件工作状态的影响。同时P+硅边柱140与体区直接相连并采用同种掺杂，可将体区有效引出，解决浮体效应导致的背栅寄生晶体管的问题，从而实现多finger结构晶体管级的辐照加固，体区在栅端、源端和漏端之下，用于作为MOS管的基底。绝缘体在体区之下，用于给整个MOS管提供物理支撑，同时起到良好的隔离作用，减小闩锁效应等衬底寄生效应。

[0028] 在本发明中，图1中的多晶硅栅100由图4中多个插指形式的多晶硅栅实现，多晶硅栅用于对沟道中的电荷进行控制，不同的偏置电压会在半导体表面产生一定的感应电荷，来调制MOS管的工作状态。多晶硅沟道两端为有源区源端S和漏端D，用于提供载流子导电通道。

[0029] 在本发明中，图1中的有源区源端110和漏端120由图4中的插指结构的源端S和漏端D实现。在图4插指结构的MOS管中，每个源端S和漏端D之间均有一个栅端G，形成一个finger，多个交插的源端和漏端形成finger=4的插指结构MOS管。

[0030] 整个新型P+硅边柱SOI工艺抗辐照NMOS器件实现抗辐照的流程如下：

[0031] 如图4所示，在插指结构的NMOS管中，绝缘体由二氧化硅形成，用于NMOS管的物理支撑；体区在绝缘体之上，用于给NMOS管提供基底；插指形式的栅端、源端和漏端形成多finger结构的NMOS管。NMOS管工作在需要的工作状态下，当外界辐照剂量逐渐增多，受到总剂量效应的影响，NMOS管底部的绝缘体二氧化硅中会产生寄生电荷，同样用于NMOS管四周用于隔离的绝缘体中也会产生并积累电荷。在常规SOI NMOS器件中，当电荷积累到一定程度，底部绝缘体会在体区表面形成反型电荷，该电荷会使NMOS管底部产生衬底寄生晶体管；NMOS管周围隔离绝缘体中积累的电荷同样会在栅侧边的硅表面形成反型电感，该电感会使NMOS管侧边产生边墙寄生晶体管，这两个晶体管会影响晶体管工作状态，导致电路性能发生恶化，严重会导致晶体管无法关断，电路工作异常。而在本发明设计的新型硅边墙SOI抗辐照NMOS器件中，由于NMOS管周围隔离绝缘体于源两端以及栅侧边硅区之间多增加了一个P+掺杂边柱硅区，因此绝缘体在硅区中感应的电荷只会在P+硅边柱中形成，降低在栅边缘生产边墙寄生晶体管的风险。同时，新型P+硅边柱NMOS管中，该硅边柱与体区相连，可作有效的体引出，给体区固定的电位，因此NMOS管底部的绝缘体无法在体区表面形成反型电荷，从而杜绝了衬底寄生晶体管的形成。采用新型硅边墙SOI抗辐照MOS器件，可以有效的避免衬底寄生晶体管和边墙寄生晶体管的形成，减小辐照作用下总剂量效应作用下对电路带来的恶化，实现晶体管级的辐照加固。

[0032] 综上所示，本发明提供的一种P+硅边柱SOI工艺抗辐照NMOS器件，采用了P+硅边柱减少栅两端与绝缘体的接触，并提供有效体引出的，解决了传统晶体管级抗辐照设计尺寸太大、宽长比受限和有效宽长比难以计算的问题，在无需额外工艺步骤的情况，即可减小栅边墙寄生晶体管和背栅寄生晶体管的泄露电流，完成对辐照TID效用的加固，具有良好的SOI工艺兼容性。本发明解决了辐照总剂量效用对SOI NMOS管器件性能恶化问题的同时，降低了晶体管级抗辐照设计的成本及面积，满足了航天技术中对集成电路抗辐照性能的需求。

[0033] 最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。