一种可调节阈值电压的平面型碳化硅MOSFET及其制备方法

摘要

本发明公开了一种可调节阈值电压的平面型碳化硅MOSFET及其制备方法，属于半导体的技术领域，该平面型碳化硅MOSFET通过将N+区在栅极下的边缘部分的掺杂浓度降低，以在N+区边缘形成一个低注入剂量区，同时，该平面型碳化硅MOSFET的制备方法，其通过在传统的高剂量N+注入步骤前，增加一次低剂量自对准注入，进而在N+区边缘形成一个低注入剂量区，进而降低在低栅压下的源漏电流，以实现从技术上提高阈值电压，同时又不显著影响器件的导通电阻，解决了目前面临阈值电压和导通电阻相矛盾的问题。

权利要求

1.一种可调节阈值电压的平面型碳化硅MOSFET，其包括N‑漂移区、P井、N+区和栅极层，所述P井内嵌于N‑漂移区，N+区内嵌于P井内，且N‑漂移区、P井和N+区的一侧共同形成一平面，在平面上堆叠栅极层，栅极层下P井靠近上表面处设有沟道区；所述栅极层包括依次堆叠的栅氧和多晶硅栅极，其特征在于，还包括：设于N+区两侧边缘的低注入区，所述低注入区位于P井与N+区之间的交界处且低注入区所在区域不超过所述栅极层在N+区上方的覆盖区域；

其中，所述低注入区的掺杂浓度低于N+区的掺杂浓度，且低注入剂量区的剂量浓度介于P井区的剂量浓度与N+区的剂量浓度之间。

2.根据权利要求1所述的可调节阈值电压的平面型碳化硅MOSFET，其特征在于，所述N+区两侧的低注入区呈对称布置。

3.根据权利要求1所述的可调节阈值电压的平面型碳化硅MOSFET，其特征在于，所述N+区采用氮或磷离子注入。

4.一种可调节阈值电压的平面型碳化硅MOSFET的制备方法，其特征在于，该制备方法是基于平面型碳化硅MOSFET制备工序中完成P井注入后，其包括：S1：在P井和N‑漂移区共同形成的表面上沉积注入掩膜，通过光刻图形化，在注入掩膜上形成注入窗口；

S2：通过注入窗口进行N‑注入并形成N‑注入区，其中，N‑注入的注入剂量浓度高于所述P井的注入剂量浓度且低于N+注入的注入剂量浓度；

S3：在注入掩膜和N‑注入区的表面上沉积注入阻挡薄层；

S4：通过各向异性干刻去掉底部的注入阻挡薄层的全部或一部分厚度；

S5：通过注入窗口进行N+注入并形成N+区；

S6：去除注入掩膜，并继续常规的平面型碳化硅MOSFET制备流程。

5.根据权利要求4所述的可调节阈值电压的平面型碳化硅MOSFET的制备方法，其特征在于，所述N‑注入为采用低剂量的氮或磷离子注入。

6.根据权利要求4所述的可调节阈值电压的平面型碳化硅MOSFET的制备方法，其特征

3 3

在于，所述N‑注入的注入剂量浓度取值范围为：5e18/cm～2e19/cm。

7.根据权利要求4所述的可调节阈值电压的平面型碳化硅MOSFET的制备方法，其特征在于，所述注入阻挡薄层的介质为二氧化硅或多晶硅。

8.根据权利要求7所述的可调节阈值电压的平面型碳化硅MOSFET的制备方法，其特征在于，所述注入阻挡薄层的厚度为0.1～0.5微米。

说明书

一种可调节阈值电压的平面型碳化硅MOSFET及其制备方法

技术领域

[0001] 本发明属于半导体的技术领域，具体而言，涉及一种可调节阈值电压的平面型碳化硅MOSFET及其制备方法。

背景技术

[0002] 碳化硅是一种新的半导体材料，和之前的硅以及砷化镓等主要半导体材料相比，具有禁带宽度大、电场强度高、导热性好等特点，特别适合高压（大于600V)高频功率器件。碳化硅MOSFET在近年来，开始替代传统的硅IGBT器件，其中，平面型（Planar）碳化硅MOSFET由于工艺简单，出现较早，积累的应用经验较多而得到比较广泛的应用。如图1所示，其是一个典型的平面型碳化硅MOSFET剖面的相关结构示意图。

[0003] 图1为典型的平面型碳化硅MOSFET剖面的相关结构，其结构中主要包括N‑，P井，N+，栅氧和多晶硅栅，其中，令AB为沟道两端，则AB间距即为沟道长度。

[0004] 但是，与硅IGBT相比，目前平面型碳化硅MOSFET还存在一些问题。其中，阈值电压（Vth) 和工作电压相比较低是比较突出的问题，阈值电压在原理上是MOSFET器件开启（从高阻变为低阻）时的栅极电压。从技术上，一般定义为漏极和栅极短接的情况下，增加栅压直到源漏电流到达某个毫安量值（比如：10毫安）时为止，此时的栅极电压即为阈值电压。目前对于典型的几十mΩ的平面型Mosfet，额定阈值电压的低限可达2.5V。由于平面型碳化硅MOSFET的沟道迁移率还不理想，因此，在应用中往往需要加比较高的栅极电压（Vg，20V以上）才能得到较低的导通电阻（Rdson，典型值为几十mΩ)，因此，产生栅极驱动电压噪音水平也较高。在另一方面，为了降低导通电阻，关键的栅极结构的设计参数有：

[0005] 1）栅氧厚度越低越好（目前为50nm左右）；

[0006] 2）P井在沟道深度的注入浓度越低越好；

[0007] 3）沟道长度越短越好（目前为0.5um左右，但是这些要求都会导致阈值电压变低。）[0008] 因此，目前平面型碳化硅MOSFET器件所面临的问题是阈值电压和导通电阻的矛盾。

发明内容

[0009] 鉴于此，为了解决现有技术存在的上述问题，本发明的目的在于提供一种可调节阈值电压的平面型碳化硅MOSFET及其制备方法以达到在不显著影响沟道的导通电阻的情况下，增加其阈值电压的目的。

[0010] 本发明所采用的技术方案为：一种可调节阈值电压的平面型碳化硅MOSFET，其包括N‑漂移区、P井、N+区和栅极层，所述P井内嵌于N‑漂移区，N+区内嵌于P井内，且N‑漂移区、P井和N+区的一侧共同形成一平面，在平面上堆叠栅极层，栅极层下P井的上表面处设有沟道区；所述栅极层包括依次堆叠的栅氧和多晶硅栅极，还包括：

[0011] 设于N+区两侧边缘的低注入区，所述低注入区位于P井与N+区之间的交界处且低注入区所在区域不超过所述栅极层在N+区上方的覆盖区域；

[0012] 其中，所述低注入区的掺杂浓度低于N+区的掺杂浓度。

[0013] 进一步地，所述N+区两侧的低注入区呈对称布置。

[0014] 进一步地，所述N+区采用氮或磷离子注入。

[0015] 在本发明中还提供了一种可调节阈值电压的平面型碳化硅MOSFET的制备方法，该制备方法是基于平面型碳化硅MOSFET制备工序中完成P井注入后，其包括：

[0016] 步骤S1：在P井和N‑漂移区共同形成的表面上沉积注入掩膜，通过光刻图形化，在注入掩膜上形成注入窗口；

[0017] 步骤S2：通过注入窗口进行N‑注入并形成N‑注入区；

[0018] 步骤S3：在注入掩膜和N‑注入区的表面上沉积注入阻挡薄层；

[0019] 步骤S4：通过注入窗口进行N+注入并形成N+区；

[0020] 步骤S5：去除注入掩膜，并继续常规的平面型碳化硅MOSFET制备流程。

[0021] 进一步地，所述N‑注入为采用低剂量的氮或磷离子注入。

[0022] 进一步地，所述N‑注入的注入剂量浓度高于所述P井的注入剂量浓度且低于所述N+注入的注入剂量浓度。

[0023] 进一步地，所述N‑注入的注入剂量浓度取值范围为：5e18/cm3～2e19/cm3。

[0024] 进一步地，所述注入阻挡薄层的介质为二氧化硅或多晶硅，当然，在实际应用时，也可选择半导体芯片工艺中常用的其他金属。

[0025] 进一步地，所述注入阻挡薄层的厚度为0.1～0.5微米。

[0026] 进一步地，所述步骤S3与步骤S4之间还包括：

[0027] 通过各向异性干刻去掉底部的注入阻挡薄层的全部或一部分厚度。

[0028] 本发明的有益效果为：

[0029] 1. 采用本发明所提供的可调节阈值电压的平面型碳化硅MOSFET，其通过将N+ 区在栅极下的边缘部分的掺杂浓度降低，以在N+区边缘形成一个低注入剂量区，进而降低在低栅压下的源漏电流，并从技术上提高阈值电压，同时又不显著影响器件的导通电阻，解决了目前面临阈值电压和导通电阻相矛盾的问题。

[0030] 2. 采用本发明所提供的可调节阈值电压的平面型碳化硅MOSFET的制备方法，其通过在传统的高剂量N+注入步骤前，增加一次低剂量自对准注入，进而在N+区边缘形成一个低注入剂量区，从而在不显著影响沟道的导通电阻的情况下，增加碳化硅MOSFET的阈值电压。

附图说明

[0031] 图1是典型的平面型碳化硅MOSFET 剖面的相关结构示意图；

[0032] 图2是本发明所提供的可调节阈值电压的平面型碳化硅MOSFET的结构示意图；

[0033] 图3是传统的N+ 注入工序在完成P井注入后形成注入窗口的示意图；

[0034] 图4是传统的N+ 注入工序进行N+ 注入的示意图；

[0035] 图5是本发明所提供的可调节阈值电压的平面型碳化硅MOSFET的制备方法中N‑注入的示意图；

[0036] 图6是本发明所提供的可调节阈值电压的平面型碳化硅MOSFET的制备方法中注入阻挡薄层的示意图；

[0037] 图7是本发明所提供的可调节阈值电压的平面型碳化硅MOSFET的制备方法中通过各向异性干刻的示意图；

[0038] 图8是本发明所提供的可调节阈值电压的平面型碳化硅MOSFET的制备方法中N+注入的示意图。

具体实施方式

[0039] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0040] 因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0041] 需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

[0042] 应注意到：

[0043] 对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义；实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0044] 实施例1

[0045] 如图2所示，在本实施例中具体提供了一种可调节阈值电压的平面型碳化硅MOSFET，旨在通过将N+ 区在栅极下的边缘部分的掺杂浓度降低，以在N+区边缘形成一个低注入剂量区，进而降低在低栅压下的源漏电流，并从技术上提高阈值电压，同时又不显著影响器件的导通电阻，其包括N‑漂移区、P井、N+区和栅极层，所述P井内嵌于N‑漂移区，N+区内嵌于P井内，且由N‑漂移区、P井和N+区的一侧共同形成一晶圆平面，在晶圆平面上堆叠有栅极层，栅极层下P井的上表面处设有沟道区；所述栅极层包括依次堆叠的栅氧和多晶硅栅极，如图示1所示的方向，栅氧位于下方，多晶硅栅极位于上方，由N‑漂移区、P井、N+区、栅氧和多晶硅栅极共同构成该平面型碳化硅MOSFET的基本形态。

[0046] 为实现平面型碳化硅MOSFET的阈值电压提高的同时，又不显著影响器件的导通电阻，本技术的平面型碳化硅MOSFET，还包括：设置于N+区两侧边缘的低注入区，所述低注入区位于P井与N+区之间的交界处，由N+区和两侧的低注入区共同构成传统的N+区相应的区域，且低注入区所在区域不超过所述栅极层在N+区上方的覆盖区域，即低注入区应当位于栅极层的边缘下方；其中，所述低注入区的掺杂浓度低于N+区的掺杂浓度。由于N+区的两侧边缘分别存在一个低注入剂量区，能够降低在低栅压下的源漏电流，进而从技术上提高阈值电压。

[0047] 在N+区两侧的低注入区呈对称布置，其能够确保有效降低在低栅压下的源漏电流。

[0048] 在N+区采用正常剂量浓度的氮或磷离子注入，在低注入区则为低剂量浓度的氮或磷离子，在N+区边缘形成低注入剂量区，低注入剂量区的剂量浓度介于P井区的剂量浓度与N+区的剂量浓度之间，从而，在不显著影响沟道的导通电阻的情况下，能够增加其阈值电压。

[0049] 实施例2

[0050] 在实施例1的在本发明中还提供了一种可调节阈值电压的平面型碳化硅MOSFET的制备方法，该制备方法为平面型碳化硅MOSFET制备工序中完成P井注入后的部分，P井注入则为传统的注入工序（如图3、图4所示），此处不再赘述。针对本制备方法主要包括：

[0051] 步骤S1：在P井和N‑漂移区共同形成的晶圆表面上沉积注入掩膜，通过光刻和干刻进行图形化，以在注入掩膜上形成注入窗口，注入窗口的窗口大小应当小于P井所在区域的大小；

[0052] 若进行传统的N+注入工序，则可通过注入窗口进行N+注入，一般采用铝或硼离子注入，如图4所示，其即可完成N+注入。但是，采用该方式所制备的平面型碳化硅MOSFET，其无法解决阈值电压和导通电阻相矛盾的问题。

[0053] 步骤S2：如图5所示，通过注入窗口进行N‑注入并形成N‑注入区，其中，N‑注入为采用低剂量的铝或硼离子注入。在实际应用时，N‑注入的注入剂量浓度高于所述P井的注入剂3
量浓度且低于所述N+注入的注入剂量浓度，其中，P井的注入剂量浓度一般在5e18/cm 左
3 3
右，N+注入的注入剂量浓度一般取值范围在：5e19cm ～2e20cm，N‑注入的注入剂量浓度取
3 3
值范围为：5e18/cm～2e19/cm。

[0054] 步骤S3：如图6所示，在注入掩膜和N‑注入区的表面上沉积注入阻挡薄层，在注入阻挡薄层之前，无需去除原有注入掩膜部分，在掩膜表面直接沉积注入阻挡薄层；在实际应用时，注入阻挡薄层的介质选择为二氧化硅或多晶硅，当然，在实际应用时，也可选择半导体芯片工艺中常用的其他金属，且注入阻挡薄层的厚度选择为0.1～0.5微米。

[0055] 步骤S4：如图6所示，通过注入窗口进行N+注入并形成N+区，此时，由于在步骤S3中沉积有注入阻挡薄层，为确保N+注入的正常进行，在进行N+注入时，相较于传统的N+注入工序，应当增加注入离子的能量。

[0056] 步骤S5：去除注入掩膜，并继续常规的平面型碳化硅MOSFET制备流程。

[0057] 在实际应用时，可在步骤S3与步骤S4之间增设以下处理方法，经过该处理之后，在后续进行N+注入时可采用正常的离子注入能量，能确保在N+注入区的两侧正常形成低剂量注入区，具体包括：如图7所示，通过各向异性干刻去掉底部（此处的“底部”是指位于注入窗口内呈水平布置的部分）的注入阻挡薄层的全部或一部分厚度。其中，各向异性蚀刻，即在不同方向上以不同速率发生的蚀刻，取决于被刻蚀物质自身的各向异性以及刻蚀工艺的刻蚀机制。在本发明中由于沉积的注入阻挡薄层物质本身一般并无显著的各向异性，所以刻蚀的各向异性是由干刻本身的刻蚀机制中显著的物理（离子轰击）刻蚀贡献决定。刻蚀气体中的带电离子在较高的加速电压设置下，以较高动能向下轰击破坏被刻蚀物质表面，导致垂直方向的刻蚀速率远高于水平方向的刻蚀速率。

[0058] 在本实施例中，在进行各向异性干刻时，由于垂直方向的刻蚀速率高于水平方向的刻蚀速率，其能够去掉注入阻挡薄层的一部分，主要是去除其在垂直方向上的厚度（不会阻碍后续的N+注入），而水平方向（即注入窗口两侧的注入阻挡薄层去除部分较少），如图8所示，在进行N+注入时，位于注入窗口两侧的注入阻挡薄层对N+注入造成一定的阻挡作用，进而有利于在N+注入区的两侧保留低剂量注入区。

[0059] 本发明不局限于上述可选实施方式，任何人在本发明的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是落入本发明权利要求界定范围内的技术方案，均落在本发明的保护范围之内。