本发明属于通信技术领域，具体涉及一种符号定时同步优化方法。一种基于单路导频的符号定时同步优化方法，包括：接收端接收发送端发送的输出信号，将输出信号生成两路接收端信号，分别为I路接收端信号和Q路接收端信号；对I路接收端信号的导频鉴相误差进行加权平均，得到导频相位，根据导频相位对Q路接收端信号进行载波鉴相，得到载波相位，根据载波相位对进行相位旋转，实现载波恢复；对载波恢复后的两路接收端信号进行分数内插，得到两路符号信息，完成符号定时同步。本发明通过选取大小合适的窗口，对导频鉴相误差进行加权平均，提高了分数时延收敛的稳定性。
1.一种基于单路导频的符号定时同步优化方法，其特征在于，包括：接收端接收发送端发送的输出信号，将所述输出信号生成两路接收端信号，分别为I路接收端信号和Q路接收端信号；
以预设的鉴相窗口对所述I路接收端信号的导频鉴相误差进行加权平均，得到导频相位，根据所述导频相位对所述Q路接收端信号进行载波鉴相，得到载波相位，根据所述载波相位对所述I路接收端信号和所述Q路接收端信号进行相位旋转，实现载波恢复；
对载波恢复后的两路接收端信号进行分数内插，得到两路符号信息，完成符号定时同步；
所述以预设的鉴相窗口对所述I路接收端信号的导频鉴相误差进行加权平均，得到导频相位，包括：预设导频相位为pilot，鉴相窗口为mean_num，则导频鉴相过程为：err_p＝I·sin(pilot)
err_p_mean＝mean(err_p(1:mean_num))其中，err_p表示导频鉴相误差，I表示所述I路接收端信号，err_p_mean表示每mean_num个err_p求一次加权平均后得到的加权平均值；
将所述加权平均值经环路滤波器及导频相位跟踪后，得到所述导频相位；
所述根据所述导频相位对所述Q路接收端信号进行载波鉴相，得到载波相位，包括：载波鉴相过程为：
其中，err_c表示载波鉴相误差，Q表示所述Q路接收端信号，pilot表示所述导频相位；
将所述载波鉴相误差经环路滤波器及载波相位跟踪后，得到所述载波相位；
所述对载波恢复后的两路接收端信号进行分数内插，得到两路符号信息，完成符号定时同步，包括：利用所述导频相位，提取分数延时；
利用所述分数延时和所述导频相位的余弦值对载波恢复后的两路接收端信号进行分数内插，得到定时同步后的两路符号信息和无延时的导频相位的余弦值，完成符号定时同步。
2.如权利要求1所述的基于单路导频的符号定时同步优化方法，其特征在于，所述接收端接收发送端发送的输出信号，将所述输出信号生成两路接收端信号，分别为I路接收端信号和Q路接收端信号，包括：将所述发送端发送的输出信号经预设的放大器放大和预设的预处理滤波器滤波后，转换为中频信号；
将所述中频信号分别乘余弦函数和正弦函数后分成两路接收端信号；
将两路接收端信号经匹配滤波器滤波得到所述I路接收端信号和所述Q路接收端信号。
3.如权利要求1所述的基于单路导频的符号定时同步优化方法，其特征在于，还包括：接收端利用无延时的所述导频相位的余弦值对两路所述符号信息消除相位模糊性，得到相位模糊恢复后的I路符号信息和所述Q路符号信息；
对所述I路符号信息提取导频功率，将所述I路符号信息减去所述导频功率，得到更新后的I路符号信息；
将更新后的所述I路符号信息和所述Q路符号信息合并为一路信号，即为所述接收端的输出信号。
4.如权利要求3所述的基于单路导频的符号定时同步优化方法，其特征在于，所述利用无延时的所述导频相位的余弦值对两路所述符号信息消除相位模糊性，包括：对两路所述符号信息分别乘以无延时的所述导频相位的余弦值，以消除相位模糊性；
5.如权利要求1至4中任意一项所述的基于单路导频的符号定时同步优化方法，其特征在于，还包括：所述发送端获取需要发送的信号，对所述信号进行奇偶对分，得到两路发送端信号，分别为第一路发送端信号和第二路发送端信号；
对插入所述导频信号后的所述第一路发送端信号、所述第二路发送端信号分别乘余正弦函数、滤波和上变频后，进行相加，得到所述发送端的输出信号。
6.如权利要求5所述的基于单路导频的符号定时同步优化方法，其特征在于，所述发送端获取需要发送的信号，对所述信号进行奇偶对分，得到两路发送端信号，包括：在时钟频率为ft下，输入比特序列转换为m电平序列，在时钟频率为ft/k下，转换为所述m电平序列的短脉冲序列，分别进行并串转换，实现奇偶对分，得到两路发送端信号；
7.如权利要求5所述的基于单路导频的符号定时同步优化方法，其特征在于，所述对插入所述导频信号后的所述第一路发送端信号、所述第二路发送端信号分别乘余正弦函数、滤波和上变频后，进行相加，得到所述发送端的输出信号，包括：对插入所述导频信号后的所述第一路发送端信号乘以余弦函数得I路发送端信号，对所述第二路发送端信号乘以正弦函数得Q路发送端信号；
对所述I路发送端信号、所述Q路发送端信号经成型滤波器滤波；
对滤波后的所述I路发送端信号、所述Q路发送端信号分别乘以cos(w0t)和sin(w0t)实现上变频；
将上变频后的所述I路发送端信号、所述Q路发送端信号相加得到所述发送端的输出信号。
基于单路导频的符号定时同步优化方法
技术领域
[0001] 本发明属于通信技术领域，具体涉及一种符号定时同步优化方法。
背景技术
[0002] 数字通信系统中，同步是必不可少的环节，它主要是从接收到的信号中还原出原始信息比特，并用这些参数达到解调的目的。
[0003] 通信系统中，收发端采用不同的时钟信号，但需要步调一致地协调工作，这需要通过同步系统来完成，同步系统性能的好坏，很大程度上决定了通信系统的质量，而接收机本振时钟的频率偏差，会导致接收端相位的不同步，影响信号解调的精度，故实现符号定时同步过程是极其重要的。
[0004] 符号定时恢复主要有M&M算法、WDM算法、Gardner算法以及借助插入导频实现。M&M算法每个符号只需一个采样点，但判决的精度对载波频率精度的要求极高；WDM算法则需要很高的采样率即需要大量的采样点进行计算；相对的Gardner算法对每个符号仅需要两个采样点，且对载波频偏不敏感，故其应用广泛；而借助导频方法，可以利用单路导频的插入方法，实现载波及符号定时恢复的过程，但是符号定时恢复环路收敛不稳定，存在较大波动。
发明内容
[0005] 本发明针对基于单路导频的插入方法实现载波及符号定时恢复时，符号定时恢复环路收敛不稳定，存在较大波动的技术问题，目的在于提供一种基于单路导频的符号定时同步优化方法。
[0006] 一种基于单路导频的符号定时同步优化方法，包括：
[0007] 接收端接收发送端发送的输出信号，将所述输出信号生成两路接收端信号，分别为I路接收端信号和Q路接收端信号；
[0008] 以预设的鉴相窗口对所述I路接收端信号的导频鉴相误差进行加权平均，得到导频相位，根据所述导频相位对所述Q路接收端信号进行载波鉴相，得到载波相位，根据所述载波相位对所述I路接收端信号和所述Q路接收端信号进行相位旋转，实现载波恢复；
[0009] 对载波恢复后的两路接收端信号进行分数内插，得到两路符号信息，完成符号定时同步。
[0010] 作为优选方案，所述接收端接收发送端发送的输出信号，将所述输出信号生成两路接收端信号，分别为I路接收端信号和Q路接收端信号，包括：
[0011] 将所述发送端发送的输出信号经预设的放大器放大和预设的预处理滤波器滤波后，转换为中频信号；
[0012] 将所述中频信号分别乘余弦函数和正弦函数后分成两路接收端信号；
[0013] 将两路接收端信号经匹配滤波器滤波得到所述I路接收端信号和所述Q路接收端信号。
[0014] 作为优选方案，所述以预设的鉴相窗口对所述I路接收端信号的导频鉴相误差进行加权平均，得到导频相位，包括：
[0015] 预设导频相位为pilot，鉴相窗口为mean_num，则导频鉴相过程为：
[0016] err_p＝I·sin(pilot)
[0017] err_p_mean＝mean(err_p(1:mean_num))
[0018] 其中，err_p表示导频鉴相误差，I表示所述I路接收端信号，err_p_mean表示每mean_num个err_p求一次加权平均后得到的加权平均值；
[0019] 将所述加权平均值经环路滤波器及导频相位跟踪后，得到所述导频相位。
[0020] 作为优选方案，所述根据所述导频相位对所述Q路接收端信号进行载波鉴相，得到载波相位，包括：
[0021] 载波鉴相过程为：
[0022] err_c＝Q·cos(pilot)
[0023] 其中，err_c表示载波鉴相误差，Q表示所述Q路接收端信号，pilot表示所述导频相位；
[0024] 将所述载波鉴相误差经环路滤波器及载波相位跟踪后，得到所述载波相位。
[0025] 作为优选方案，所述对载波恢复后的两路接收端信号进行分数内插，得到两路符号信息，完成符号定时同步，包括：
[0026] 利用所述导频相位，提取分数延时；
[0027] 利用所述分数延时和所述导频相位的余弦值对载波恢复后的两路接收端信号进行分数内插，得到定时同步后的两路符号信息和无延时的导频相位的余弦值，完成符号定时同步。
[0028] 作为优选方案，还包括：
[0029] 接收端利用无延时的所述导频相位的余弦值对两路所述符号信息消除相位模糊性，得到相位模糊恢复后的I路符号信息和所述Q路符号信息；
[0030] 对所述I路符号信息提取导频功率，将所述I路符号信息减去所述导频功率，得到更新后的I路符号信息；
[0031] 将更新后的所述I路符号信息和所述Q路符号信息合并为一路信号，即为所述接收端的输出信号。
[0032] 作为优选方案，所述利用无延时的所述导频相位的余弦值对两路所述符号信息消除相位模糊性，包括：
[0033] 对两路所述符号信息分别乘以无延时的所述导频相位的余弦值，以消除相位模糊性。
[0034] 作为优选方案，所述对所述I路符号信息提取导频功率，包括：
[0035] 对所述I路符号信息求均值得到所述导频功率。
[0036] 作为优选方案，本发明还包括：
[0037] 所述发送端获取需要发送的信号，对所述信号进行奇偶对分，得到两路发送端信号，分别为第一路发送端信号和第二路发送端信号；
[0038] 对所述第一路发送端信号插入预设的导频信号；
[0039] 对插入所述导频信号后的所述第一路发送端信号、所述第二路发送端信号分别乘余正弦函数、滤波和上变频后，进行相加，得到所述发送端的输出信号。
[0040] 作为优选方案，所述发送端获取需要发送的信号，对所述信号进行奇偶对分，得到两路发送端信号，包括：
[0041] 在时钟频率为ft下，输入比特序列转换为m电平序列，在时钟频率为ft/k下，转换为所述m电平序列的短脉冲序列，分别进行并串转换，实现奇偶对分，得到两路发送端信号；
[0042] 其中，m为常数，k＝log2(m)。
[0043] 作为优选方案，所述对插入所述导频信号后的所述第一路发送端信号、所述第二路发送端信号分别乘余正弦函数、滤波和上变频后，进行相加，得到所述发送端的输出信号，包括：
[0044] 对插入所述导频信号后的所述第一路发送端信号乘以余弦函数得I路发送端信号，对所述第二路发送端信号乘以正弦函数得Q路发送端信号，此导频插入方式消除了导频对I路发送端信号和Q路发送端信号的串扰；
[0045] 对所述I路发送端信号和所述Q路发送端信号经成型滤波器滤波；
[0046] 对滤波后的所述I路发送端信号、所述Q路发送端信号分别乘以cos(w0t)和sin(w0t)实现上变频；
[0047] 将上变频后的所述I路发送端信号和所述Q路发送端信号相加得到所述发送端的输出信号。
[0048] 本发明的积极进步效果在于：本发明采用基于单路导频的符号定时同步优化方法，通过选取大小合适的窗口，对导频鉴相误差进行加权平均，提高了分数时延收敛的稳定性，本发明适用于任意QAM调制下的符号定时同步过程且收敛性能好，且本发明不影响载波恢复环路的收敛性能。
附图说明
[0049] 图1为本发明发送端的一种流程图；
[0050] 图2为本发明接收端的一种流程图；
[0051] 图3为实施方式一中对比例的分数时延收敛图；
[0052] 图4为本发明方法实现的分数时延收敛图。
具体实施方式
[0053] 为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本发明。
[0054] 参照图1和图2，一种基于单路导频的符号定时同步优化方法，包括如下两个步骤实现：
[0055] S1，在发送端实现调制过程及单路插入导频信号，完成信号的发射。
[0056] 在一个实施例中，发送端结构如下：
[0057] 发送端获取需要发送的信号，对信号进行奇偶对分，得到两路发送端信号，分别为第一路发送端信号和第二路发送端信号；对第一路发送端信号插入预设的导频信号；对插入导频信号后的第一路发送端信号、第二路发送端信号分别乘余正弦函数、滤波和上变频后，进行相加，得到发送端的输出信号。
[0058] 具体的，如图1中所示，在时钟频率为ft下，输入比特序列，如时钟频率为2下，输入比特序列1，在单元3中转换为m电平序列。在时钟频率为ft/k的单元4下，在单元5中转换为m电平序列的短脉冲序列，在单元6和单元7中分别进行并串转换，实现奇偶对分，得到两路发送端信号，分别为第一路发送端信号和第二路发送端信号。
[0059] 在单元8中产生导频信号，对于第一路发送端信号，在单元9中插入该导频信号，完成单路导频信号的插入。
[0060] 在单元10时钟频率ft/2k下，在单元11中形成信号cos(wtt/4k)、sin(wtt/4k)，在单元12中的第一路发送端信号乘以余弦函数cos(wtt/4k)得I路发送端信号，在单元13中的第二路发送端信号乘以正弦函数得Q路发送端信号，以通过导频插入的方式来消除导频对I路发送端信号、Q路发送端信号的串扰。
[0061] 在单元14中对无导频串扰的I路发送端信号经成型滤波器滤波，在单元15中对无导频串扰的Q路发送端信号经成型滤波器滤波。
[0062] 在单元16中产生信号cos(w0t)，在单元17中产生信号sin(w0t)，在单元18中，I路发送端信号乘以cos(w0t)实现上变频，在单元19中，Q路发送端信号乘以sin(w0t)实现上变频。
[0063] 在单元20中两路发送端信号进行相加，21即为发送端的输出信号。
[0064] 其中，m为常数，k＝log2(m)，wt＝2πft。
[0065] 在一个实施例中，如图1中所示，对单元6中的第一路发送端信号插入功率为A的导频信号，单元7中的第二路发送端信号不插入导频信号。假设第一路发送端信号为a0,a0,a1,a1,…,an,an，第二路发送端信号为b0,b0,b1,b1,…,bn,bn，第一路发送端信号插入导频信号功率A，得a0+A,a0+A,a1+A,a1+A,…,an+A,an+A，乘以余弦函数即序列1,0,‑1,0,…,1,0,‑1,0，得I路发送端信号a0+A,0,‑(a1+A),0,…,‑(an+A),0。第二路发送端信号乘以正弦函数即序列0,1,0,‑1,…,0,1,0,‑1，得Q路发送端信号0,b0,0,‑b1,…,0,‑bn，再经过成型滤波器、上变频和相加操作，信号21即为发送端的输出信号。
[0066] S2，在接收端接收发送端发送的输出信号，通过导频相位和载波相位的提取等实现符号定时同步。
[0067] 接收端接收发送端发送的输出信号，将输出信号生成两路接收端信号，分别为I路接收端信号和Q路接收端信号；以预设的鉴相窗口对I路接收端信号的导频鉴相误差进行加权平均，得到导频相位，根据导频相位对Q路接收端信号进行载波鉴相，得到载波相位，根据载波相位对I路接收端信号和Q路接收端信号进行相位旋转，实现载波恢复；对载波恢复后的两路接收端信号进行分数内插，得到两路符号信息，完成符号定时同步。
[0068] 接收端还利用无延时的导频相位的余弦值对两路符号信息消除相位模糊性，得到相位模糊恢复后的I路符号信息和Q路符号信息；对I路符号信息提取导频功率，将I路符号信息减去导频功率，得到更新后的I路符号信息；将更新后的I路符号信息和Q路符号信息合并为一路信号，即为接收端的输出信号。
[0069] 具体的，如图2中所示，接收端接收发送端发射的信号22，在单元23中经预设的放大器放大和预设的预处理滤波器滤波后转换为中频信号，在单元24中乘以余弦函数cos(wIFt)并经单元26中的匹配滤波器滤波得到I路接收端信号；在单元25中乘以正弦函数sin(wIFt)并经单元27中的匹配滤波器滤波得到Q路接收端信号。
[0070] 在单元29中，I路接收端信号乘以初始的预设导频相位的正弦值实现鉴相过程，再经过环路滤波器及导频相位跟踪后，得到导频相位。
[0071] 在单元30中，Q路接收端信号乘以单元29得到的导频相位的余弦值实现鉴相过程，再经过环路滤波器及载波相位跟踪后，得到载波相位，从而在单元28完成载波相位的纠正。
[0072] 在单元31中进行分数内插提取符号信息及无延时的导频相位余弦值，完成符号定时同步，在此过程中，需要单元32提供的分数延时以及单元29得到的导频相位实现分数内插。
[0073] 在单元33中，通过I路接收端信号乘以无延时的导频相位的余弦值来消除相位模糊性，在单元35中对I路接收端信号求均值得到导频功率，在单元36中将I路接收端信号减去导频功率得到最终的I路接收端信号。
[0074] 在单元34中，Q路接收端信号乘以无延时的导频相位的余弦值来消除相位模糊性，得到最终的Q路接收端信号。
[0075] 在单元37中将两路接收端信号并为一路信号，信号38即为接收端的输出信号。
[0076] 其中，对于载波恢复环路，经过单元28的两路接收端信号分别为I和Q，预设导频相位为pilot，鉴相窗口为mean_num，导频相位由单元29得到，单元29内部可以是一个锁相环结构，最后可以收敛到一个基本稳定的值，该值作为最终的导频相位，单元29进行导频鉴相的具体过程如下：
[0077] err_p＝I·sin(pilot)
[0078] err_p_mean＝mean(err_p(1:mean_num))
[0079] 其中，err_p表示导频鉴相误差，I表示I路接收端信号，err_p_mean表示每mean_num个err_p求一次加权平均后得到的加权平均值；
[0080] 将加权平均值经环路滤波器及导频相位跟踪后，得到导频相位。
[0081] 为降低导频相位提取的底噪，提高分数时延收敛的稳定性，mean_num优选选取为256的窗。
[0082] 载波相位的纠正由单元28和单元30实现，单元30进行载波鉴相的具体过程如下：
[0083] err_c＝Q·cos(pilot)
[0084] 其中，err_c表示载波鉴相误差，Q表示Q路接收端信号，pilot表示单元29得到的导频相位；将载波鉴相误差经环路滤波器及载波相位跟踪后，得到载波相位。在单元28中根据载波相位经相位旋转，完成载波相位的纠正，实现载波的恢复。
[0085] 对于符号定时同步，通过单元32中利用导频相位提取分数延时，利用单元31中根据分数延时对载波恢复后的两路接收端信号进行分数内插，得到定时同步后的两路符号信息，完成符号定时恢复。
[0086] 对于相位模糊的纠正，通过单元33和单元34，分别乘以单元31得到的无延时的导频相位的余弦值，以消除相位模糊性。
[0087] 在一个实施例中，本发明方法和对比例的步骤S1均相同，步骤S2中，除了单元29的鉴相过程不同外，其他也相同。
[0088] 对比例的载波恢复环路中，单元29的鉴相过程不以预设的鉴相窗口对I路接收端信号的导频鉴相误差进行加权平均得到载波相位，即单元29的鉴相过程为：
[0089] err_p＝I·sin(pilot)
[0090] 其中，err_p表示导频鉴相误差，I表示I路接收端信号，将导频鉴相误差经环路滤波器及导频相位跟踪后，得到对比例导频相位。
[0091] 图3为对比例得到的分数延时收敛图，图4为本发明方法得到的分数延时收敛图。从图3和图4中可见，以预设的鉴相窗口对I路接收端信号的导频鉴相误差进行加权平均得到的载波相位，应用于分数延时的提取中，能大大提高分数延时收敛的稳定性，得到了更好的符号定时同步性能。
[0092] 以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
