一种任意码率通用MPSK解调系统及其解调方法转让专利
申请号 : CN202210371475.6
文献号 : CN114448763B
文献日 : 2022-06-07
发明人 : 王仁智 , 刘建梁 , 奉辉 , 秦文 , 张丹丹
申请人 : 天津讯联科技有限公司
摘要 :
权利要求 :
1.一种任意码率通用MPSK解调系统,其特征在于:包括正交下变频模块(1)、一号可变时长积分器模块(2)、二号可变时长积分器模块(3)、复数乘法器模块(4)、CORDIC鉴相模块(5)、去调制化模块(6)、PI控制器模块(7)、数控振荡器模块(8)、符号同步模块(9)和相位调整模块(10),所述正交下变频模块(1)输出端分别信号连接至一号可变时长积分器模块(2)输入端、二号可变时长积分器模块(3)输入端,所述一号可变时长积分器模块(2)输出端、二号可变时长积分器模块(3)输出端均信号连接至复数乘法器模块(4)输入端,所述复数乘法器模块(4)输出端信号连接至CORDIC鉴相模块(5)输入端,CORDIC鉴相模块(5)输出端分别信号连接至去调制化模块(6)输入端、符号同步模块(9)输入端,所述去调制化模块(6)输出端通过PI控制器模块(7)信号连接至数控振荡器模块(8)输入端,数控振荡器模块(8)输出端信号连接至复数乘法器模块(4)输入端,所述符号同步模块(9)输出端信号连接至相位调整模块(10)输入端。
2.根据权利要求1所述的一种任意码率通用MPSK解调系统,其特征在于:所述一号可变时长积分器模块(2)包括一号加法器(21)、一号D触发器(22)、计数器(23)、除法器(24)和锁存器(25),所述一号加法器(21)输入端信号连接至正交下变频模块(1)输出端,一号加法器(21)输出端信号连接至一号D触发器(22)输入端,一号D触发器(22)输出端分别信号连接至一号加法器(21)输入端、除法器(24)输入端,除法器(24)输出端信号连接至锁存器(25)输入端,所述计数器(23)输出端还分别信号连接至一号D触发器(22)输入端和锁存器(25)输入端,锁存器(25)输出端信号连接至复数乘法器模块(4)输入端,所述一号可变时长积分器模块(2)、二号可变时长积分器模块(3)相同。
3.根据权利要求1所述的一种任意码率通用MPSK解调系统,其特征在于:所述PI控制器模块(7)包括一号乘法器(71)、二号乘法器(72)、二号加法器(73)、二号D触发器(74)和三号加法器(75),所述一号乘法器(71)输入端、二号乘法器(72)输入端均信号连接至去调制化模块(6)输出端,所述一号乘法器(71)输出端信号连接至三号加法器(75)输入端,所述二号乘法器(72)输出端信号连接至二号加法器(73)输入端,二号加法器(73)输出端信号连接至二号D触发器(74)输入端,二号D触发器(74)输出端分别信号连接至二号加法器(73)输入端、三号加法器(75)输入端,三号加法器(75)输出端信号连接至数控振荡器模块(8)输入端。
4.根据权利要求1至3任一所述的一种任意码率通用MPSK解调系统的解调方法,其特征在于:包括以下步骤:S1、将任意码率通用MPSK解调系统启动,将MPSK调制信号传送至正交下变频模块(1),正交下变频模块(1)将输入端接收到的MPSK调制信号处理后输出同相分量信号和正交分量信号,并将同相分量信号传送给一号可变时长积分器模块(2),将正交分量信号传送给二号可变时长积分器模块(3);
S2、一号可变时长积分器模块(2)对同相分量信号处理后,得到复数实部信号,并将复数实部信号分别传送给步骤S3的复数乘法器模块(4)和步骤S8的复数乘法器模块(4);二号可变时长积分器模块(3)对正交分量信号处理后,得到复数虚部信号,并将复数虚部信号分别传送给步骤S3的复数乘法器模块(4)和步骤S8的复数乘法器模块(4);
S3、复数乘法器模块(4)对复数实部信号、复数虚部信号、数控振荡初始值信号处理后,得到复数乘法初始值信号,并将复数乘法初始值信号传送给CORDIC鉴相模块(5);
S4、CORDIC鉴相模块(5)对复数乘法初始值信号处理后,得到CORDIC鉴相初始值信号,并将CORDIC鉴相初始值信号分别传送给去调制化模块(6)、符号同步模块(9);
S5、去调制化模块(6)对CORDIC鉴相初始值信号处理后,得到输出信号y,并将输出信号y传送给PI控制器模块(7);
S6、PI控制器模块(7)对输出信号y处理后,得到PI控制初始值信号,并将PI控制初始值信号传送给数控振荡器模块(8);
S7、数控振荡器模块(8)对PI控制初始值信号处理后,得到数控振荡信号,并将数控振荡信号传送给复数乘法器模块(4);
S8、复数乘法器模块(4)对复数实部信号、复数虚部信号、数控振荡信号处理后,得到复数乘法信号,并将复数乘法信号传送给CORDIC鉴相模块(5);
S9、CORDIC鉴相模块(5)经过步骤S3‑步骤S8形成的控制环路迭代后得到CORDIC鉴相信号,并将CORDIC鉴相信号分别传送给符号同步模块(9);
S10、符号同步模块(9)对CORDIC鉴相信号处理后,得到符号同步信号,并将符号同步信号传送给相位调整模块(10);
S11、相位调整模块(10)对符号同步信号完成相位模糊处理后,输出解调数据。
5.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法,其特征在于:在步骤S2中的所述复数实部信号的表达式为; ,其中为积分输入,j表示输入信号的计数值,积分初始时刻为0,结束
时刻为N‑1,N的计算表达式为 , 为采样速率, 为码元速率,
为向下取整函数, 为表示收发双方的频偏, 为初始相位, 表示调制信息,M为PSK调制的M相相移键控值。
6.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法,其特征在于:在步骤S3中的所述复数虚部信号的表达式为; ,其中为积分输入,j表示输入信号的计数值,积分初始时刻为0,结束时
刻为N‑1,N的计算表达式为 , 为采样速率, 为码元速率, 为
向下取整函数, 为表示收发双方的频偏, 为初始相位, 表示调制信息,M为PSK调制的M相相移键控值。
7.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法,其特征在于:在步骤S5中的所述输出信号y的表达式为; ,其中,b为使 等式成立的整数值, 为CORDIC鉴相信号,M为MPSK调制的M相
相移键控值,y为去调制化模块(6)的输出信号。
8.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法,其特征在于:在步骤S8中的所述复数乘法信号的表达式为;
,其中,
为表示收发双方的频偏, 表示经过可变时长积分器之后的初相, 表示调制信息,M为PSK调制的相移键控值; 为数控振荡器模块(8)的输出频率, 为数控振荡器模块(8)输出的初相。
9.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法,其特征在于:在步骤S9中的所述CORDIC鉴相信号的表达式为; ,其中,为表示收发双方的频偏, 表示经过可变时长积分器之后的初相, 为数控振荡器模块(8)的输出频率, 为数控振荡器模块(8)输出的初相, 表示调制信息,M为PSK调制的相移键控值。
说明书 :
一种任意码率通用MPSK解调系统及其解调方法
技术领域
背景技术
良好的误比特率性能,难以满足系统对通信质量的高标准要求,BPSK与QPSK两者的信息速
率、信号发送功率、噪声功率谱密度相同的条件下,BPSK与QPSK的平均误比特率相同,而
QPSK的功率谱主瓣宽度比BPSK窄一半,所以BPSK和QPSK在遥测应用领域中经常被采用,另
外在一些高速率应用领域8PSK也经常被采用。遥测领域的应用特点是星载或者箭载的发射
机产品定制化要求比较高,对于体积功耗,重量以及码率而言每个项目都有不同的需求,但
是地面站接遥测接收机则需要考虑不同项目型号的兼容性,提高产品的复用性降低项目成
本,本发明提供了一种能够兼容BPSK、QPSK和8PSK甚至16PSK等为代表的MPSK解调方法。
发明内容
解调灵敏度。
模块、数控振荡器模块、符号同步模块和相位调整模块,所述正交下变频模块输出端分别信
号连接至一号可变时长积分器模块输入端、二号可变时长积分器模块输入端,所述一号可
变时长积分器模块输出端、二号可变时长积分器模块输出端均信号连接至复数乘法器模块
输入端,所述复数乘法器模块输出端信号连接至CORDIC鉴相模块输入端,CORDIC鉴相模块
输出端分别信号连接至去调制化模块输入端、符号同步模块输入端,所述去调制化模块输
出端通过PI控制器模块信号连接至数控振荡器模块输入端,数控振荡器模块输出端信号连
接至复数乘法器模块输入端,所述符号同步模块输出端信号连接至相位调整模块输入端。
输出端信号连接至一号D触发器输入端,一号D触发器输出端分别信号连接至一号加法器输
入端、除法器输入端,除法器输出端信号连接至锁存器输入端,所述计数器输出端还分别信
号连接至一号D触发器输入端和锁存器输入端,锁存器输出端信号连接至复数乘法器模块
输入端,所述一号可变时长积分器模块、二号可变时长积分器模块相同。
块输出端,所述一号乘法器输出端信号连接至三号加法器输入端,所述二号乘法器输出端
信号连接至二号加法器输入端,二号加法器输出端信号连接至二号D触发器输入端,二号D
触发器输出端分别信号连接至二号加法器输入端、三号加法器输入端,三号加法器输出端
信号连接至数控振荡器模块输入端。
够有效的降低信道的高斯白噪声,提高系统的解调灵敏度;此外,各个模块复用程度高,硬
件资源消耗低,解调方法中除了在去调制化部分需要考虑不同PSK解调的影响,其他模块完
全实现复用。
号,并将同相分量信号传送给一号可变时长积分器模块,将正交分量信号传送给二号可变
时长积分器模块;
长积分器模块对正交分量信号处理后,得到复数虚部信号,并将复数虚部信号分别传送给
步骤S3的复数乘法器模块和步骤S8的复数乘法器模块;
号的计数值,积分初始时刻为0,结束时刻为N‑1,N的计算表达式为 ,
为采样速率, 为码元速率, 为向下取整函数, 为表示收发双方的频偏, 为
初始相位, 表示调制信息,M为PSK调制的M相相移键控值。
计数值,积分初始时刻为0,结束时刻为N‑1,N的计算表达式为 , 为采
样速率, 为码元速率, 为向下取整函数, 为表示收发双方的频偏, 为初始
相位, 表示调制信息,M为PSK调制的M相相移键控值。
数值, 为CORDIC鉴相信号,M为MPSK调制的M相相移键控值,y为去调制化模块的输出信
号。
为表示收发双方的频偏, 表示经过可变时长积分器之后的初相, 表示调制信
息,M为PSK调制的相移键控值; 为数控振荡器模块的输出频率, 为数控振荡器模块
输出的初相。
长积分器之后的初相, 为数控振荡器模块的输出频率, 为数控振荡器模块输出的初
相, 表示调制信息,M为PSK调制的相移键控值。
调器的优秀性能,同时该方法硬件资源消耗少,便于硬件实现。
附图说明
具体实施方式
本发明的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”
的含义是两个或两个以上。
在本发明中的具体含义。
去调制化模块6、PI控制器模块7、数控振荡器模块8、符号同步模块9和相位调整模块10,所
述正交下变频模块1输入端用于接收调制信号,所述正交下变频模块1输出端分别信号连接
至一号可变时长积分器模块2输入端、二号可变时长积分器模块3输入端,所述一号可变时
长积分器模块2输出端、二号可变时长积分器模块3输出端均信号连接至复数乘法器模块4
输入端,所述复数乘法器模块4输出端信号连接至CORDIC鉴相模块5输入端,CORDIC鉴相模
块5输出端分别信号连接至去调制化模块6输入端、符号同步模块9输入端,所述去调制化模
块6输出端通过PI控制器模块7信号连接至数控振荡器模块8输入端,数控振荡器模块8输出
端信号连接至复数乘法器模块4输入端,所述符号同步模块9输出端信号连接至相位调整模
块10输入端,所述交下变频模块1、复数乘法器模块4、CORDIC鉴相模块5、去调制化模块6、数
控振荡器模块8、符号同步模块9和相位调整模块10均为现有技术,所述正交下变频模块1通
过将输入信号与正交本振信号分别相乘,再经过低通滤波实现,用于将射频信号变换为本
地的零频正交信号,便于解调处理;所述复数乘法器模块4由四个实数乘法器、一个加法器
和一个减法器构成,用来实现复数的乘法运算,具体的用于相位偏差的纠正。CORDIC鉴相模
块5通过采用CORDIC算法,计算出输入的复数信号的辐角主值;所述去调制化模块6通过采
用阈值判决的方法去除掉了相位调制信息对相位变化的影响,方便后续对相位误差的计
算;所述数控振荡器模块8采用经典的查找表方法产生一个正交的本振信号,结合通过复数
乘法器模块4用于相位偏差的纠正;所述符号同步模块9采用Gardner算法,实现对输入信号
的符号同步采样,消除码多普勒影响;相位调整模块10通过采用穷举相关的帧头的方法,实
现对符号相位的调整,消除相位模糊,得到解调信息。所述正交下变频模块1即图4中的宽带
收发器,一号可变时长积分器模块2、二号可变时长积分器模块3、复数乘法器模块4、CORDIC
鉴相模块5、去调制化模块6、PI控制器模块7、数控振荡器模块8、符号同步模块9和相位调整
模块10即为图4中FPGA芯片内部的功能模块,所述相位调整模块10输出端用于输出解调数
据。本任意码率通用MPSK解调系统,结构简单,设计合理,通过一号可变时长积分器模块2、
二号可变时长积分器模块3的设计,在实现任意码率的解调的同时能够有效的降低信道的
高斯白噪声,提高系统的解调灵敏度;此外,各个模块复用程度高,硬件资源消耗低,解调方
法中除了在去调制化部分需要考虑不同PSK解调的影响,其他模块完全实现复用。
法器21输出端信号连接至一号D触发器22输入端,一号D触发器22输出端分别信号连接至一
号加法器21输入端、除法器24输入端,除法器24输出端信号连接至锁存器25输入端,所述计
数器23输出端还分别信号连接至一号D触发器22输入端和锁存器25输入端,锁存器25输出
端信号连接至复数乘法器模块4输入端,所述一号可变时长积分器模块2、二号可变时长积
分器模块3结构相同。在本实施例里,所述一号加法器21、一号D触发器22、计数器23、除法器
24和锁存器25均为现有技术。
制化模块6输出端,所述一号乘法器71输出端信号连接至三号加法器75输入端,所述二号乘
法器72输出端信号连接至二号加法器73输入端,二号加法器73输出端信号连接至二号D触
发器74输入端,二号D触发器74输出端分别信号连接至二号加法器73输入端、三号加法器75
输入端,三号加法器75输出端信号连接至数控振荡器模块8输入端,在本实施例里,所述一
号乘法器71、二号乘法器72、二号加法器73、二号D触发器74和三号加法器75均为现有技术。
信号,并将同相分量信号传送给一号可变时长积分器模块2,将正交分量信号传送给二号可
变时长积分器模块3;
变时长积分器模块3对正交分量信号处理后,得到复数虚部信号,并将复数虚部信号分别传
送给步骤S3的复数乘法器模块4和步骤S8的复数乘法器模块4;
运算时CORDIC鉴相模块5、去调制化模块6、PI控制器模块7、数控振荡器模块8采用初始值参
与运算,CORDIC鉴相模块5、去调制化模块6、PI控制器模块7的初值均可以设置为0,数控振
荡器模块8的初始值(cos(0)+jsin(0))。完成首次运算后,上次各个模块计算结果参与下一
次的闭环运算,从而实现流式的闭环控制运算。
消耗少,便于硬件实现。本解调方法支持多种解调模块,诸如BPSK、QPSK、8PSK等等任意
MPSK。此外,载波同步过程中采用的cordic鉴相算法,鉴相结果线性度好,从而载波跟踪精
度高。
下变频模块1,完成由射频信号到基带信号的频谱搬移,之后产生的同相分量信号和同相分
量信号别分经过一号可变时长积分器模块2和二号可变时长积分器模块3与数控振荡器模
块8输出信号同时送入复数乘法器模块4实现载波校正功能,之后进入CORDIC鉴相模块5、去
调制化模块6、PI控制器模块7和数控振荡器模块8构成的载波同步功能模组,经过符号同步
模块9后实现了符号逆映射,最后通过相位调整模块10后恢复出解调数据。该方法的解调方
法的框图如图1所示。
信号的同相分量信号 和同相分量信号 。
为表示收发双方的频偏, 为初始相位, 表示调制信息,M为PSK调制的M相相移
键控值。
,其中 为积分输入,j表示输入信
号的计数值,积分初始时刻为0,结束时刻为N‑1,N的计算表达式为 ,
为采样速率, 为码元速率, 为向下取整函数, 为表示收发双方的频偏, 为
初始相位, 表示调制信息,M为PSK调制的M相相移键控值。
,其中 为积分输入,j表示输入信号的
计数值,积分初始时刻为0,结束时刻为N‑1,N的计算表达式为 , 为采
样速率, 为码元速率, 为向下取整函数, 为表示收发双方的频偏, 为初始
相位, 表示调制信息,M为PSK调制的M相相移键控值。
个,分别是积分长度N,数据采样时钟和数据输入。积分长度与采样率的乘积为积分时长,数
据输入进入一号加法器21,加法器的另外一个输入是一号D触发器22的输出,在积分长度N
和数据采样时钟作用下计数器23输出清零标志信号,一号D触发器22输入包括数据采样时
钟、一号加法器21的输出信号和计数器23的输出清零标志。一号D触发器22的输出信号送到
一号加法器21和除法器24,除法器24在输入信号积分长度N和一号D触发器22输出信号的作
用下计算输出结果,除法器24的输出信号经过锁存器25完成数据锁存并输出计算结果。
复数虚部信号分别构成的复数实部和虚部的复数乘法器模块4输入信号a,输入信号a的表
达式为:
制精度。
M为PSK调制的相移键控值。
CORDIC鉴相信号 中的调制信息 移除。下
面对去调制化模块6的处理机制如下:
73和二号D触发器74构成的积分器后与一号乘法器71同时进入三号加法器75最后完成PI控
制器的计算结果输出PI控制信号。PI控制器模块7输出的PI控制信号送入数控振荡器模块
8。
b。
号之后通过低噪声放大器进行信号的初次放大,低噪声放大器采用Mini‑Circuits公司的
CMA‑545+芯片,该放大器具有噪声系数低,压缩功率点高,工作频率范围宽的诸多优点。二
级放大器采用Mini‑Circuits公司的DVGA1‑242A+芯片,该放大器放大倍数大,压缩功率点
高的特点。宽带收发器采用亚德诺半导体的ADRV9009BBCZ芯片完成信号的正交下混频功
能,该芯片具有工作频率范围宽,动态范围大,射频通道带宽宽的诸多优点,具有灵活的通
用性。之后的信号进入FPGA芯片,采用Xilinx公司的XC7K325T‑2FFG900I芯片进行其余信号
处理过程。信号处理完成输出解调信号。
参数C1和C2的选择是影响解调性能的关键。在保证性能的前提下,本实例选用C1=2‑2,C2=
2‑17,这两组数据的好处在于能将一号乘法器71和二号乘法器72采用移位器代替,能有效
的降低FPGA中本就非常稀缺的DSP资源。