一种适用于高速相机的多设备通信装置及方法

摘要

本发明公开了一种适用于高速相机的多设备通信装置及方法，涉及通信技术领域，解决了多个主设备与多个从设备间通信复杂度较大的技术问题；控制电路根据主设备总线中MOSI的串行数据信息，解析控制电路工作模式和目标从设备地址，根据控制电路工作模式，选择性的在发送/接收同时进行模式或发送/接收分时进行模式下，完成与从设备的数据交互，进而完成主设备与从设备的数据交互，由此实现了高速相机中多个带处理器的主设备与多个从设备通信，同时也有效降低多个带处理器的主设备与多个从设备交互通信复杂度，提升交互通信效果。

权利要求

1.一种适用于高速相机的多设备通信方法，其特征在于，包括以下步骤：

W1、将多个设备通过四线SPI总线分别与控制电路连接，多个所述设备包括多个主设备和多个从设备，所述控制电路和多个主设备上有处理器模块和存储器模块；

W2、将多个从设备分别按照8位地址编码，并将地址编码信息存储到步骤W1中所述存储器模块中；

W3、控制电路中的处理器模块依次扫描各个主设备总线上SS使能信号的电平状态，当检测到某个主设备的SS使能信号被占用时，记录该设备为数据发送设备，同时，接收该数据发送设备的M_CLK时钟信号，并根据数据发送设备的MOSI串行数据信息，解析控制电路的工作模式信息和目标从设备的8位地址信息；

W4、控制电路按照解析的工作模式接收数据，并根据目标从设备地址信息，完成与目标从设备的数据交互，并将数据返回给主设备，完成后，主设备和控制电路释放总线。

2.根据权利要求1所述的一种适用于高速相机的多设备通信方法，其特征在于，步骤W1中所述的处理器模块模拟SPI通信，模拟SPI通信的协议中包含控制电路工作模式信息、目标从设备地址信息和数据信息；所述控制电路工作模式分为发送/接收同时进行模式和发送/接收分时进行模式；所述发送/接收同时进行模式是指主设备在总线时钟信号的上升沿发送数据，并在同一周期的下降沿接收数据；所述发送/接收分时进行模式是指主设备在总线时钟信号的上升沿发送数据，并在不同周期接收数据；所述目标从设备地址信息可解析出目标从设备的8位地址编码。

3.根据权利要求1所述的一种适用于高速相机的多设备通信方法，其特征在于，步骤W1中多个所述从设备数量不超过256个。

4.根据权利要求1所述的一种适用于高速相机的多设备通信方法，其特征在于，步骤W3中所述的SS使能信号的电平状态中电平为TTL电平，状态包括空闲状态和占用状态：空闲状态下，SS使能信号为高电平；占用状态下，SS使能信号为低电平。

5.一种实施权利要求1多设备通信方法的适用于高速相机的多设备通信装置，其特征在于，包括一个控制电路、多个设备，多个所述设备与所述控制电路之间通过四线SPI总线分别连接，所述控制电路包括处理器模块、存储器模块和DDR内存条，所述多个设备分为主设备和从设备，所述主设备上有处理器模块和存储器模块。

说明书

一种适用于高速相机的多设备通信装置及方法

技术领域

[0001] 本发明属于通信技术领域，具体是一种适用于高速相机的多设备通信装置及方法。

背景技术

[0002] SPI通信协议是一种常用的主控与外设通信协议，但由于规范的约束性，标准四线SPI可实现一主一从的通信模式。

[0003] 通过增加SS使能信号的数量，可实现一主多从的通信模式；通过增加SPI总线切换电路、SPI总线竞争电路等方式，可实现多主一从的通信模式。

[0004] 高速相机中SPI外设数量较多，多个主设备与多个从设备通信复杂度较大，无法满足高速相机上多设备交互通信的需求。

发明内容

[0005] 本发明旨在至少解决现有技术中存在的技术问题之一；为此，本发明提出了一种适用于高速相机的多设备通信装置及方法，用于解决多个带处理器的主设备与多个从设备通信复杂度较大技术问题。

[0006] 为实现上述目的，根据本发明的第一方面的实施例提出一种适用于高速相机的多设备通信方法，包括以下步骤：

[0007] W1、将多个设备通过四线SPI总线分别与控制电路连接，所述多个设备包括多个主设备和多个从设备，所述控制电路和所述多个主设备上有处理器模块和存储器模块；

[0008] W2、将多个从设备分别按照8位地址编码，并将地址编码信息存储到步骤W1中所述存储器模块中；

[0009] W3、控制电路中的处理器模块依次扫描各个主设备总线上SS使能信号的电平状态，当检测到某个主设备的SS使能信号被占用时，记录该设备为数据发送设备，同时，接收该数据发送设备的CLK时钟信号，并根据数据发送设备的MOSI串行数据信息，解析控制电路的工作模式信息和目标从设备的8位地址信息；

[0010] W4、控制电路按照解析的工作模式接收数据，并根据目标从设备地址信息，完成与目标从设备的数据交互，并在必要时，将数据返回给主设备，完成后，主设备和控制电路释放总线。

[0011] 优选的，步骤W1中所述的处理器模块可模拟SPI通信，所述模拟SPI通信的协议中包含控制电路工作模式信息、目标从设备地址信息和数据信息；所述控制电路工作模式分为发送/接收同时进行模式和发送/接收分时进行模式；所述发送/接收同时进行模式是指主设备在总线时钟信号的上升沿发送数据，并在同一周期的下降沿接收数据；所述发送/接收分时进行模式是指主设备在总线时钟信号的上升沿发送数据，并在不同周期接收数据；所述目标从设备地址信息可解析出目标从设备的8位地址编码；所述8位地址编码已在步骤W2中存储到存储器模块中；

[0012] 优选的，步骤W1中多个从设备数量不超过256个。

[0013] 优选的，步骤W3中SS使能信号电平状态中的电平为TTL电平，状态包括空闲状态和占用状态：空闲状态下，SS使能信号为高电平；占用状态下，SS使能信号为低电平；

[0014] 优选的，步骤W3中控制电路的发送/接收同时进行模式和控制电路的发送/接收分时进行模式均包括：主设备向控制电路发送数据、控制电路和从设备交互、主设备从控制电路接收数据三个过程，两种模式的主要区别在于数据的发送和接收是否从相同的周期开始；

[0015] 优选的，步骤W3中控制电路的发送/接收同时进行模式具体描述为：在M_CLK时钟信号第N周期的上升沿开始，主设备通过MOSI向控制电路发送数据，控制电路作为“临时从设备”接收数据，并写入存储器模块中目标从设备地址对应的发送缓存区域中；控制电路根据目标从设备地址，将目标从设备的SS使能信号拉低，同时，控制电路作为“临时主设备”输出CLK时钟信号，并在CLK时钟信号第T周期的上升沿开始，将存储器模块中目标从设备地址对应的发送缓存区域中的数据，发送给目标从设备，同时，在CLK时钟信号第T周期的下降沿开始，接收目标从设备的数据，并写入存储器模块中目标从设备地址对应的接收缓存区域中；在M_CLK时钟信号第N周期的下降沿开始，控制电路通过MISO将存储器模块中目标从设备地址对应的接收缓存区域中的数据，发送给主设备，实现主设备对目标从设备的数据的读取；

[0016] 优选的，步骤W3控制电路的发送/接收分时进行模式具体描述为：在M_CLK时钟信号第N周期的上升沿开始，主设备通过MOSI向控制电路发送数据，控制电路作为“临时从设备”接收数据，并写入存储器模块中目标从设备地址对应的发送缓存区域中；控制电路根据目标从设备地址，将目标从设备的SS使能信号拉低，同时，控制电路作为“临时主设备”输出CLK时钟信号，并在CLK时钟信号第T周期的上升沿开始，将存储器模块中目标从设备地址对应的发送缓存区域中的数据，发送给目标从设备，同时，在CLK时钟信号第T+M周期的下降沿开始，接收目标从设备的数据，并写入存储器模块中目标从设备地址对应的接收缓存区域中；在M_CLK时钟信号第N+M周期的下降沿开始，控制电路通过MISO将存储器模块中目标从设备地址对应的接收缓存区域中的数据，发送给主设备，实现主设备对目标从设备的数据的读取；

[0017] 优选的，一种适用于高速相机的多设备通信装置，其特征在于，包括一个控制电路、多个设备，所述多个设备通过四线SPI总线分别与所述控制电路连接，所述控制电路包括处理器模块、存储器模块和DDR内存条，所述多个设备分为主设备和从设备，所述主设备上有处理器模块和存储器模块。

[0018] 与现有技术相比，本发明的有益效果是：控制电路根据主设备总线中MOSI的串行数据信息，解析控制电路工作模式和目标从设备地址，根据控制电路工作模式，选择性的在发送/接收同时进行模式或发送/接收分时进行模式下，完成与从设备的数据交互，进而完成主设备与从设备的数据交互，由此实现了高速相机中多个带处理器的主设备与多个从设备通信，同时也有效降低多个带处理器的主设备与多个从设备交互通信复杂度，提升交互通信效果。

附图说明

[0019] 图1为本发明多个主设备与多个从设备通信装置结构框图；

[0020] 图2为本发明多个主设备与多个从设备通信方法步骤流程图；

[0021] 图3为本发明控制电路解析控制电路工作模式和目标从设备地址时序图；

[0022] 图4为本发明控制电路的发送/接收同时进行模式工作时序图；

[0023] 图5为本发明控制电路的发送/接收分时进行模式工作时序图。

具体实施方式

[0024] 下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0025] 本申请提供了一种适用于高速相机的多设备通信方法，包括以下步骤：

[0026] W1、将多个设备通过四线SPI总线分别与控制电路连接，所述多个设备包括多个主设备和多个从设备，所述控制电路和所述多个主设备上有处理器模块和存储器模块；

[0027] W2、将多个从设备分别按照8位地址编码，并将地址编码信息存储到步骤W1中所述存储器模块中；

[0028] W3、控制电路中的处理器模块依次扫描各个主设备总线上SS使能信号的电平状态，当检测到某个主设备的SS使能信号被占用时，记录该设备为数据发送设备，同时，接收该数据发送设备的CLK时钟信号，并根据数据发送设备的MOSI串行数据信息，解析控制电路的工作模式信息和目标从设备的8位地址信息；

[0029] W4、控制电路按照解析的工作模式接收数据，并根据目标从设备地址信息，完成与目标从设备的数据交互，并在必要时，将数据返回给主设备，完成后，主设备和控制电路释放总线。

[0030] 请参阅图2的步骤W1‑W4过程流程图和图3的步骤W3中所述控制电路解析控制电路工作模式和目标从设备地址时序图：控制电路中的处理器模块在检测到主设备M的M_SS使能信号被占用时，记录该设备为数据发送设备，同时接收主设备M的M_CLK时钟信号，并根据M_MOSI第1个时钟周期的数据sta状态，解析控制电路的工作模式，并根据第2‑9个时钟周期的数据A7‑A0，解析目标从设备地址。

[0031] 当sta为0时，控制电路进入发送/接收同时进行模式；当sta为1时，控制电路进入发送/接收分时进行模式。

[0032] 处理器模块可模拟SPI通信，所述模拟SPI通信的协议中包含控制电路工作模式信息、目标从设备地址信息和数据信息；所述控制电路工作模式分为发送/接收同时进行模式和发送/接收分时进行模式；所述发送/接收同时进行模式是指主设备在总线时钟信号的上升沿发送数据，并在同一周期的下降沿接收数据；所述发送/接收分时进行模式是指主设备在总线时钟信号的上升沿发送数据，并在不同周期接收数据；所述目标从设备地址信息可解析出目标从设备的8位地址编码；所述8位地址编码已在步骤W2中存储到存储器模块中。

[0033] 多个从设备数量不超过256个。

[0034] SS使能信号电平状态中的电平为TTL电平，状态包括空闲状态和占用状态：空闲状态下，SS使能信号为高电平；占用状态下，SS使能信号为低电平。

[0035] 控制电路的发送/接收同时进行模式和控制电路的发送/接收分时进行模式均包括：主设备向控制电路发送数据、控制电路和从设备交互、主设备从控制电路接收数据三个过程，两种模式的主要区别在于数据的发送和接收是否从相同的时钟周期开始，具体描述为：

[0036] 请参阅图2的步骤W1‑W4过程流程图和图4的控制电路的发送/接收同时进行模式工作时序：从M_CLK时钟信号第10个周期的上升沿开始(前9个周期为控制电路工作模式信息和目标从设备地址信息)，主设备M通过总线M_MOSI向控制电路发送数据D7‑D0，控制电路作为“临时从设备”接收数据D7‑D0，并写入存储器模块中目标从设备地址n对应的发送缓存区域An中；控制电路根据目标从设备地址n，将目标从设备Sn的SS使能信号拉低，同时，控制电路作为“临时主设备”输出CLK时钟信号，并在CLK时钟信号第1个周期的上升沿开始，将存储器模块中目标从设备地址n对应的发送缓存区域An中的数据D7‑D0，发送给目标从设备Sn，同时，在CLK时钟信号第1个周期的下降沿开始，接收目标从设备Sn的数据R7‑R0，并写入存储器模块中目标从设备地址n对应的接收缓存区域Bn中；在M_CLK时钟信号第10个周期的下降沿开始，控制电路通过MISO将存储器模块中目标从设备地址n对应的接收缓存区域Bn中的数据R7‑R0，发送给主设备M，实现主设备M对目标从设备Sn的数据的读取；

[0037] 请参阅图2的步骤W1‑W4过程流程图和图5的控制电路的发送/接收分时进行模式工作时序：在M_CLK时钟信号第10个周期的上升沿开始，主设备M通过总线M_MOSI向控制电路发送数据D7‑D0，控制电路作为“临时从设备”接收数据D7‑D0，并写入存储器模块中目标从设备地址n对应的发送缓存区域An中；控制电路根据目标从设备地址n，将目标从设备Sn的SS使能信号拉低，同时，控制电路作为“临时主设备”输出CLK时钟信号，并在CLK时钟信号第1个周期的上升沿开始，将存储器模块中目标从设备地址n对应的发送缓存区域An中的数据D7‑D0，发送给目标从设备Sn，同时，在CLK时钟信号第T+1个周期的下降沿开始，接收目标从设备Sn的数据R7‑R0，并写入存储器模块中目标从设备地址n对应的读缓存区域Bn中；在M_CLK时钟信号第T+10个周期的下降沿开始，控制电路通过MISO将存储器模块中目标从设备地址n对应的读缓存区域中Bn的数据R7‑R0，发送给主设备，实现主设备M对目标从设备Sn的数据的读取；

[0038] 请参阅图1，一种适用于高速相机的多设备通信装置包括一个控制电路和多个设备，多个设备通过四线SPI总线分别与控制电路连接，控制电路包括处理器模块、存储器模块和DDR内存条，多个设备分为主设备和从设备，主设备上有处理器模块和存储器模块，控制电路上的处理器模块可以为高速相机的主控芯片，型号为Xilinx‑KU035，存储器模采用flash存储芯片，型号为MX25U51245G‑Z4I00；

[0039] 以上实施例仅用以说明本发明的技术方法而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方法进行修改或等同替换，而不脱离本发明技术方法的精神和范围。