一种基于WBAN窄带物理层的可重构调制解调系统

摘要

本申请提出一种基于WBAN窄带物理层的可重构调制解调系统。该可重构调制解调系统包括：符号映射模块，所述符号映射器模块用以配置寄存器值，通过不同的寄存器值使得可重构调制解调系统工作于π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式下，数据处理模块，所述数据处理模块存储有匹配π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式的信息，且所述数据处理模块接收并响应所述符号映射模块的信息运行于匹配的模式下可重构调制解调系统使用寄存器配置调制方式灵活改变系统速率。使用非相干解调降低接收端硬件实现复杂度降低功耗；另一方面使用超前‑滞后型位同步简化定时同步电路，可以将解调数据的相位误差锁定在一个较小的范围内，方便在最佳采样点处获取解调数据。

权利要求

1.一种基于WBAN窄带物理层的可重构调制解调系统，其特征在于，包括：符号映射模块，所述符号映射器模块用以配置寄存器值，通过不同的寄存器值使得可重构调制解调系统工作于π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式下，数据处理模块，所述数据处理模块存储有匹配π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式的信息，且所述数据处理模块接收并响应所述符号映射模块的信息运行于匹配的模式下，差分解调系统，所述差分解调系统运行时：

接收端将DPSK信号经延时模块延时一个码元后，分别与原信号及经过希尔伯特变换的原信号相乘，并分别经低通滤波器滤波后得到I路及Q路的信号：

Ik =cos(φk ‑ φk‑1)，Qk =sin(φk ‑ φk‑1)，φk表示绝对相位，基于位同步电路分别对I路及Q路的信号进行位同步，并经符号解映射、并/串转换后获得解调数据，所述位同步电路包括：鉴相器模块、控制器模块、时钟变换模块和分频器模块，

所述时钟变换模块，其用以在一个码元周期内产生N个脉冲信号，通过控制器模块加、扣一个脉冲来调整分频器模块的初始相位，所述鉴相器具有边沿检测模块，所述边沿检测模块用于捕获数据的初始相位，即获得相邻不同码元之间的跳变时刻、并输出一个脉冲的高电平信号，基于所述控制器模块，若检测到第五信号，说明分频器相位超前，将第五信号取反再跟计时脉冲信号clk_d2相与，扣除N个计时脉冲信号中的一个，而分频器记满N个脉冲代表一个码元周期，即延时一个脉冲时间进入下一个码元周期，将超前的分频器位同步信号时钟滞后,所述控制器模块若检测到第六信号，说明分频器相位滞后，则将第六信号与clk_d1相与，以得到一个计时脉冲信号，然后将这两路计时脉冲信号相与，得到分频器需要的计时脉冲信号clk_in，分频器接收并响应该计时脉冲信号clk_in，会超前一个计时脉冲时钟计满N次，clk_d1和clk_d2为占空比25%的相位相差180°的计时脉冲信号。

2.如权利要求1所述的基于WBAN窄带物理层的可重构调制解调系统，其特征在于，分别与原信号及经过希尔伯特变换的原信号相乘包括：U(k) = sin(ωct + φk) sin(ωct + φk‑1)V(k) = cos(ωct + φk) sin(ωct + φk‑1)，ωc表示载波频率。

3.如权利要求1所述的基于WBAN窄带物理层的可重构调制解调系统，其特征在于，在未检测到超前滞后信号时，所述分频器模块产生占空比为50%相位相反，周期为一个码元速率的第一信号和第二信号。

4.如权利要求1所述的基于WBAN窄带物理层的可重构调制解调系统，其特征在于，还包括晶振单元，其连接时钟变换模块，所述晶振单元输出信号至所述时钟变换模块。

说明书

一种基于WBAN窄带物理层的可重构调制解调系统

技术领域

[0001] 本申请涉及通信技术领域，具体的涉及一种基于WBAN窄带物理层的可重构调制解调系统。

背景技术

[0002] 早在2001年飞利浦研究实验室第一次提出了体域网的概念，作为无线传感器网的一个分支，无线体域网(Wireless Body Area Network,WBAN)主要应用于远程医疗诊断和监护，通过在人体体表或体内植入多个传感节点，实时监控使用者的生理特征及周围环境信息，再通过无线信道将数据发送给中心节点Hub，中心节点作为中央处理单元，负责无线体域网内部的通信控制及体域网与外部互联网之间的数据通信。目前学术界大量工作聚焦于功率自感知通信协议，如对传输速率要求不高的场景下切换低速率通信协议，降低功耗。除医疗电子和特殊人群监护，WBAN技术还涉及个人视频音频、消费电子等领域。

[0003] IEEE 802.15工作组于2012年3月发布了IEEE 802.15.6标准的正式版，该标准详细规定了WBAN物理层(Physical Layer，PHY)和媒体访问控制(Medium Access Control,MAC)层，WBAN的网络拓扑结构和供无线体域网近距离(人体距离)、高速率、低功耗、高可靠无线通信组网的国际化标准。物理层直接面向通信介质，为MAC层提供传输原始比特流的物理连接，传输速率最高可达10Mbps。WBAN的三种不同物理层包括：窄带(Narrowband,NB)、超宽带(Ultra Wideband,UWB)以及人体通信(Human Body Communication,HBC)物理层，其中，窄带物理层是WBAN针对医疗电子领域优化的低功耗物理层协议，窄带物理层不易受到人体自身的影响，并且小的带宽减少了多路径传输引起的码间干扰，更适用于医疗应用领域。

[0004] 针对WBAN无线体域网基带处理模块设计，文献[Mathew P,Augustine L,Kushwaha D,et al.Hardware implementation of NB PHY baseband transceiver for IEEE 802.15.6WBAN[C].2014International Conference on Medical Imaging,m‑Health and Emerging Communication Systems(MedCom).IEEE,2014.PP:64‑71]中实现2.4GHz ISM频段的窄带物理层基带收发器，不含完整收发机的符号映射、成形滤波、定时同步等电路实现。文献[El‑Mohandes A M,Shalaby A,Sayed M S.Robust low power NB PHY baseband transceiver for IEEE 802.15.6WBAN[C]//27th International Conference on Microelectronics(ICM).IEEE,2015]在此基础上优化，增加支持π/2‑DBPSK、π/4‑DQPSK两种调制的符号映射、解映射器，平方根升余弦滚降滤波器和前导码的粗略定时、精细定时同步模块。文献[El‑Mohandes A M,Ahmed S,Sayed M S.Efficient Low‑Power Digital Baseband Transceiver for IEEE 802.15.6Narrowband Physical Layer[J].IEEE Transactions on Very Large Scale Integration(VLSI)Systems,2018]进一步深入，详细介绍了缩短码插入移除算法、符号映射器、成形滤波器的低功耗硬件电路实现。文献[Yang J,Geller B,Arbi T.Proposal of a multi‑standard transceiver for the WBAN Internet of Things[C]//ISIVC 2016.2016]中提出了IEEE 802.15.6窄带物理层接收机的帧同步，定时同步和载波频率同步算法，其不包含硬件电路实现。

[0005] 由于传感节点资源有限，功耗管理成为WBAN发展的主要挑战之一。合理设计可重构的体域网调制解调器，有利于进一步降低传感节点的功耗，推动该技术的市场化发展。

发明内容

[0006] 为克服上述的缺陷，本申请的目的在于：本申请提出一种基于WBAN窄带物理层的可重构调制解调系统，该系统满足不同速率和功耗需求下调制解调的灵活切换。

[0007] 为实现上述目的，本申请采用如下的技术方案，

[0008] 符号映射模块，所述符号映射器模块用以配置寄存器值，通过不同的寄存器值使得可重构调制解调系统工作于π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式下，[0009] 数据处理模块，所述数据处理模块存储有匹配π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式的信息，且所述数据处理模块接收并响应所述符号映射模块的信息运行于匹配的模式下。这样通过寄存器赋值对应的调制模式，三种符号映射集成在数据处理模块里，将所述模式对应的寄存器值信息传输至数据处理模块，数据处理模块接收并响应所述符号映射模块的信息运行于匹配的模式下(即π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK)。这样根据速率的要求运行的对应的模式下。

[0010] 优选的，该可重构调制解调系统，包括：差分解调系统，所述差分解调系统运行时包括：

[0011] 接收端将DPSK信号延时一个码元后，分别与原信号和经过希尔伯特变换的原信号相乘：如下式所示，

[0012]

[0013]

[0014] 经低通滤波LBF后得到I路及Q路的信号：

[0015] Ik＝cos(φk‑φk‑1)，

[0016] Qk＝sin(φk‑φk‑1)。

[0017] 对I路及Q路的信号进行位同步，并在最佳采样点做符号解映射，并串转换后获得解调数据。

[0018] 优选的，该位同步电路包括：

[0019] 鉴相器模块、控制器模块、时钟变换模块和分频器模块，

[0020] 所述时钟变换模块，其用以在一个码元周期内产生N个脉冲信号，通过控制器加、扣一个脉冲来调整分频器模块的初始相位，

[0021] 所述鉴相器包括：边沿检测模块，所述边沿检测模块用于捕获数据的初始相位，即获得相邻不同码元之间的跳变时刻，并输出一个脉冲的高电平信号。

[0022] 优选的，该基于WBAN窄带物理层的可重构调制解调系统，其特征在于，[0023] 在未检测到超前滞后信号时，所述分频器模块产生占空比为50％相位相反，周期为一个码元速率的第一信号和第二信号)信号。

[0024] 优选的，基于所述控制器模块、若检测到pd_before信号，说明分频器相位超前，将pd_before信号取反再跟计时脉冲信号clk_d2相与，扣除N个计时脉冲信号中的一个，而分频器记满N个脉冲代表一个码元周期，相当于延时一个脉冲时间进入下一个码元周期，将超前的分频器位同步信号时钟滞后；

[0025] 若检测到pd_after，说明分频器相位滞后，将pd_after与clk_d1相与以得到一个计时脉冲信号。

[0026] 然后将这两路计时脉冲信号相与，得到分频器需要的计时脉冲信号clk_in，分频器接收并响应该计时脉冲信号clk_in，会超前一个计时脉冲时钟计满N次。这样最终表现为将相位滞后的分频器位同步信号提前结束当前码元周期。

[0027] 有益效果

[0028] 与现有技术相比，本申请实施方式的可重构调制解调系统使用寄存器配置调制方式灵活改变系统速率。使用非相干解调降低接收端硬件实现复杂度降低功耗；另一方面使用超前‑滞后型位同步简化定时同步电路，可以将解调数据的相位误差锁定在一个较小的范围内，方便在最佳采样点处获取解调数据。

附图说明

[0029] 图1为本申请实施例的调相法产生DPSK信号的流程示意图，

[0030] 图2为本申请实施例的整体差分解调过程的流程示意图，

[0031] 图3为本申请实施例的位同步器框图，

[0032] 图4中a、b、c为本申请实施例的三种DPSK的星座图，

[0033] 图5为本申请实施例的系统总体仿真图。

具体实施方式

[0034] 以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本申请而不限于限制本申请的范围。实施例中采用的实施条件可以如具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。

[0035] 本申请提供一种基于WBAN窄带物理层的可重构调制解调系统，其包括符号映射器模块，该符号映射器模块用以配置寄存器值使得可重构调制解调系统工作于π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式下。本设计使用寄存器配置调制方式灵活改变系统速率，并在FPGA中实现基于IEEE802.15.6协议的WBAN窄带物理层的可重构调制解调(收发)系统。

[0036] 接下来结合附图描述本申请的基于WBAN窄带物理层的可重构调制解调系统。

[0037] IEEE802.15.6协议规定WBAN窄带物理层在402‑405MHz、863‑870MHz、902‑928MHz、950‑958MHz、2360‑2400MHz和2400‑2483.5MHz工作频段内使用DPSK(差分相移键控Differential Phase Shift Keying)调制，其中，帧头PLCP采用π/2‑DBPSK调制，PSDU采用π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK调制。

[0038] 系统工作在402‑405MHz频段下数据的调制参数如表1所示。

[0039]

[0040] 表1 PPDU调制参数

[0041] 可重构调制解调系统，包括，数据处理模块，将多种调制方式(π/2‑DBPSK、π/4‑DQPSK或π/8‑D8PSK的模式)的信息集成在该数据处理模块内，根据数据速率要求选择最佳的调制方式，将加载波部分电路复用，此时仅符号映射模块不同，系统所需资源与一种调制方式的发射端电路资源相差无几。可重构架构符号映射器通过配置寄存器值，在π/2‑DBPSK、π/4‑DQPSK和π/8‑D8PSK的速率之间灵活切换。码元符号用格雷码编码，可降低相邻码元误判断造成的误比特数。

[0042] 调相法产生DPSK信号的方法如图1所示，该方法下比特流数据(d i n)经串并转换后变成符号流数据。差分编码将码元的绝对相位转换成相对相位在信道中传输，使码元在当前状态的相位信息仅仅与前一码元的相位有关，这样来降低频偏和多径效应对接收端解调效果的影响。差分编码后的符号映射到I、Q两路，并分别与同相正交载波相乘后合成DPSK调制信号。

[0043] DPSK的表达式为：

[0044]

[0045]

[0046] 其中，ωc表示载波频率，Δφk表示相对相位，φk表示绝对相位。由码元符号映射的相对相位加上前一个码元的绝对相位得到当前码元的绝对相位。

[0047] 移动通信系统中，由于载波信号波动较大，相干解调中的环路滤波器难以锁定，相干载波的稳定时间较长。

[0048] 差分解调又称相位比较法，属于非相干解调的一种，因其不需要提取同步载波，硬件电路规模比相干解调小，并且在移动通信设备中表现出更强的适应能力。

[0049] 使用时接收端将DPSK信号先经过一个带通滤波器(BPF)抑制带外噪声。再将其延时一个码元(基于延时模块/Tb模块)，分别与原信号以及经过希尔伯特变换(π/2模块)的原信号相乘：如下式所示，

[0050]

[0051]

[0052] 经低通滤波器LPF滤波后得到：

[0053] Ik＝cos(φk‑φk‑1)，

[0054] Qk＝sin(φk‑φk‑1)。

[0055] 对I、Q两路信号进行位同步，并在最佳采样点做符号解映射(基于判决电路判决)，并串转换后即可获得解调数据(dout)。该方式与相干解调方式相比省略(去除)了相干载波的提取和差分解码过程，这样极大的简化了接收端的结构，整体差分解调过程如图2所示。

[0056] 解调器中滤波器(LPF)输出的数据会有较大的转换时间，且存在相位偏移，为此需要合理的位同步电路以将解调数据的相位误差锁定在一个较小的范围内，方便在最佳采样点处获取解调数据。当前使用的位同步电路的电路结构比较复杂，且功耗高，对此申请人对位同步电路进行改进，如图3所示，

[0057] 图3所示为本申请实施例的数字锁相环位位同步器(下称位同步电路)的框图，[0058] 该位同步电路包括：鉴相器模块、控制器模块、时钟变换模块和分频器模块。

[0059] 当接收端因频偏或噪声等原因造成实际接收码元跟接收端本地分频器产生的码元速率时钟相位不一致时(超前或滞后)，位同步器通过误差信号调整分频器的初始相位，直到产生和接收码元相位一致的位同步信号。时钟变换模块连接晶振单元，晶振单元输出cl4信号至时钟变换模块。

[0060] 鉴相器包括：边沿检测模块，其用于捕获数据的初始相位，即获得相邻不同码元之间的跳变时刻，并输出一个脉冲的高电平信号。

[0061] 在未检测到超前滞后信号时分频器自动产生占空比为50％相位相反，周期为一个码元速率的第一信号(clk_i)和第二信号(clk_q)信号。将第一信号和第二信号分别与跳变检测信号相与，

[0062] 若分频器初始相位比鉴相器初始相位早到来，表示分频器相位超前，则鉴相器输出一个脉冲时钟的第三信号(pd_bef)信号；若分频器相位滞后则输出第四信号(pd_aftr)信号。

[0063] 时钟变换模块，其用以在一个码元周期内产生N个脉冲信号，通过控制器加、扣一个脉冲来调整分频器的初始相位。clk_d1和clk_d2为占空比25％的相位相差180°的两路计时脉冲信号，

[0064] 当接收端码元不存在相位偏差时，分频器计满N个脉冲信号给出一个周期的码元位同步信号。控制器中的S1和S2模块为单稳触发器，用于将鉴相器检测到的超前滞后脉冲信号延展为适合控制器处理的数据速率。

[0065] 控制器中

[0066] 若检测到pd_before信号(第五信号)，说明分频器相位超前，将pd_before信号取反再跟计时脉冲信号clk_d2相与，扣除N个计时脉冲信号中的一个，而分频器记满N个脉冲代表一个码元周期，相当于延时一个脉冲时间进入下一个码元周期，将超前的分频器位同步信号时钟滞后；

[0067] 若检测到pd_after(即第六信号)，说明分频器相位滞后，将pd_after与clk_d1相与以得到一个计时脉冲信号。

[0068] 然后将这两路计时脉冲信号相与，得到分频器需要的计时脉冲信号clk_in，分频器接收并响应该计时脉冲信号clk_in，会超前一个计时脉冲时钟计满N次。这样最终表现为将相位滞后的分频器位同步信号提前结束当前码元周期。位同步器如此不断调整分频器输出的位同步相位，来追随输入数据相位变化。因此该电路也被称为超前滞后型位同步器。

[0069] 接下通过仿真来验证上的系统，试验条件，采用VerilogHDL实现系统的硬件电路设计，并在FPGA上进行仿真测试。输入基带数据速率为1MHz，采样速率为8MHz，根据位同步环路的工作原理，系统时钟采用32MHz。系统通过两位的寄存器mod_state控制调制解调器的工作模式：

[0070] 当寄存器高位为0时工作在π/2‑DBPSK模式下，符号映射关系如表2所示，[0071]

[0072] 表2π/2‑DBPSK

[0073] 当寄存器为2’b10时工作在π/4‑DQPSK模式下,符号映射关系如表3所示，[0074]

[0075]

[0076] 表3π/4‑DQPSK

[0077] 当寄存器为2’b11时工作在π/8‑D8PSK模式下，符号映射关系如表4所示，[0078]

[0079] 表4π/8‑D8PSK。

[0080] 整个调制过程中滤波器(由开发环境中的IP核产生)的使用成为延迟数据到达接收端的关键路径，为方便比较发送端和接收端的数据结果是否一致，将输入的数据流做延时运算再和接收端数据做比较。

[0081] 关于符号解映射，解调端的数据经差分解调、低通滤波(LPF)后得到I、Q两路信号，通过星座图判决得到解映射数据。三种DPSK的星座图如图4所示：

[0082] 当采用π/2‑DBPSK解调(图4中a图所示)，一比特输出dout[0]＝Q[max]，其他两位为零，Q[max]指Q路信号的最高位，即符号位。就π/2‑DBPSK而言，由星座图可知，一比特输出数据为零的星座点均分布在I轴的上半部分，通过判断Q值的正负即可解映射出接收星座图。

[0083] 同理，当采用π/4‑DQPSK解调(图4中b图所示)，两比特输出

[0084] dout[1:0]＝{Q[max]，I[max]}

[0085] 当采用π/8‑D8PSK解调(图4中c图所示)，三比特输出

[0086] dout[2:0]＝{Q[max]，I[max]，|Q|>|I|}

[0087] 其中，三比特输出的最低位通过比较I、Q两路的绝对值大小解映射。

[0088] 接下来通过仿真来验证，仿真参数如表5所示，

[0089]

[0090] 表5

[0091] 仿真结果如图5所示，其中，

[0092] din_delay[2:0]为输入信号对应的延时信号，将输入信号做延时是为了在仿真界面上更方便地比较输入输出数据之间的差异。

[0093] dout[2:0]为解调器输出信号，bitsync为位同步器得到的位同步信号，用于判决电路中最佳采样点的定位。

[0094] modout[15:0]为调制后波形，lpf_out[39:0]和hlpf[39:0]分别对应差分解调低通滤波后的I、Q两路信号。从仿真图中可以看出在不同的调制方式下，接收端的算法和同步电路工作状态正常，数据可以正常解调接收。

[0095] 上述实施例只为说明本申请的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本申请的内容并据以实施，并不能以此限制本申请的保护范围。凡如本申请精神实质所做的等效变换或修饰，都应涵盖在本申请的保护范围之内。