一种电流自偏置的串联CMOS带隙基准源

摘要

本发明属于属于模拟集成电路技术领域，具体为一种电流自偏置的串联CMOS带隙基准源。本发明基于对亚阈值MOS管的电压电流特性的应用，提出的串联CMOS管形式的基准电压源，并利用自偏置电流降低了因为偏置电流随温度变化而变化导致的基准电压的温度漂移，因此相对于传统带隙基准源具有更加优良的温度系数。实现了大的温度变化范围内更低的温度系数，同时不使用三极管和二极管器件，可与标准CMOS工艺完全兼容，且电路结构简单，所用器件数量少，有利于小型化和集成化，有效降低芯片制造成本。

权利要求

1.一种电流自偏置的串联CMOS带隙基准源，其特征在于：包括启动电路、偏置电流产生模块、精确电流产生模块和基准电压产生模块；

所述启动电路用于启动偏置电流产生模块，并在偏置电流产生模块启动后关断；

所述偏置电流产生模块用于产生与电源无关的电流，并将该电流镜像给精确电流产生模块；

所述精确电流产生模块对基准电压产生模块的输出电压进行采样，利用所采样的电压产生精确电流，并将该电流镜像给基准电压产生模块，使精确电流产生模块获得能够使自身所有NMOS管和PMOS管都工作在饱和区的偏置电流；

所述基准电压产生模块利用弱反型MOS管栅源电压的温度特性进行温度补偿，产生一个低于10ppm/℃温度系数的基准电压。

2.如权利要求1所述电流自偏置的串联CMOS带隙基准源，其特征在于：所述启动电路包括第一PMOS管MP1、第二PMOS管MP2以及第一电容C1；

第一PMOS管MP1的栅极接地AGND，其源极接电源电压AVDD，漏极与第一电容C1的一端以及第二PMOS管MP2的栅极连接；第一电容C1的另一端接地AGND；

第二PMOS管MP2的源极接电源电压AVDD，其漏极作为启动电路的输出端，并与偏置电流产生模块的输入端相连。

3.如权利要求1所述电流自偏置的串联CMOS带隙基准源，其特征在于：所述偏置电流产生模块包括第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MN4和第三电阻R3；

第三NMOS管MN3栅漏短接并连接到第三PMOS管MP3的漏极和第四NMOS管MN4的栅极，并作为偏置电流产生模块的输入端；第三NMOS管MN3源极接地AGND；

第四PMOS管MP4的栅漏短接并连接到第三PMOS管MP3的栅极和第四NMOS管MN4的漏极并作为偏置电流产生模块的输出端，并与精确电流产生模块的第一输入端相连；

第三PMOS管MP3的源极和第四PMOS管MP4的源级均连接到电源电压AVDD；

第四NMOS管MN4的源极连接到第三电阻R3的一端，第三电阻R3的另一端接地AGND。

4.如权利要求1所述电流自偏置的串联CMOS带隙基准源，其特征在于：所述精确电流产生模块包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第五NMOS管MN5、第六NMOS管MN6、第八PMOS管MP8和第四电阻R4；

第五NMOS管MN5的栅漏短接，并与第六NMOS管MN6的栅极、第六PMOS管MP6的漏极连接，其源极连接地AGND；

第五PMOS管MP5的漏极与第六PMOS管MP6的源极、第七PMOS管MP7的源极连接，第五PMOS管MP5的源极连接电源电压AVDD，第五PMOS管MP5的栅极作为精确电流产生模块的第一输入端；

第六PMOS管MP6的栅极与第八PMOS管MP8的漏极、第四电阻R4的一端连接；

第七PMOS管MP7的栅极作为精确电流产生模块的第二输入端，并与基准电压产生模块的输出端连接，其漏极与第六NMOS管MN6的漏极和第八PMOS管MP8的栅极连接并作为精确电流产生模块的输出端；

第六NMOS管MN6的源极接地AGND，第八PMOS管MP8的源极与电源电压AVDD连接，第四电阻R4的另一端与地AGND连接；

所述基准电压产生模块包括第九PMOS管MP9、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1和第二电阻R2；

第二NMOS管MN2的栅漏短接，并与第九PMOS管MP9的漏极、第二电阻R2的一端连接，其源极与第一NMOS管MN1的漏极连接，并作为基准电压产生模块的输出端，与精确电压产生模块的第二输入端连接；

第一NMOS管MN1的栅极与第二电阻R2的另一端、第一电阻R1的一端连接，其源极接地AGND；第一电阻R1的另一端与地AGND连接；第九PMOS管MP9的源极连接电源电压AVDD，其栅极作为基准电压产生模块的输入端与第八PMOS管MP8的栅极连接；

具体的，基准电压产生模块中第一NMOS管MN1和第二NMOS管MN2都工作在亚阈值区，其输出电压为：其中，VREF是基准电压产生模块的输出电压值，VGS1和VGS2分别是第一NMOS管和第二NMOS管的栅源电压。

5.如权利要求4所述电流自偏置的串联CMOS带隙基准源，其特征在于：所述基准电压产生模块的偏置电流由其自身输出基准电压所决定，当所述第八PMOS管MP8和第九PMOS管MP9尺寸比为1:1时，基准电压产生模块的偏置电流Ibias2为：当第一NMOS管MN1和第二NMOS管MN2的尺寸比为1:N时，基准电压产生模块的输出值VREF为：式中，ξ＞1，是一个非理想因子，k是玻尔兹曼常数，T是温度，q是电子的电荷量，R1和R2分别是第一电阻和第二电阻的阻值，VTH0是T＝300K时的阈值电压，T0为300K，K1是阈值电压的温度系数，β是受工艺影响的常数，α为偏置电流的指数温度系数；

调节第一电阻R1和第二电阻R2的电阻比，以消去基准电压的一阶温度项，得到一个与温度呈二次函数关系的温度曲线，大幅优化基准电压的温度响应。

说明书

一种电流自偏置的串联CMOS带隙基准源

技术领域

[0001] 本发明属于属于模拟集成电路技术领域，具体为一种电流自偏置的串联CMOS带隙基准源。

背景技术

[0002] 电源管理是电子设备正常工作的必要手段。带隙基准源(BandgapReference，BGR)是广泛应用于电源管理的最常用的模块之一。带隙基准源的主要发展方向为更低的温度系数、更低的噪声、更低的功耗以及更高的电源抑制比。而随着智能时代的到来，传感器精度越来越高，为了能够使高精度电路系统正常工作，需要增强基准源的温度漂移抑制性能，进一步降低温度系数(Temperature Coefficient，TC)。

[0003] 带隙基准源输出随温度会发生变化，常以曲线形式出现，导致输出随温度变化较大，进而影响高精度电子设备的正常工作。目前，经过研究人员大量的深入研究，已经有众多类型的带隙基准源被提出，也有众多抑制输出温度曲线曲率的方案出现。即便如此，依然存在两个问题，一个是温度系数依然不够低，二是利用多种曲率抑制方案，将温度漂移系数降低，却使得电路复杂度大为增加。

[0004] 传统的带隙基准一般是两个并行的三极管或MOS管接在运放两端，或是通过正温度系数电路和负温度系数电路两个电路的叠加来形成与温度无关的基准，电路复杂度较高。

发明内容

[0005] 针对上述存在问题或不足，为解决现有带隙基准源不能兼具温度系数较低且电路简单的问题，本发明提出一种电流自偏置的串联CMOS带隙基准源，利用带隙基准源输出作为自身电流偏置的串联CMOS带隙基准源，可以兼具相当低的温度系数，同时电路结构简单，且电路不需要任何三极管——在标准CMOS工艺下即可实现的带隙基准源。

[0006] 一种电流自偏置的串联CMOS带隙基准源，包括启动电路、偏置电流产生模块、精确电流产生模块和基准电压产生模块。

[0007] 所述启动电路用于启动偏置电流产生模块，并在偏置电流产生模块启动后关断，避免产生静态功耗。

[0008] 所述偏置电流产生模块用于产生与电源无关的电流，并将该电流镜像给精确电流产生模块，使精确电流产生模块获得能够使自身所有NMOS管和PMOS管都工作在饱和区的偏置电流。

[0009] 所述精确电流产生模块对基准电压产生模块的输出电压进行采样，利用所采样的电压产生精确电流，并将该电流镜像给基准电压产生模块。

[0010] 所述基准电压产生模块利用弱反型MOS管栅源电压的温度特性进行温度补偿，产生一个低于10ppm/℃温度系数的基准电压。

[0011] 进一步的，所述启动电路包括第一PMOS管MP1、第二PMOS管MP2以及第一电容C1。第一PMOS管MP1的栅极接地AGND，其源极接电源电压AVDD，漏极与第一电容C1的一端以及第二PMOS管MP2的栅极连接。第一电容C1的另一端接地AGND。第二PMOS管 MP2的源极接电源电压AVDD，其漏极作为启动电路的输出端，并与偏置电流产生模块的输入端相连。

[0012] 进一步的，所述偏置电流产生模块包括第三PMOS管MP3、第四PMOS管MP4、第三 NMOS管MN3、第四NMOS管MN4和第三电阻R3。第三NMOS管MN3栅漏短接并连接到第三PMOS管MP3的漏极和第四NMOS管MN4的栅极，并作为偏置电流产生模块的输入端，第三NMOS管MN3源极接地AGND。第四PMOS管MP4的栅漏短接并连接到第三 PMOS管MP3的栅极和第四NMOS管MN4的漏极并作为偏置电流产生模块的输出端，并与精确电流产生模块的第一输入端相连。第三PMOS管MP3的源极连接到电源电压AVDD。第四PMOS管MP4的源级连接到电源电压AVDD。第四NMOS管MN4的源极连接到第三电阻R3的一端，第三电阻R3的另一端连接到地AGND。

[0013] 进一步的，所述精确电流产生模块包括第五PMOS管MP5、第六PMOS管MP6、第七 PMOS管MP7、第五NMOS管MN5、第六NMOS管MN6、第八PMOS管MP8和第四电阻 R4。第五NMOS管MN5的栅漏短接，并与第六NMOS管MN6的栅极、第六PMOS管MP6 的漏极连接，其源极连接地AGND。第五PMOS管MP5的漏极与第六PMOS管MP6的源极、第七PMOS管MP7的源极连接，第五PMOS管MP5的源极连接电源电压AVDD，第五PMOS 管MP5的栅极作为精确电流产生模块的第一输入端。第六PMOS管MP6的栅极与第八PMOS 管MP8的漏极、第四电阻R4的一端连接。第七PMOS管MP7的栅极作为精确电流产生模块的第二输入端，并与基准电压产生模块的输出端连接，其漏极与第六NMOS管MN6的漏极和第八PMOS管MP8的栅极连接并作为精确电流产生模块的输出端。第六NMOS管MN6 的源极与地AGND连接。第八PMOS管MP8的源极与电源电压AVDD连接。第四电阻R4 的另一端与地AGND连接。

[0014] 所述基准电压产生模块包括第九PMOS管MP9、第一NMOS管MN1、第二NMOS管 MN2、第一电阻R1和第二电阻R2。第二NMOS管MN2的栅漏短接，并与第九PMOS管 MP9的漏极、第二电阻R2的一端连接，其源极与第一NMOS管MN1的漏极连接，并作为基准电压产生模块的输出端，与精确电压产生模块的第二输入端连接。第一NMOS管MN1 的栅极与第二电阻R2的另一端、第一电阻R1的一端连接，其源极接地AGND。第一电阻 R1的另一端与地AGND连接。第九PMOS管MP9的源极连接电源电压AVDD，其栅极作为基准电压产生模块的输入端与第八PMOS管MP8的栅极连接。

[0015] 具体的，基准电压产生模块中第一NMOS管MN1和第二NMOS管MN2都工作在亚阈值区。其输出电压为：

[0016]

[0017] 其中，VREF是基准电压产生模块的输出电压值，VGS1和VGS2分别是第一NMOS管和第二 NMOS管的栅源电压。

[0018] 所述基准电压产生模块的偏置电流由其自身输出基准电压所决定，当所述第八PMOS管 MP8和第九PMOS管MP9尺寸比为1:1时，基准电压产生模块的偏置电流Ibias2为：

[0019]

[0020] 当第一NMOS管MN1和第二NMOS管MN2的尺寸比为1:N时，基准电压产生模块的输出值VREF为：

[0021]

[0022] 式中，ξ＞1，是一个非理想因子，k是玻尔兹曼常数，T是温度，q是电子的电荷量，R1和R2 分别是第一电阻和第二电阻的阻值，VTH0是T＝300K时的阈值电压，T0为300K，K1是阈值电压的温度系数，β是受工艺影响的常数，α为偏置电流的指数温度系数。

[0023] 调节第一电阻R1和第二电阻R2的电阻比，以消去基准电压的一阶温度项，得到一个与温度呈二次函数关系的温度曲线，大幅优化基准电压的温度响应。

[0024] 本发明的工作原理为：

[0025] (1)上电时，启动电路输出启动电流，使得偏置电流模块摆脱简并点，进入稳定工作状态。启动完成后，启动电路关断，不消耗额外功耗。

[0026] (2)偏置电流产生模块脱离简并点稳定工作后，产生与电源电压无关的电流，并将该电流成比例镜像到精确电流产生模块，使精确电流产生模块获得能够使自身所有NMOS管和 PMOS管都工作在饱和区的偏置电流。

[0027] (3)精确电流产生模块对基准电压产生模块输出电压进行采样，利用所采样的电压产生精确电流，并将该电流镜像给基准电压产生模块。

[0028] 精确电流产生模块包括由第五PMOS管MP5、第六PMOS管MP6、第七MPOS管MP7、第五NMOS管MN5和第六NMOS管MN6构成的差分输入单端输出的第一差分运算放大器和由第八PMOS管MP8和第四电阻R4构成的第一共源极运算放大器。其中，第六PMOS 管MP6的栅极为第一差分运算放大器的同相端，第七PMOS管MP7的栅极为其反相端，第七PMOS管MP7的漏极为其输出端。第八PMOS管的栅极为第一共源极运算放大器的输入端，其漏极为第一共源极运算放大器的输出端。第一差分运算放大器的同相端与第一共源极运算放大器的输出端连接构成一个单位增益负反馈环路。第一差分运算放大器的反相端对基准电压产生模块输出的基准电压进行采样，并利用与第一共源极运算放大器构成的单位增益负反馈环路将第一共源极运算放大器中第八PMOS管MP8的漏极电流固定为一个精确电流，并将该支路电流成比例镜像给基准电压产生模块作为偏置电流，该比例依照使基准电压产生模块中的第九PMOS管工作在饱和区以及使第一NMOS管MN1和第二NMOS管MN2工作在亚阈值区的原则进行取值。

[0029] (4)基准电压产生模块用于产生基准电压。在精确电流的偏置下，第一NMOS管和第二 NMOS管工作在亚阈值区。基准电压产生模块的输出电压值VREF为：

[0030]

[0031] 其中，VGS1为第一NMOS管MN1的栅源电压，VGS2为第二NMOS管的栅源电压，R1、R2分别为第一电阻R1和第二电阻R2的阻值。式中(VGS1‑VGS2)具有正温度系数， 具有负温度系数，设计R2/R1的值以使得输出电压值VREF具有零温度系数。

[0032] 综上所述，本发明通过利用自偏置电流降低了因为偏置电流随温度变化而变化导致的基准电压的温度漂移程度，因此相对于传统带隙基准源具有更加优良的温度系数，且由于未使用三极管和二极管，能够与标准CMOS工艺完全兼容，同时本发明结构简单，使用器件数量少，因此能够进一步小型化和集成化，并有效降低生产成本。

附图说明

[0033] 图1为本发明的结构框图。

[0034] 图2为实施例电流自偏置的串联CMOS带隙基准源电路原理图。

[0035] 图3为实施例的仿真测试结果。

具体实施方式

[0036] 下面将结合附图和实施例对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0037] 如图1所示，本发明提出的电流自偏置的串联CMOS带隙基准源，包括启动电路、偏置电流产生模块、精确电流产生模块、基准电压产生模块。各部分具体电路如下：

[0038] 启动电路用于在电源上电时使电路正常工作。如图2所示，启动电路包括第一PMOS管 MP1、第二PMOS管MP2和第一电容C1。第一PMOS管MP1的栅极接到地AGND，其源极接到电源电压AVDD，其漏极与第一电容C1的一端、第二PMOS管MP2的栅极连接。第一电容C1的另一端连接到地AGND。第二PMOS管MP2的源级连接到电源电压AVDD，其漏极作为启动电路的输出端，连接到偏置电流产生模块的输入端，其漏电流作为启动电路的输出电流。启动电路的输出电流作为偏置模块产生电路的启动电流。

[0039] 偏置电流产生模块用于产生与电源无关的电流，并将所产生的电流经过成比例镜像提供给精确电流产生模块作为偏置电流，该比例依照使精确电流产生模块中所有PMOS管和 NMOS管均工作在饱和区的原则进行取值。如图2所示，偏置电流产生模块包括第三PMOS 管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MN4和第三电阻R3。其中，第三NMOS管MN3的栅漏短接并与第三PMOS管MP3的漏极、第四NMOS管MN4 的栅极连接，作为偏置电流产生模块的输入端，其源级与地AGND连接。第四PMOS管MP4 的栅漏短接，并与第三PMOS管MP3的栅极和第四NMOS管MN4的漏极连接，作为偏置电流产生模块的输出端，并与精确电流产生模块的第一输入端连接。第三PMOS管MP3的源级连接电源电压AVDD。第四NMOS管MN4的源级与第三电阻R3的一端连接。第三电阻R3的另一端与地AGND连接。

[0040] 精确电流产生模块对基准电压模块输出电压进行采样，利用采样电压与电阻形成精确电流，并将所产生的精确电流镜像给基准电压产生模块作为偏置电流。如图2所示，精确电流产生模块包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第五NMOS 管MN5、第六NMOS管MN6、第八PMOS管MP8和第四电阻R4。第五PMOS管MP5源级连接电源电压AVDD，其漏极连接第六PMOS管MP6和第七MOS管MP7的源极，其栅极作为精确电流产生模块的第一输入端。第五NMOS管MN5的栅漏短接，并连接到第六 PMOS管MP6的漏极和第六NMOS管MN6的栅极，其源级连接地AGND。第六PMOS管 MP6的栅极与第八PMOS管MP8的漏极和第四电阻R4的一端连接。第七PMOS管MP7的漏极与第六NMOS管MN6的漏极、第八PMOS管的栅极连接，作为精确电流产生模块的输出端，并与基准电压产生模块的第一输入端连接，其栅极作为精确电流产生模块的第二输入端，并与基准电压产生模块的输出端连接。第六NMOS管MN6的源级连接地AGND。第八 PMOS管MP8的源级接电源电压AVDD。第四电阻的另一端接地AGND。其中，第五PMOS 管MP5、第六PMOS管MP6、第七PMOS管MP7、第五NMOS管MN5和第六NMOS管 MN6构成第一差分放大器。第六PMOS管MP6的栅极作为第一差分运算放大器的同相端。第七PMOS管MP7的栅极作为第一差分运算放大器的反相端，其漏极作为第一差分运算放大器的输出端。第八PMOS管MP8和第四电阻R4构成第一共源极运算放大器，第八PMOS 管MP8的栅极作为第一共源极运算放大器输入端，其漏极作为第一共源极运算放大器的输出端。第一差分运算放大器的同相端与第一共源极运算放大器的输出端连接，构成一个单位增益负反馈环路，第一差分运算放大器的反相端与基准电压产生模块的输出端连接，对基准电压产生模块的输出电压进行采样。因此，第一共源极运算放大器的输出电压将与基准电压产生模块的输出电压近似相等，从而使第八PMOS管MP8的漏电流为一个精确的电流。

[0041] 基准电压产生模块用于产生与温度无关的基准电压。如图2所示，基准电压产生模块包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2和第九PMOS管 MP9。其中，第九PMOS管MP9的栅极作为基准电压产生模块的输入端，并与精确电流产生模块的输出端连接，其源级与电源电压AVDD连接。第九PMOS管MP9将第八PMOS管 MP8的漏电流成比例镜像后作为基准电压产生模块的偏置电流，该比例依照使第九PMOS管工作在饱和区以及第一NMOS管MN1和第二NMOS管MN2工作在亚阈值区的原则进行取值。第二NMOS管MN2的栅漏短接并与第九PMOS管MP9的漏极、第二电阻R2的一端连接，其源级与第一NMOS管MN1的漏极连接并作为基准电压产生模块的输出端。第一NMOS 管MN1的栅极与第二电阻R2的另一端及第一电阻R1的一端连接，其源级连接到地AGND。第一电阻R1的另一端连接到地AGND。基准电压产生模块的输出电压VREF为：

[0042]

[0043] 其中，VGS1为第一NMOS管MN1的栅源电压，VGS2为第二NMOS管MN2的栅源电压， R1、R2分别为第一电阻R1和第二电阻R2的阻值。式中(VGS1‑VGS2)具有正温度系数， 具有负温度系数，设计R2/R1的值可以使得输出电压值VREF具有零温度系数。

[0044] 下面结合附图说明本实施例的具体工作过程。

[0045] (1)上电时，启动电路中第一PMOS管MP1和第二PMOS管MP2导通，第二PMOS 管MP2向偏置电流产生模块的启动节点进行充电，第三NMOS管MN3导通，偏置电流产生模块脱离简并点，并开始正常工作。

[0046] 此时，第一PMOS管MP1继续给第二PMOS管MP2的栅极充电，直至第二PMOS管 MP2的栅极电压达到电源电压为止。第二PMOS管MP2需要在偏置电路正常工作后截止，并最终完全关断，停止给偏置电流产生模块启动点充电。启动过程结束，第一PMOS管MP1 的漏源电压为零，漏电流为零。启动电路在完成对电路的启动工作后，不再消耗电流。

[0047] (2)偏置电流产生模块所产生的电流与第三电阻R3的阻值及第三NMOS管MN3和第四NMOS管MN4的尺寸比相关。为便于分析，令第三NMOS管MN3和第四NMOS管MN4 的尺寸比为1：K，同时，令第三PMOS管MP3和第四PMOS管MP4的尺寸相同。则偏置电流产生模块中第四PMOS管MP4的漏电流Ibias1为：

[0048]

[0049] 式中，μn为NMOS管的电子迁移率，Cox是栅氧化层电容，(W/L)MN3是第三NMOS管 MN3的宽长比，R3是第三电阻的阻值。

[0050] (3)精确电流产生电路在内部负反馈环路的作用下，使得第一共源极运算放大器的输出端电压与基准电压输出电压VREF精确近似，即在容许的误差范围内，VO1＝VREF，因此，第一共源极运算放大器中第八PMOS管MP8的漏电流Ibias2为：

[0051]

[0052] 式中，R4为第四电阻R4的阻值。

[0053] 基准电压产生模块中，第一NMOS管MN1和第二NMOS管MN2的工作在亚阈值状态。亚阈值状态下MOS管的漏源电压VDS＞200mV时，其漏电流ID可以用下式表达：

[0054]

[0055] 式中，I0是特征电流 COX是单位面积栅氧化层电容，W/L是MOS管的宽长比，VGS为MOS管的栅源电压，ξ＞1，是一个非理想因子，VT＝kT/q，k是玻尔兹曼常数，T是温度，q是电子的电荷量。当漏源电压VDS大于4倍VT时，ID可化成如下形式：

[0056]

[0057] 因此，亚阈值区MOS管的栅源电压可用下式表达：

[0058]

[0059] MOS管的栅源电压绝对值|VGS|具有负温度系数。基准电压产生电路的输出电压VREF为：

[0060]

[0061] 令第一NMOS管MN1的尺寸与第二NMOS管MN2的尺寸比为1：N，并代入MOS管的栅源电压VGS的表达式，则基准电压产生模块的输出值VREF为：

[0062]

[0063] (W/L)MN1是第一NMOS管MN1的宽长比，VTH_MN1是第一NMOS管MN1的阈值电压，这是一个关于温度的线性函数，其系数为负。VTH_MN1可以写成如下形式：

[0064] VTH_MN1＝VTH0+K1(T‑T0)

[0065] 式中，VTH0是T＝300K时的阈值电压，T0为300K，K1是阈值电压的温度系数。

[0066] 方括号内的前一项可以写成如下形式：

[0067]

[0068] 其中，β是受工艺影响的常数，α为偏置电流的指数温度系数，对上式进行泰勒展开，得到如下结果：

[0069]

[0070] 由于， 因此，参考电压VREF可以写成如下形式：

[0071]

[0072] 因此，调节第一电阻R1和第二电阻R2的电阻比，可以消去基准电压的一阶温度项，得到一个与温度呈二次函数关系的温度曲线，大幅优化基准电压的温度响应。

[0073] 为充分说明本发明的优良性能，对本实施例进行仿真测试，其结果如图3所示。温度系数(TC)的计算式为：

[0074]

[0075] 式中， VREF_min和 分别是基准电压的最大值、最小值和平均值，Tmax和 Tmin是直流扫描温度的最大值和最小值，依据仿真结果，代入温度系数表达式，可得温度系数TC的值为2.574ppm/℃。

[0076] 通过以上实施例可见，本发明基于对亚阈值MOS管的电压电流特性的应用，提出的串联CMOS管形式的基准电压源，并利用自偏置电流降低了因为偏置电流随温度变化而变化导致的基准电压的温度漂移。实现了大的温度变化范围内更低的温度系数，同时不使用三极管和二极管器件，可与标准CMOS工艺完全兼容，且电路结构简单，所用器件数量少，有利于小型化和集成化，有效降低芯片制造成本。