一种用于高压LDO的内部基准电源轨控制电路

摘要

本发明公开了一种用于高压LDO的内部基准电源轨控制电路，包括基准电压检测模块和LDO启动电路模块；其中基准电压检测模块用于检测基准电压Vref的建立情况，并输出两个具有比较关系的电压V1和V2；LDO启动电路模块根据V1和V2的比较结果，判断是否上拉或下拉功率管栅极节点，决定LDO输出的建立方式；在Vref未建立至预设电压时，LDO输出在启动电路模块作用下为开环上升的建立方式，并供电基准模块使Vref上升；直至Vref超过预设电压，开环建立结束，更改LDO输出的建立方式为闭环上升直至稳定。本发明所述的用于高PSR高压LDO的内部基准电源轨控制电路无需引入预降压模块、基准和LDO之间的片外滤波电容。

权利要求

1.一种用于高压LDO的内部基准电源轨控制电路，其特征在于，包括基准电压检测模块和LDO启动电路模块；

所述基准电压检测模块包括第一电流源I1、第二电流源I2、第一NMOS管NM1、第一电阻R1、第二电阻R2；第一电流源I1的电流输入端连接低压域电源VOUT，其电流流出端连接第一NMOS管NM1的漏极，记第一电流源I1和第一NMOS管NM1的连接点为第一节点，电位为V1；第二电流源I2的电流输入端连接低压域电源VOUT，其电流流出端接第二电阻R2的一端，记第二电流源I2和第二电阻R2的连接点为第二节点，电位为V2，第二电阻R2的另一端连接地电位VSS；第一NMOS管NM1的栅极连接基准电压Vref，其源极通过第一电阻R1连接到地电位VSS；

所述LDO启动电路模块包括第一比较器COMP1、由n个PMOS管组成的串联PMOS管阵列、第二NMOS管NM2、上拉/下拉模块；第一比较器COMP1的正负供电电源分别连接低压域电源VOUT及地电位VSS，其负相输入端连接基准电压检测模块中第一节点电位V1，其正相输入端连接第二节点电位V2，其输出连接第二NMOS管NM2的栅极；串联MOS管阵列中，每个PMOS管的漏极有下一个PMOS管的栅极、衬底和源极互连，并且第一个PMOS管的栅极、衬底与源极接高压域电源VIN，最后一个PMOS管的漏极连接第二NMOS管NM2的漏极与上拉/下拉模块的输入端；第二NMOS管NM2的源极接地电位VSS；上拉/下拉模块的输出端连接LDO功率管的栅极Vg。

说明书

一种用于高压LDO的内部基准电源轨控制电路

技术领域

[0001] 本发明属于集成电路技术领域，具体涉及一种用于高压LDO的内部基准电源轨控制电路。

背景技术

[0002] 低压差线性稳压器(LDO)作为电源管理芯片之一，具备低成本、低噪声以及优秀的电源抑制(PSR)特性等优点。在输入电压变化较大的复杂电气系统中，高压LDO作为一种有效的解决方案，其PSR性能尤其重要。传统芯片系统中，LDO的参考电压Vref由内部基准模块提供，若基准模块电源轨噪声对Vref的影响加大，后级LDO的PSR会随之恶化。为缓解这一影响，包含内部基准模块的LDO通常采用三种方法，一是在基准模块和LDO之间接入一阶RC滤波结构以滤除高于截止频率的电源纹波，但这需要额外的引脚、增大印刷电路板面积；二是搭建高PSR的基准电压产生模块，从而得到低电源纹波影响的基准电压，但是需要复杂的结构及大量的功耗开销；三是增加预降压结构，从而得到干净的基准模块电源轨，但是难以满足低压差条件。

发明内容

[0003] 针对上述问题，本发明提出了一种用于高PSR高压LDO的内部基准电源轨控制电路。其目的在于解决目前在传统高压LDO系统中，需在基准与LDO之间添加大电容滤波或增加基准功耗及复杂度以保证LDO高PSR性能的技术问题。

[0004] 本发明的技术方案为：

[0005] 一种用于高PSR高压LDO的内部基准电源轨控制电路，包括基准电压检测模块和LDO启动电路模块；

[0006] 所述基准电压检测模块用于实时检测基准电压建立情况，输入为基准电压，电源轨为LDO的低压域输出VOUT，其输出为两个具有比较关系的电压V1和V2，V1和V2连接所述LDO启动电路模块；

[0007] 具体的，所述基准电压检测模块，包括第一电流源I1、第二电流源I2、第一NMOS管NM1、第一电阻R1、第二电阻R2；第一电流源I1的电流输入端连接低压域电源VOUT，其电流流出端连接第一NMOS管NM1的漏极，并记该节点为第一节点，电位为V1；第二电流源I2的电流输入端连接低压域电源VOUT，其电流流出端接第二电阻R2的上端，记该节点为第二节点，电位为V2，R2的下端连接地电位VSS；第一NMOS管NM1的栅极连接基准电压产生模块输出的基准电压Vref，其源极通过第一电阻R1连接到地电位VSS；

[0008] 所述LDO启动电路模块用于决定LDO输出的建立方式，其电源轨包括LDO的低压域输出VOUT，及芯片的高压域输入电源VIN，输入端连接前述基准电压检测模块输出的比较信号V1和V2，输出端连接LDO功率管栅极Vg；

[0009] 具体的，所述LDO启动电路模块，包括第一比较器COMP1、由第一PMOS管PM1、第二PMOS管PM2、…、和第n PMOS管PMn组成的串联PMOS管阵列、第二NMOS管NM2、上拉/下拉模块；第一比较器COMP1的正负供电电源分别连接低压域电源VOUT及地电位VSS，其负相输入端连接前述基准电压检测模块中第一节点电位V1，其正相输入端连接前述基准电压检测模块中第二节点电位V2，其输出连接第二NMOS管NM2的栅极，并记该节点为第三节点Vc；串联MOS管阵列中，第一PMOS管PM1的栅极、衬底与源极互连，并连接高压域电源VIN，其漏极与第二PMOS管PM2的栅极、衬底和源极互连，第二PMOS管PM2的漏极连接至下一PMOS管的栅极、衬底及源极；阵列其余PMOS管连接方式同前述；第n PMOS管PMn的漏极连接第二NMOS管NM2的漏极与上拉/下拉模块的输入端，记此节点为第四节点；第二NMOS管NM2的源极接地电位VSS；
上拉/下拉模块的输出端连接LDO功率管的栅极Vg。

[0010] 上述方案中，基准电压Vref超过预设电压则LDO输出的建立方式进行切换，此预设电压可通过改变片内器件参数灵活调整；串联MOS管阵列单元均为低阈值PMOS管，具有低功耗，无系统死锁风险及低成本特性。

[0011] 本发明的有益效果为：本发明提出一种用于高PSR高压LDO的内部基准电源轨控制电路，该电路使LDO输出的建立方式在基准电压Vref未建立时为开环上升，同时其输出电压VOUT作为基准模块的电源轨供电；当Vref跟随VOUT上升至预设电位时，可更改LDO输出的建立方式为闭环上升。由于基准电压产生模块的电源轨为LDO的输出，而非VIN，所以稳定时，VIN对基准电路模块电源轨的噪声可忽略，从而对Vref的影响可忽略，提高了高压LDO的PSR。且该系统无需引入预降压模块、基准与LDO之间的片外电容滤波及特殊的基准结构。

附图说明

[0012] 图1是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的系统框图。

[0013] 图2是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的基准电压检测模块结构图。

[0014] 图3是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的LDO启动电路模块结构图。

[0015] 图4是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的系统上电示意图。

具体实施方式

[0016] 下面结合附图和实施例，对本发明技术方案进行详细描述：

[0017] 本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路系统框图如图1所示，包括基准电压检测模块和LDO启动电路模块。其中基准电压检测模块的电源轨与基准电压产生模块一致，均为VOUT；该基准电压检测模块检测基准电压Vref的建立情况，并输出两个具有比较关系的电压V1和V2。LDO启动电路模块的电源轨为VIN和VOUT，其根据V1和V2的大小关系，决定LDO输出的建立方式；LDO上电初期，Vref未达到预设电压时，该模块控制LDO输出级功率管的栅极Vg，使VOUT开环上升；当Vref跟随VOUT上升至预设电位时，该模块切断开环过程，更改LDO输出的建立方式为闭环上升。下面分别描述模块的电路结构及连接关系。

[0018] 如图2给出了基准电压检测模块的一种实现形式，包括第一电流源I1、第二电流源I2、第一NMOS管NM1、第一电阻R1、第二电阻R2；第一电流源I1的电流输入端连接低压域电源VOUT，其电流流出端连接第一NMOS管NM1的漏极，并记该节点为第一节点，电位为V1；第二电流源I2的电流输入端连接低压域电源VOUT，其电流流出端接第二电阻R2的上端，记该节点为第二节点，电位为V2，R2的下端连接地电位VSS；第一NMOS管NM1的栅极连接基准电压产生模块输出的基准电压Vref，其源极通过第一电阻R1连接到地电位VSS。

[0019] 在系统刚上电时，系统输入电源VIN有一个从低到高的建立过程，但由于初期LDO的输出并未建立到合适的电位，此模块及基准电压产生模块均不会工作。根据图2，有关系式(1)和关系式(2)成立：

[0020] V1＝(Rds1+R1)×I1                            (1)

[0021] V2＝R2×I2                               (2)

[0022] 其中Rds1为第一NMOS管NM1等效导通电阻。当基准电压Vref在较低电位，第一NMOS管NM1处于截止区，Rds1远大于第一电阻R1和第二电阻R2，第一节点电位V1可轻松满足大于第二节点电位V2。LDO的输出电压VOUT在LDO启动电路模块作用下开环上升，Vref也随之上升，第一NMOS管等效导通电阻Rds1逐渐减小，直到基准电压Vref上升至预设电位，记此电压为VRT，此时V1等于V2；VRT可通过调整器件参数设定为略小于Vref稳定值；此后，Vref继续接近稳定值，V1小于V2。

[0023] 如图3给出了LDO启动模块的一种实现形式，包括第一比较器COMP1、由第一PMOS管PM1、第二PMOS管PM2、…、和第n PMOS管PMn管组成的串联PMOS管阵列、第二NMOS管NM2和上拉/下拉模块；第一比较器COMP1的正负供电电源分别连接低压域电源VOUT及地电位VSS，其负相输入端连接前述基准电压检测模块中第一节点电位V1，其正相输入端连接前述基准电压检测模块中第二节点电位V2，其输出连接第二NMOS管NM2的栅极，并记该节点为第三节点Vc；串联MOS管阵列中，第一PMOS管PM1的栅极、衬底与源极互连，并连接高压域电源VIN，其漏极与第二PMOS管PM2的栅极、衬底和源极互连，第二PMOS管PM2的漏极连接至下一PMOS管的栅极、衬底及源极；阵列其余PMOS管连接方式同前述；第n PMOS管PMn的漏极连接第二NMOS管NM2的漏极与上拉/下拉模块的输入端，记此节点为第四节点；串联MOS管阵列单元均为低阈值特性MOS管，且阵列个数由MOS管漏源耐压及系统输入电源VIN大小共同决定，该支路电流为亚阈值电流；第二NMOS管NM2的源极接地电位VSS；上拉/下拉模块的输出端连接LDO功率管的栅极Vg。

[0024] 在系统刚上电时，第一比较器COMP1不工作，系统输入电源VIN通过串联MOS管阵列向前述第四节点充电，充电电流为亚阈值电流，直至第四节点电位达到上拉/下拉模块使能阈值，上拉/下拉模块对LDO功率管的栅极节点进行上拉或下拉(若功率管为PMOS管，则对其栅极节点进行下拉，若功率管为NMOS管，则对其栅极节点进行上拉)，LDO的输出VOUT开环上升，并对基准电压产生模块供电，直至Vref超过前述设定电位VRT，从而V1小于V2，第一比较器COMP1输出节点Vc翻转，第二NMOS管NM2导通，第四节点电位小于上拉/下拉模块使能阈值，该模块关闭，开环工作结束；此后LDO输出在负反馈作用下闭环上升到稳定值。

[0025] 结合图示结果阐述本发明所提出的用于高PSR高压LDO的内部基准电源轨控制电路的技术效果，如图4为本发明系统上电示意图，包含LDO输出电压VOUT，基准电压Vref，前述第一节点及第二节点电压V1和V2。初始VIN上电阶段，LDO输出电压VOUT跟随VIN开环上升，第一节点电压V1大于第二节点电压V2。当VOUT上升至Vref超过VRT，第一节点电压V1小于第二节点电压V2，LDO的输出停止开环上升过程，并转而在负反馈环路作用下上升至稳定值。