一种基于FPGA的信息隐藏方法及系统

摘要

本发明公开了一种基于FPGA的信息隐藏方法及系统，属于信息隐藏技术领域，包括信息嵌入阶段，及信息提取阶段；信息嵌入阶段包括如下步骤：对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；利用信息发送端将第二FPGA配置文件发送至信息接收端；信息提取阶段包括如下步骤：利用信息接收端接收第二FPGA配置文件；将第二FPGA配置文件还原，得到第三FPGA配置文件；基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息；本发明利用配置文件和热成像实现了信息的双重隐藏，解决了传统单次信息隐藏破解难度有限的问题。

权利要求

1.一种基于FPGA的信息隐藏方法，其特征在于，包括信息嵌入阶段，及信息提取阶段：所述信息嵌入阶段包括如下步骤：

S1、对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；

S2、删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；

S3、利用信息发送端将第二FPGA配置文件发送至信息接收端；

所述信息提取阶段包括如下步骤：

A1、利用信息接收端接收第二FPGA配置文件；

A2、将第二FPGA配置文件还原，得到第三FPGA配置文件；

A3、基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息；

所述步骤S1包括如下步骤：

S11、分析待保护的隐藏信息，得到信息分析结果；

S12、根据信息分析结果，设计信息编码方式；

S13、根据信息编码方式，得到空间区域划分数据；

S14、根据空间区域划分数据，对电路设计对应数量的发热单元；

S15、基于待保护的信息，构建发热单元的布局约束；

S16、基于布局约束，得到第一FPGA配置文件；

所述步骤A2具体为：将器件信息对应的头部信息添加至第二FPGA配置文件，得到第三FPGA配置文件；

所述步骤A3包括如下步骤：

A31、基于第三FPGA配置文件，获取发热单元的布局约束；

A32、基于发热单元的布局约束，利用第三FPGA配置文件配置对应型号的FPGA芯片，得到经配置的FPGA芯片；

A33、利用热成像仪观察经配置的FPGA芯片，得到FPGA芯片热成像信息；

A34、基于FPGA热成像信息和信息编码方式，得到隐藏信息。

2.如权利要求1所述的基于FPGA的信息隐藏方法的系统，其特征在于，包括：信息嵌入子系统，用于对待保护的隐藏信息进行隐藏处理，并将第二FPGA配置文件发送至信息接收端；

信息提取子系统，用于接收第二FPGA配置文件，并得到隐藏信息。

3.根据权利要求2所述的基于FPGA的信息隐藏方法的系统，其特征在于，所述信息嵌入子系统包括：信息隐藏模块，用于对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；

配置文件加密模块，用于删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；

配置文件发送模块，用于将第二FPGA配置文件发送至信息接收端。

4.根据权利要求3所述的基于FPGA的信息隐藏方法的系统，其特征在于，所述信息提取子系统包括：配置文件接收模块，用于接收端接收第二FPGA配置文件；

配置文件解密模块，用于将第二FPGA配置文件还原，得到第三FPGA配置文件；

隐藏信息获取模块，基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息。

说明书

一种基于FPGA的信息隐藏方法及系统

技术领域

[0001] 本发明属于信息隐藏技术领域，尤其涉及一种基于FPGA的信息隐藏方法及系统。

背景技术

[0002] 信息隐藏是近年来信息安全和多媒体信号处理领域中提出的一种解决媒体信息安全的新办法。通过确保宿主信息中隐藏的秘密信息不被改变或消除，从而在必要的时候提供有效的证明信息；信息伪装掩盖通信的存在。

[0003] 信息隐藏技术的原理是在载体中隐藏隐秘信息，传统信息隐藏技术包括在图像中利用信息的低位数据进行数据的隐藏，在文本中利用标点符号进行信息的隐藏，在数字信息上的隐写，其基本原理是利用人在听觉、视觉系统分辨率上的限制，以数字媒体信息为载体，将秘密信息隐藏其中，从而掩盖秘密信息的存在，且传统信息隐藏技术多是信息的单次隐藏，破解的难度有限。

发明内容

[0004] 针对现有技术中的上述不足，本发明提供的基于FPGA的信息隐藏方法及系统利用配置文件和热成像实现了信息的双重隐藏，解决了传统单次信息隐藏破解难度有限的问题。

[0005] 为了达到上述发明目的，本发明采用的技术方案为：

[0006] 本发明提供一种基于FPGA的信息隐藏方法，包括信息嵌入阶段，及信息提取阶段：

[0007] 所述信息嵌入阶段包括如下步骤：

[0008] S1、对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；

[0009] S2、删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；

[0010] S3、利用信息发送端将第二FPGA配置文件发送至信息接收端；

[0011] 所述信息提取阶段包括如下步骤：

[0012] A1、利用信息接收端接收第二FPGA配置文件；

[0013] A2、将第二FPGA配置文件还原，得到第三FPGA配置文件；

[0014] A3、基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息。

[0015] 本发明的有益效果为：本发明提出的基于FPGA的信息隐藏方法，提供了以第二FPGA配置文件作为第一载体，将经过第三FPGA配置文件配置后FPGA芯片的热分布图像作为第二载体的二次隐藏的信息隐藏技术，且本发明利用FPGA配置文件表面数据无法深入分析的特性，将第一FPGA配置文件进行一定的处理后作为信息隐藏的载体，从而有效的将面向FPGA设计的电路信息安全的嵌入其中，同时，配置文件只能成功配置相应型号的FPGA，以此起到器件身份保护的功能，FPGA芯片经过配置文件配置后实现相应的电路，实现特有的热分布成像功能，进而从热分布图中提取真正的隐藏信息，实现信息的隐蔽传输，本发明实现了从配置文件到热成像再到最终信息的双重隐藏，极大的增强了信息隐藏的安全性。

[0016] 进一步地，所述步骤S1包括如下步骤：

[0017] S11、分析待保护的隐藏信息，得到信息分析结果；

[0018] S12、根据信息分析结果，设计信息编码方式；

[0019] S13、根据信息编码方式，得到空间区域划分数据；

[0020] S14、根据空间区域划分数据，对电路设计对应数量的发热单元；

[0021] S15、基于待保护的信息，构建发热单元的布局约束；

[0022] S16、基于布局约束，得到第一FPGA配置文件。

[0023] 采用上述进一步方案的有益效果为：通过对隐藏信息进行分析，并根据信息分析结果设计信息编码方式，且对电路设计进行空间上的发热单元布局，从而将隐藏信息对应隐藏至电路发热单元的布局约束中，且将布局约束隐藏至只能成功配置对应型号FPGA芯片的FPGA配置文件，实现待保护隐藏信息的隐藏处理。

[0024] 进一步地，所述步骤A2具体为：将器件信息对应的头部信息添加至第二FPGA配置文件，得到第三FPGA配置文件。

[0025] 采用上述进一步方案的有益效果为：将器件信息对应的头部信息删除，仅让信息发送端与信息接收端共享器件信息，实现对隐藏信息的进一步保护，若无器件信息对应的头部信息，即便得到第FPGA二配置文件，若无法对其还原，也不能够对对应型号的FPGA芯片配置，提取隐藏信息。

[0026] 进一步地，所述步骤A3包括如下步骤：

[0027] A31、基于第三FPGA配置文件，获取发热单元的布局约束；

[0028] A32、基于发热单元的布局约束，利用第三FPGA配置文件配置对应型号的FPGA芯片，得到经配置的FPGA芯片；

[0029] A33、利用热成像仪观察经配置的FPGA芯片，得到FPGA芯片热成像信息；

[0030] A34、基于FPGA热成像信息和信息编码方式，得到隐藏信息。

[0031] 采用上述进一步方案的有益效果为：所述第二FPGA配置文件还原后，则得到具有完整信息且能够成功配置对应型号FPGA芯片的第三FPGA配置文件，利用第三FPGA配置文件配置FPGA芯片，且利用热成像仪观察经配置的FPGA芯片，即可实现提取隐藏信息，完成基于FPGA的信息隐藏。

[0032] 本发明还提供一种基于FPGA的信息隐藏方法的系统，包括：

[0033] 信息嵌入子系统，用于对待保护的隐藏信息进行隐藏处理，并将第二FPGA配置文件发送至信息接收端；

[0034] 信息提取子系统，用于接收第二FPGA配置文件，并得到隐藏信息。

[0035] 进一步地，所述信息嵌入子系统包括：

[0036] 信息隐藏模块，用于对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；

[0037] 配置文件加密模块，用于删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；

[0038] 配置文件发送模块，用于将第二FPGA配置文件发送至信息接收端。

[0039] 进一步地，所述信息提取子系统包括：

[0040] 配置文件接收模块，用于接收端接收第二FPGA配置文件；

[0041] 配置文件解密模块，用于将第二FPGA配置文件还原，得到第三FPGA配置文件；

[0042] 隐藏信息获取模块，基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息。

[0043] 本发明的有益效果为：本发明提供的一种基于FPGA的信息隐藏方法的系统为上述基于FPGA的信息隐藏方法对应设置的系统，用于实现基于FPGA的信息隐藏方法。

附图说明

[0044] 图1为本发明实施例中基于FPGA的信息隐藏方法的步骤流程图。

[0045] 图2为本发明实施例中FPGA芯片空间区域16划分发热单元示意图。

[0046] 图3为本发明实施例中基于FPGA的信息隐藏方法的系统的结构框图。

具体实施方式

[0047] 下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

[0048] 实施例1

[0049] 如图1所示，在本发明的一个实施例中，本发明提供一种基于FPGA的信息隐藏方法，包括信息嵌入阶段，及信息提取阶段：

[0050] 所述信息嵌入阶段包括如下步骤：

[0051] S1、对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；

[0052] 所述步骤S1包括如下步骤：

[0053] S11、分析待保护的隐藏信息，得到信息分析结果；

[0054] S12、根据信息分析结果，设计信息编码方式；

[0055] 如图2所示，单次传输位宽为16bit的数据，可以将空间区域划分为4×4共16块，这16块空间单元由左至右，由上及下依次表示对应的1位数据，在此基础上，对电路设计相应数量的发热单元(如乘法器)，根据想要传输的数据对发热单元进行布局约束；

[0056] S13、根据信息编码方式，得到空间区域划分数据；

[0057] S14、根据空间区域划分数据，对电路设计对应数量的发热单元；

[0058] S15、基于待保护的信息，构建发热单元的布局约束；

[0059] S16、基于布局约束，得到第一FPGA配置文件；

[0060] 通过对隐藏信息进行分析，并根据信息分析结果设计信息编码方式，且对电路设计进行空间上的发热单元布局，从而将隐藏信息对应隐藏至电路发热单元的布局约束中，且将布局约束隐藏至只能成功配置对应型号FPGA芯片的FPGA配置文件，实现待保护隐藏信息的隐藏处理；

[0061] S2、删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；

[0062] S3、利用信息发送端将第二FPGA配置文件发送至信息接收端；

[0063] 所述信息提取阶段包括如下步骤：

[0064] A1、利用信息接收端接收第二FPGA配置文件；

[0065] A2、将第二FPGA配置文件还原，得到第三FPGA配置文件；

[0066] 所述步骤A2具体为：将器件信息对应的头部信息添加至第二FPGA配置文件，得到第三FPGA配置文件。

[0067] 将器件信息对应的头部信息删除，仅让信息发送端与信息接收端共享器件信息，实现对隐藏信息的进一步保护，若无器件信息对应的头部信息，即便得到第二FPGA配置文件，若无法对其还原，也不能够对对应型号的FPGA芯片配置，提取隐藏信息；

[0068] A3、基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息，完成基于FPGA的信息隐藏；

[0069] 所述步骤A3包括如下步骤：

[0070] A31、基于第三FPGA配置文件，获取发热单元的布局约束；

[0071] A32、基于发热单元的布局约束，利用第三FPGA配置文件配置对应型号的FPGA芯片，得到经配置的FPGA芯片；

[0072] A33、利用热成像仪观察经配置的FPGA芯片，得到FPGA芯片热成像信息；

[0073] A34、基于FPGA热成像信息和信息编码方式，得到隐藏信息；

[0074] 所述第二FPGA配置文件还原后，则得到具有完整信息且能够成功配置对应型号FPGA芯片的第三FPGA配置文件，利用第三FPGA配置文件配置FPGA芯片，且利用热成像仪观察经配置的FPGA芯片，即可实现提取隐藏信息，完成基于FPGA的信息隐藏。

[0075] 本方法实现了从配置文件到热成像再到最终信息的双重隐藏，需要掌握载体、FPGA器件以及热成像分析才能将其破解，且信息传输过程中，将FPGA器件自身的物理属性作为密钥的一部分，隐蔽增设了隐藏信息对于接受者身份的校验，因此，极大的增强了信息隐藏的安全性。

[0076] 实施例2

[0077] 如图3所示，在本发明的另一个实施例中，本发明还提供一种基于FPGA的信息隐藏方法的系统，包括：

[0078] 信息嵌入子系统，用于对待保护的隐藏信息进行隐藏处理，并将第二FPGA配置文件发送至信息接收端；

[0079] 所述信息嵌入子系统包括：

[0080] 信息隐藏模块，用于对待保护的隐藏信息进行隐藏处理，得到第一FPGA配置文件；

[0081] 配置文件加密模块，用于删除第一FPGA配置文件中器件信息对应的头部信息，得到第二FPGA配置文件；

[0082] 配置文件发送模块，用于将第二FPGA配置文件发送至信息接收端；

[0083] 信息提取子系统，用于接收第二FPGA配置文件，并得到隐藏信息；

[0084] 配置文件接收模块，用于接收端接收第二FPGA配置文件；

[0085] 配置文件解密模块，用于将第二FPGA配置文件还原，得到第三FPGA配置文件；

[0086] 隐藏信息获取模块，基于第三FPGA配置文件，并通过热成像分析，得到隐藏信息。

[0087] 实施例提供的基于FPGA的信息隐藏方法的系统可以执行上述方法实施例基于FPGA的信息隐藏方法所示的技术方案，其实现原理与有益效果类似，此处不再赘述。

[0088] 本发明实施例中，本申请可以根据基于FPGA的信息隐藏方法进行功能单元的划分，例如可以将各个功能划分为各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成单元即可以采用硬件的形式来实现，也可以采用软件功能单元的形式来实现。需要说明的是，本发明中对单元的划分是示意性的，仅仅为一种逻辑划分，实际实现时可以有另外的划分方式。

[0089] 本发明实施例中，基于FPGA的信息隐藏方法的系统为了实现基于FPGA的信息隐藏方法的原理与有益效果，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本发明所公开的实施例描述的各示意单元及算法步骤，本发明能够以硬件和/或硬件和计算机软件结合的形式来实现，某个功能以硬件还是计算机软件驱动的方式来执行，取决于技术方案的特定应用和设计约束条件，可以对每个特定的应用来使用不同的方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。