一种无线电高度表模拟器

摘要

本发明公开了一种无线电高度表模拟器，包括ARM主控模块、FPGA模块、交互显示模块、电源模块和衰减模块，衰减模块的第一端用于与无线电高度表的发射接口连接，衰减模块的第二端用于与无线电高度表的接收接口连接，交互显示单元用于生成控制信号，控制信号包含有延时时间信息，FPGA模块用于生成同步脉冲，以及根据同步脉冲和控制信号生成延时脉冲，同步脉冲用于输出至无线电高度表的第一检测接口，延时脉冲用于输出至无线电高度表的第二检测接口。本发明实现了对无线电高度表高度测量范围内任意高度的模拟，且同步脉冲和延时脉冲均通过同一个模块生成，同步性好，因此减少了脉冲误差，提高了高度模拟的精确度。

权利要求

1.一种无线电高度表模拟器，所述无线电高度表模拟器用于与无线电高度表连接，其特征在于，所述无线电高度表模拟器包括ARM主控模块、FPGA模块、交互显示模块、电源模块和衰减模块；所述电源模块分别与所述ARM主控模块和所述FPGA模块连接，所述FPGA模块分别与ARM主控模块和交互显示模块连接，所述FPGA模块的第一脉冲输出端用于与无线电高度表的第一检测接口连接，所述FPGA模块的第二脉冲输出端用于与无线电高度表的第二检测接口连接，所述衰减模块的第一端用于与无线电高度表的发射接口连接，所述衰减模块的第二端用于与无线电高度表的接收接口连接；

所述交互显示模块用于生成控制信号，所述控制信号包含有延时时间信息；

所述FPGA模块用于生成同步脉冲，以及根据所述同步脉冲和控制信号生成延时脉冲；

所述同步脉冲用于输出至无线电高度表的第一检测接口，所述延时脉冲用于输出至无线电高度表的第二检测接口。

2.根据权利要求1所述的一种无线电高度表模拟器，其特征在于，所述衰减模块包括固定衰减器和可调衰减器；所述固定衰减器的第一端用于与无线电高度表的发射接口连接，所述固定衰减器的第二端经延迟线与所述可调衰减器的第一端连接，所述可调衰减器的第二端用于与无线电高度表的接收接口连接。

3.根据权利要求1所述的一种无线电高度表模拟器，其特征在于，所述ARM主控模块与所述FPGA模块之间通过FSMC协议通信连接；所述ARM主控模块用于根据所述延时时间信息生成模拟高度值，并将模拟高度值经FPGA模块发送至所述交互显示模块。

4.根据权利要求1所述的一种无线电高度表模拟器，其特征在于，所述无线电高度表模拟器还包括第一电平转换电路和第二电平转换电路，所述第一电平转换电路的输入端与FPGA模块的第一脉冲输出端连接，第一电平转换电路的输出端用于与无线电高度表的第一检测接口连接；所述第二电平转换电路的输入端与FPGA模块的第二脉冲输出端连接，第二电平转换电路的输出端用于与无线电高度表的第二检测接口连接。

5.根据权利要求4所述的一种无线电高度表模拟器，其特征在于，所述第一电平转换电路包括第一NMOS管、第一PMOS管、第一电阻单元、第一PNP管和继电器；所述第一NMOS管的栅极与FPGA模块的第一脉冲输出端连接，第一NMOS管的源极用于与无线电高度表的第三检测接口连接，所述第三检测接口用于输出第一负电平，第一NMOS管的漏极与所述第一PMOS管的栅极连接，第一NMOS管的漏极还经第一电阻单元接地，所述第一PMOS管的源极接地，第一PMOS管的漏极与继电器的静触点连接，所述继电器的第一动触点用于与无线电高度表的第一检测接口连接，继电器的控制端与所述第一PNP管的集电极连接，继电器的供电端与所述电源模块的第一正电平输出端连接，第一PNP管的基极与所述ARM主控模块的第一控制端连接，第一PNP管的发射极用于与无线电高度表的第三检测接口连接。

6.根据权利要求5所述的一种无线电高度表模拟器，其特征在于，所述第二电平转换电路包括第二NMOS管、第三NMOS管、第二电阻和上拉电阻；所述第二NMOS管的栅极与FPGA模块的第二脉冲输出端连接，第二NMOS管的源极用于与无线电高度表的第三检测接口连接，第二NMOS管的漏极经第二电阻接地，第二NMOS管的漏极还与所述第三NMOS管的栅极连接，第三NMOS管的源极接地，第三NMOS管的漏极经上拉电阻与所述电源模块的第二正电平输出端连接，第三NMOS管的漏极还用于与无线电高度表的第二检测接口连接。

7.根据权利要求1所述的一种无线电高度表模拟器，其特征在于，无线电高度表模拟器还包括存储模块，所述存储模块分别与所述FPGA模块和所述电源模块连接。

说明书

一种无线电高度表模拟器

技术领域

[0001] 本发明属于航空电子装备计量检测技术领域，具体涉及一种无线电高度表模拟器。

背景技术

[0002] 无线电高度表是一种用于测量飞机到地面（或海面）垂直距离用的机载无线电设备，是重要的飞行器仪表之一。它由发射装置、接收装置、收发机和显示盘组成。飞机向地面（或海面）发射无线电波，经地面（或海面）反射后被飞机接收机接收。无线电波经历两倍飞行高度的行程所用的时间等于两倍飞行高度被电波传播速度所除的商值。电波传播的速度为恒值，只要测出这段时间便可求出飞行高度。一般的，无线电高度表预留有检测接口，用于对无线电高度表进行性能检测，其中检测接口包括两个预留端口，第一预留端口与发射脉冲耦合入收发机的端口连接，第二预留端口与返回脉冲输入收发机的端口连接。在地面对机载无线电高度表进行性能检查时，需要进行高度模拟，然后观察无线电高度表的高度误差，判断高度表的工作性能。

[0003] 现阶段实现高度模拟主要由声表面波延迟线和数字延时两种。通常一种时间延时点值对应一种声表面波延迟线结构，若想实现多个时间延时点值，则需将多种声表面波延迟线结构进行集成。受制于现有的制作工艺，制造而成的延迟线结构整体体积较大，较重且不易搬运。数字延时有两种方式：一种为采用数字芯片延时，其好处是体积小，容易实现任意高度模拟，缺点是在处理数字信号时，延迟时间不能过短，影响对最小高度的测量；另一种采用多段延迟线，进行二进制组合，模拟高度，虽然可模拟多种高度，但不能实现任意高度模拟。

[0004] 申请号为CN202110883622.3，专利名称为一种无线电高度检测仪射频信号延时、衰减结构，公开了一种无线电高度表模拟的方案，该方案通过多个光开关对多段不同长度光纤光信号通路组合的控制作用，实现多个不同延时的组合，程控衰减器模块实现对射频电信号进行特定功率电平值的衰减，最后送入无线电高度表收发机接收天线插座，通过多段不同长度光纤光信号通路的设计可模拟多种高度的数字延时信号输出，但不能做到任意高度的延时输出，不能满足无线电高度表进行全面工作状态检查的需求，且存在结构较复杂的特点。

发明内容

[0005] 本发明的目的在于克服现有技术的一项或多项不足，提供一种无线电高度表模拟器。

[0006] 本发明的目的是通过以下技术方案来实现的：

[0007] 一种无线电高度表模拟器，所述无线电高度表模拟器用于与无线电高度表连接，所述无线电高度表模拟器包括ARM主控模块、FPGA模块、交互显示模块、电源模块和衰减模块；所述电源模块分别与所述ARM主控模块和所述FPGA模块连接，所述FPGA模块分别与ARM主控模块和交互显示模块连接，所述FPGA模块的第一脉冲输出端用于与无线电高度表的第一检测接口连接，所述FPGA模块的第二脉冲输出端用于与无线电高度表的第二检测接口连接，所述衰减模块的第一端用于与无线电高度表的发射接口连接，所述衰减模块的第二端用于与无线电高度表的接收接口连接；

[0008] 所述交互显示模块用于生成控制信号，所述控制信号包含有延时时间信息；

[0009] 所述FPGA模块用于生成同步脉冲，以及根据所述同步脉冲和控制信号生成延时脉冲；所述同步脉冲用于输出至无线电高度表的第一检测接口，所述延时脉冲用于输出至无线电高度表的第二检测接口。

[0010] 进一步改进地，所述衰减模块包括固定衰减器和可调衰减器；所述固定衰减器的第一端用于与无线电高度表的发射接口连接，所述固定衰减器的第二端经延迟线与所述可调衰减器的第一端连接，所述可调衰减器的第二端用于与无线电高度表的接收接口连接。

[0011] 进一步改进地，所述ARM主控模块与所述FPGA模块之间通过FSMC协议通信连接；所述ARM主控模块用于根据所述延时时间信息生成模拟高度值，并将模拟高度值经FPGA模块发送至所述交互显示模块。

[0012] 进一步改进地，所述无线电高度表模拟器还包括第一电平转换电路和第二电平转换电路，所述第一电平转换电路的输入端与FPGA模块的第一脉冲输出端连接，第一电平转换电路的输出端用于与无线电高度表的第一检测接口连接；所述第二电平转换电路的输入端与FPGA模块的第二脉冲输出端连接，第二电平转换电路的输出端用于与无线电高度表的第二检测接口连接。

[0013] 进一步改进地，所述第一电平转换电路包括第一NMOS管、第一PMOS管、第一电阻单元、第一PNP管和继电器；所述第一NMOS管的栅极与FPGA模块的第一脉冲输出端连接，第一NMOS管的源极用于与无线电高度表的第三检测接口连接，所述第三检测接口用于输出第一负电平，第一NMOS管的漏极与所述第一PMOS管的栅极连接，第一NMOS管的漏极还经第一电阻单元接地，所述第一PMOS管的源极接地，第一PMOS管的漏极与继电器的静触点连接，所述继电器的第一动触点用于与无线电高度表的第一检测接口连接，继电器的控制端与所述第一PNP管的集电极连接，继电器的供电端与所述电源模块的第一正电平输出端连接，第一PNP管的基极与所述ARM主控模块的第一控制端连接，第一PNP管的发射极用于与无线电高度表的第三检测接口连接。

[0014] 进一步改进地，所述第二电平转换电路包括第二NMOS管、第三NMOS管、第二电阻和上拉电阻；所述第二NMOS管的栅极与FPGA模块的第二脉冲输出端连接，第二NMOS管的源极用于与无线电高度表的第三检测接口连接，第二NMOS管的漏极经第二电阻接地，第二NMOS管的漏极还与所述第三NMOS管的栅极连接，第三NMOS管的源极接地，第三NMOS管的漏极经上拉电阻与所述电源模块的第二正电平输出端连接，第三NMOS管的漏极还用于与无线电高度表的第二检测接口连接。

[0015] 进一步改进地，无线电高度表模拟器还包括存储模块，所述存储模块分别与所述FPGA模块和所述电源模块连接。

[0016] 本发明的有益效果是：

[0017] （1）、通过FPGA模块与交互显示模块之间的通信，FPGA模块生成同步脉冲输出至无线电高度表的第一检测接口，同步脉冲用于模拟无线电高度表的发射脉冲，并基于交互显示模块设置的延时时间信息和同步脉冲生成延时脉冲，并将延时脉冲输出至无线电高度表的第二检测接口，延时脉冲用于模拟无线电高度表的返回脉冲，无线电高度表的收发机根据同步脉冲和延时脉冲计算得到发射脉冲和返回脉冲之间的时间差，并计算得到高度值，通过无线电高度表的显示盘进行高度值的显示；同时ARM主控模块根据延时时间信息计算得到与延时时间对应的模拟高度值，并通过交互显示模块进行显示，检测者通过对比无线电高度表显示盘的高度值与交互显示模块显示的模拟高度值，判断无线电高度表是否存在高度误差，完成对无线电高度表的性能检测；

[0018] 综上，本发明实现了对无线电高度表高度测量范围内任意高度的模拟，并由此实现了对无线电高度表全工作状态范围的检测。

[0019] （2）、通过FPGA模块实现的数字延迟线，结合ARM主控模块与交互显示模块之间的交互实现模拟高度值和无线电高度表显示盘实测高度值之间误差的对比，由此得到的无线电高度表模拟器结构简单小巧、易于携带，适用于机载无线电高度表的原位检测以及内场检测。

[0020] （3）、通过FPGA模块与ARM主控模块之间的FSMC通信方式，实现了对无线电高度表的快速检测，同时基于FPGA模块的可扩展性能，可方便地兼容多种型号的无线电高度表的性能检测，通用性能较好。

[0021] （4）、通过第二电平转换电路，提高了FPGA模块的第二脉冲输出端的驱动带载能力，使得本发明实现的模拟器整体驱动能力得到提高。

[0022] （5）、同步脉冲和延时脉冲均通过同一个模块生成，基于同一个基准时钟，因此同步性好，减少了脉冲误差，提高了高度模拟的精确度。

附图说明

[0023] 图1为无线电高度表模拟器的一种逻辑框图；

[0024] 图2为FPGA模块的第一部分原理图；

[0025] 图3为FPGA模块的第二部分原理图；

[0026] 图4为FPGA模块的第三部分原理图；

[0027] 图5为FPGA模块的第四部分原理图；

[0028] 图6为ARM主控模块的一种原理图；

[0029] 图7为串口芯片的一种原理图；

[0030] 图8为第一电平转换电路的一种原理图；

[0031] 图9为第二电平转换电路的一种原理图；

[0032] 图10为无线电高度表模拟器测试时与无线电高度表的一种连接示意图。

具体实施方式

[0033] 下面将结合实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0034] 如图1至图10所示，本实施例提供了一种无线电高度表模拟器，用于对机载265无线电高度表的高度值是否存在误差进行检测。

[0035] 如图1和图10所示，无线电高度表模拟器包括控制电路板和衰减模块，其中控制电路板设置有电源模块、ARM主控模块、交互显示模块和FPGA模块。

[0036] 电源模块用于与外部电源连接，且电源模块还与ARM主控模块和FPGA模块连接。电源模块用于给ARM主控模块和FPGA模块提供+12V、+5V、+3.3V、+2.5V和+1.2V直流电压。

[0037] FPGA模块分别与交互显示模块和ARM主控模块连接。

[0038] 交互显示模块用于根据检测者测试时输入的参数值生成控制信号，并将控制信号发送至FPGA模块。控制信号包含有延时时间信息。优选地，交互显示模块包括显示屏，显示屏通过串口芯片与FPGA模块连接，显示屏与FPGA模块之间的通信方式采用RS232通信方式。

[0039] FPGA模块用于生成同步脉冲，以及根据同步脉冲和控制信号生成延时脉冲，同步脉冲用于输出至无线电高度表的第一检测接口，延时脉冲用于输出至无线电高度表的第二检测接口。

[0040] ARM主控模块通过FSMC协议与FPGA模块通信连接。ARM主控模块用于根据延时时间信息计算得到模拟高度值，并将模拟高度值经FPGA模块发送至交互显示模块的显示屏进行显示，检测者通过显示屏对模拟高度值进行读取。

[0041] 衰减模块的第一端用于与无线电高度表的发射接口连接，衰减模块的第二端用于与无线电高度表的接收接口连接。通过衰减模块形成无线电高度表的外围闭环回路。

[0042] 优选地，如图10所示，衰减模块包括固定衰减器和可调衰减器。固定衰减器的第一端用于经第一射频电缆与无线电高度表的发射接口连接，固定衰减器的第二端经光纤延迟线与可调衰减器的第一端连接，可调衰减器的第二端用于经第二射频电缆与无线电高度表的接收接口连接。其中固定衰减器选择10dB衰减器，可调衰减器选择步进式可调衰减器，可调衰减器的动态范围为0dB‑110dB。通过可调衰减器的使用，使得本实施例实现的无线电高度表模拟器能够适用于多种不同型号的无线电高度表的检测。

[0043] 具体地，电源模块包括第一电源转换芯片、第二电源转换芯片、第三电源转换芯片和第四电源转换芯片。第一电源转换芯片采用的型号为FKC08‑12S05。第二电源转换芯片采用的型号为AMS1117‑3.3。第三电源转换芯片采用的型号为RT9193‑25B。第四电源转换芯片采用的型号为AMS1117‑1.2。其中第一电源转换芯片的电源输入端（电源模块的第二正电平输出端）接入外部电源的+12V直流电压，第一电源转换芯片的电源输出端（电源模块的第一正电平输出端）输出+5V直流电压。第二电源转换芯片的电源输入端与第一电源转换芯片的电源输出端连接，第二电源转换芯片的电源输出端输出+3.3V直流电压。第三电源转换芯片的电源输入端与第二电源转换芯片的电源输出端连接，第三电源转换芯片的电源输出端输出+2.5V直流电压。第四电源转换芯片的电源输入端与第二电源转换芯片的电源输出端连接，第四电源转换芯片的电源输出端输出+1.2V直流电压。

[0044] 如图2、图3、图4、图5和图7所示，FPGA模块包括六个BANK单元、一个时钟单元U12I和与时钟单元U12I连接的第一晶振X1，六个BANK单元和一个时钟单元U12I为一体化芯片单元，该一体化芯片单元采用的型号为EP4CE6E22C8N，第一晶振X1的频率选取为50MHz，其中BANK表示一组。六个BANK单元分别为第一BANK单元U12A、第二BANK单元U12B、第三BANK单元U12D、第四BANK单元U12F、第五BANK单元U12G和第六BANK单元U12E。串口芯片U15采用的型号为ADM3251EARWZ。显示屏经RS232串口连接器与串口芯片U15连接。其中RS232串口连接器的接收端与串口芯片U15的Rin端连接，RS232串口连接器的发射端与串口芯片U15的Tout端连接，串口芯片U15的Viso端经第一电容C10接地，串口芯片U15的V+端经第二电容C12与串口芯片U15的Viso端连接，串口芯片U15的Cl+端与串口芯片U15的Cl‑端之间串接有第三电容C56，串口芯片U15的C2+端和串口芯片U15的C2‑端之间串接有第四电容C58，串口芯片U15的V‑端经第五电容C60接地，串口芯片U15的GNDiso端接地，串口芯片U15的两个VCC端均连接至+5V，串口芯片U15的五个GND端均接地，且串口芯片U15的两个VCC端与串口芯片U15的GND端之间串接有第六电容C57，串口芯片U15的Rout端与第二BANK单元U12B的第28引脚连接，串口芯片U15的Tin端经第三电阻R2连接至+5V，串口芯片U15的Tin端还与第一NPN管QK1的集电极连接，第一NPN管QK1的发射极接地，第一NPN管QK1的基极经第四电阻R28连接至+5V，第一NPN管QK1的基极还与第二NPN管QK2的集电极连接，第二NPN管QK2的发射极接地，第二NPN管QK2的基极经第五电阻R29与第二BANK单元U12B的第30引脚连接。此外，通过将FPGA模块的多个IO口定义为预留IO口，增加了控制电路板的可扩展性能，以支持对多种不同型号的无线电高度表的性能检测。

[0045] 如图2、图3、图4、图5和图6所示，ARM主控模块包括ARM单片机U11，ARM单片机U11采用的型号为STM32F429。第三BANK单元U12D的第72引脚与ARM单片机U11的PB11端连接，第六BANK单元U12E的第73引脚与ARM单片机U11的PB10端连接，第五BANK单元U12G的第125引脚与ARM单片机U11的PD3端连接，时钟单元U12I的第88引脚与ARM单片机U11的PB2连接，时钟单元U12I的第23引脚与第一晶振X1的OUT端连接，第一晶振X1的VCC端连接至+3.3V，第一晶振X1的VCC端还经第七电容C54接地，第一晶振X1的GND端接地，第四BANK单元U12F的第104引脚与ARM单片机U11的OSC_IN端连接，ARM单片机U11的OSC_IN端与OSC_OUT端连接有第二晶振Y1，第二晶振Y1选取的频率为8MHz，ARM单片机U11的OSC_IN端还经第八电容C19接地，ARM单片机U11的OSC_OUT端还经第九电容C20接地，ARM单片机U11的NRST端经第十电容C21接地，ARM单片机U11的VDDA连接至+3.3V，且ARM单片机U11的VDDA端还分别经第十九电容C22和第十一电容C23接地，ARM单片机U11的VREF+端与ARM单片机U11的VDDA端连接，ARM单片机U11的VREF‑端和ARM单片机U11的VSSA端均接地，ARM单片机U11的VDD5端、ARM单片机U11的VDD4端、ARM单片机U11的VDD3端、ARM单片机U11的VDD2端和ARM单片机U11的VDD1端均连接至+3.3V，ARM单片机U11的VDD5端经第十二电容C29接地，ARM单片机U11的VDD4端经第十三电容C28接地，ARM单片机U11的VDD3端分别经第十四电容C27和第十五电容C26接地，ARM单片机U11的VDD2端经第十六电容C25接地，ARM单片机U11的VDD1端经第十七电容C24接地，ARM单片机U11的VSS1端、ARM单片机U11的VSS2端、ARM单片机U11的VSS3端、ARM单片机U11的VSS4端和ARM单片机U11的VSS5端均接地，ARM单片机U11的BOOT0端经第二十电阻R16接地。

[0046] 优选地，无线电高度表模拟器还包括第一电平转换电路和第二电平转换电路，第一电平转换电路的输入端与FPGA模块的第一脉冲输出端连接，第一电平转换电路的输出端用于与无线电高度表的第一检测接口连接，第二电平转换电路的输入端与FPGA模块的第二脉冲输出端连接，第二电平转换电路的输出端用于与无线电高度表的第二检测接口连接。FPGA模块的第一脉冲输出端为第一BANK单元U12A的第3引脚，FPGA模块的第二脉冲输出端为第一BANK单元U12A的第1引脚。

[0047] 具体地，如图8所示，第一电平转换电路包括第一NMOS管Q2、第一PMOS管Q1、第一电阻单元、第一PNP管V1和继电器K1，其中第一电阻单元包括第七电阻RX21和第八电阻RX22。第一NMOS管Q2采用的型号为2N7000，第一PMOS管Q1采用的型号为1RF9610，继电器K1采用的型号为G5V‑2，第一PNP管V1采用的型号为2N2222A。第一NMOS管Q2的栅极经第九电阻R8连接至FPGA模块的第一脉冲输出端，第一NMOS管Q2的源极连接至无线电高度表的第三检测接口，无线电高度表的第三检测接口输出‑50V直流电压，第一NMOS管Q2的漏极依次经过第七电阻RX21和第八电阻RX22后接地，第七电阻RX21与第八电阻RX22连接的一端还与第一PMOS管Q1的栅极连接，第一PMOS管Q1的源极接地，第一PMOS管Q1的漏极与第十电阻R7的第一端连接，第十电阻R7的第二端与继电器K1的静触点连接，第一PMOS管Q1的漏极还与第十一电阻RX23的第一端连接，第十一电阻RX23的第二端与继电器K1的静触点连接，继电器K1的第一动触点用于与无线电高度表的第一检测接口连接，继电器K1的驱动端与第一PNP管V1的集电极连接，第一PNP管V1的基极经第十二电阻RX24与ARM单片机U11的PC1端（第一控制端）连接，第一PNP管V1的发射极连接至无线电高度表的第三检测接口。当ARM单片机U11的PC1端输出为高电平时，继电器K1的线圈通电，继电器K1接通，同步脉冲经继电器K1的第一动触点输出，当ARM单片机U11的PC1端输出为低电平时，继电器K1的线圈不通电，继电器K1的第一动触点不输出同步脉冲，由此，当检测者经显示屏输入开始检测的指令后，通过ARM单片机U11的PC1端对应地输出高电平的控制信号至第一PNP管V1，同步脉冲经继电器K1的第一动触点输出至无线电高度表的第一检测接口，测试开始。

[0048] 具体地，如图9所示，第二电平转换电路包括第二NMOS管Q3、第三NMOS管Q4、第二电阻R10和上拉电阻R9。第二NMOS管Q3和第三NMOS管Q4采用的型号均为2N7000。第二NMOS管Q3的源极用于与无线电高度表的第三检测接口连接，第二NMOS管Q3的漏极与第二电阻R10的第一端连接，第二电阻R10的第二端分别与第一钽电容CX3的正极和第十八电容CX4的第一端连接，第一钽电容CX3的负极和第十八电容CX4的第二端均接地，第二电阻R10的第二端还分别与第十三电阻R6的第一端、第十四电阻R5和第十五电阻RX26的第一端连接，第十三电阻R6的第二端连接至无线电高度表的第三检测接口，第十四电阻R5的第二端和第十五电阻RX26的第二端均连接至+12V，第二NMOS管Q3的栅极分别与第十六电阻R12的第一端和第十七电阻RX25的第一端连接，第十六电阻R12的第二端和第十七电阻RX25的第二端均连接至FPGA模块的第二脉冲输出端，第二NMOS管Q3的漏极还与第三NMOS管Q4的栅极连接，第三NMOS管Q4的源极接地，第三NMOS管Q4的漏极经上拉电阻R9接至+12V，第三NMOS管Q4的漏极还分别与第十八电阻RX27的第一端和第十九电阻RX28的第一端连接，第十八电阻RX27的第二端和第十九电阻RX28的第二端均用于连接至无线电高度表的第二检测接口。通过上拉电阻R9，将第三NMOS管Q4的漏极的电平拉高，提高了第十九电阻RX28的第二端的驱动带载能力和抗干扰能力，从而提高了无线电高度表模拟器对受检无线电高度表的驱动能力，避免输出至受检无线电高度表的延时脉冲无法识别。

[0049] 优选地，无线电高度表模拟器还包括存储模块，存储模块分别与电源模块和FPGA模块连接。存储模块包含型号为M25P16VMN6的存储芯片。

[0050] 本发明的工作原理为：

[0051] 将控制电路板与受检的机载265无线电高度表的第一检测接口、第二检测接口和第三检测接口连接，固定衰减器经第一射频电缆与受检的机载265无线电高度表的发射接口连接，可调衰减器经第二射频电缆与受检的机载265无线电高度表的接收接口连接。接通外部电源，开启显示屏。检测者设置延时时间，按下显示屏上启动测试的按钮，ARM主控模块返回与设置的延时时间对应的模拟高度值至交互显示模块，显示屏进行模拟高度值的显示，FPGA模块输出同步脉冲和与延时时间对应的延时脉冲，检测者观察并读取受检的机载265无线电高度表的显示盘显示的实测高度值，并将模拟高度值与实测高度值进行对比，据此判断机载265无线电高度表性能是否正常。

[0052] 以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，应在本发明所附权利要求的保护范围内。