NAND闪存的数据写入方法、装置、存储介质及存储设备

摘要

本发明涉及数据存储技术领域，提供了一种NAND闪存的数据写入方法、装置、存储介质及存储设备，该方法包括：判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态，若目标字线的目标存储单元的待写入存储态为NAND闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态；当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，优化编写验证电压大于最高存储态对应的标准编写验证电压。本发明能够获得更长的数据保留时间，增大读取窗口，提高闪存数据可靠性，减少出错。

权利要求

1.一种NAND闪存的数据写入方法，其特征在于，所述方法包括：

判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态，目标字线为当前待写入字线；

若目标字线的目标存储单元的待写入存储态为NAND闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态，其中，临近的存储单元为前一个字线上与目标字线在同一位线对应的存储单元；

当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，所述优化编写验证电压大于最高存储态对应的标准编写验证电压；

在判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态之前，所述方法还包括：判断目标字线是否为当前物理块的起始字线0；

当目标字线为当前物理块的起始字线0时，采用与待写入的存储态对应的标准编写验证电压对目标字线进行数据写入。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

当目标字线不是当前物理块的起始字线0时，执行所述判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态的操作。

3.根据权利要求1‑2任一项所述的方法，其特征在于，所述方法还包括：预先配置存储态列表，所述存储态列表用于记录最新完成数据写入的字线的存储态。

4.根据权利要求3所述的方法，其特征在于，所述获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态，包括：查找所述存储态列表以获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态。

5.根据权利要求3所述的方法，其特征在于，所述方法还包括：

在完成目标字线的数据写入后更新存储态列表，以将目标字线的存储态记录到存储态列表。

6.根据权利要求1所述的方法，其特征在于，所述当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，包括：当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态为擦除态时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入。

7.一种NAND闪存的数据写入装置，其特征在于，所述装置包括：

判断模块，用于判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态，目标字线为当前待写入字线；

获取模块，用于若目标字线的目标存储单元的待写入存储态为NAND闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态，其中，临近的存储单元为前一个字线上与目标字线在同一位线对应的存储单元；

控制模块，用于当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，所述优化编写验证电压大于最高存储态对应的标准编写验证电压；

所述判断模块，还用于在判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态之前，判断目标字线是否为当前物理块的起始字线0；

所述控制模块，还用于当目标字线为当前物理块的起始字线0时，采用与待写入的存储态对应的标准编写验证电压对目标字线进行数据写入。

8.根据权利要求7所述的装置，其特征在于，所述判断模块，用于当目标字线不是当前物理块的起始字线0时，执行所述判断目标字线的目标存储单元的待写入存储态是否为NAND闪存的最高存储态的操作。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1‑6任一项所述方法的步骤。

10.一种存储设备，其特征在于，包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1‑6任一项所述方法的步骤。

说明书

NAND闪存的数据写入方法、装置、存储介质及存储设备

技术领域

[0001] 本发明涉及数据存储技术领域，尤其涉及一种NAND 闪存的数据写入方法、装置、存储介质及存储设备。

背景技术

[0002] 目前3D‑NAND主要的两种器件结构类型分别为浮栅结构（Floating Gate）和电荷阱结构（Charge Trap），浮栅结构中每层字线对应的存储层是相互独立的，而电荷阱结构中不同字线层之间的存储层是相通的。对于电荷阱结构，存储层中存在深能级陷阱的同时也存在浅能级陷阱，而浅能级捕获的存储电荷很容易挣脱束缚发生逃逸，而这逃逸的电荷可以通过连通的存储层向临近字线漂移。漂移的结果会导致该层的存储信息丢失，因此电荷阱结构的数据保持能力（Retention）相对较差。图1为闪存阈值电压分布图，如图1所示，对于单位存储（SLC：Single‑Level Cell）只有两个存储态：擦除态（E）和编程态（P），编程态的存储层的电子高于擦除态；而两位存储（MLC：Multi‑Level Cell）有1个擦除态（E）和3个编程态（P1，P2，P3），而存储层的电子多少排列顺序为P3>P2>P1>E；三位存储（TLC：Trinary‑Level Cell）有1个擦除态（E）和7个编程态（P1,P2,P3,P4,P5,P6,P7），而存储层的电子多少排列顺序为P7>P6>P5>P4>P3>P2>P1>E。电荷阱结构存储层电荷沿存储层方向的漂移速度和临近字线的存储态有很大关系。以三位存储模式为例，最差的情况为当前存储层为最高态P7态。而上下临近两层存储层为最低态E态，因为此种情况下临近层存储电荷浓度差最大，存储电荷电势差也最大，所以存储电荷漂移也最严重。如图2所示，实线为NAND写入TLC初始阈值电压分布，虚线为数据保持一段时间后的阈值电压分布，在最低态E搭配临近最高态P7的情况下P7阈值电压分布向低态偏移最为严重，偏移之后P7态和P6态重叠，导致的失效位增多。

[0003] 目前闪存写入方式为按字线顺序逐层写入数据，以闪存三位存储模式为例：三位存储有三个逻辑页分别是低页（Low Page）、中页（Middle Page）和高页（Up Page）。三个逻辑页存储信息的组合形成8个存储态（E，P1，P2，P3，P4，P5，P6，P7），8个态存储的信息为111，101，100，110，010，011，001，000。目前闪存的数据编写采用的是步进式编写操作，编写脉冲电压操作后都对存储单元做一个编写验证动作，如存储单元的阈值电压超过编写验证电压则表示该存储单元编写完成。如图3所示，TLC的读取电压为R1到R7，编写验证电压为V1到V7。相应的编写验证电压与读取电压的差值为该存储态的读取窗口大小，例如V7减R7的差值为P7态的读取窗口，显然该读取窗口越大允许P7态向低态偏移的窗口就越大，同样数据保持时间数据失效位也越小。目前考虑闪存的磨损寿命,在温度不变的情况下闪存编写验证电压V1到V7为固定值，即写入态的分布始终固定。

[0004] 可见，现有的闪存数据随机写入方式，每个态的读写窗口是固定的，最高态P7的读取窗口大小为V7‑P7，但是在电荷阱结构数据的随机分布中，临近层的存储态差异影响数据的保持时间，特别是最高态P7和临近层存储态为E的组合，P7态向低态偏移的速度最快，数据保留时间最短，现有的闪存写入方式并没有针对最高态搭配最低态的情况对数据保持能力进行优化，导致失效位较多。

发明内容

[0005] 鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的NAND 闪存的数据写入方法、装置、存储介质及存储设备。

[0006] 本发明的一个方面，提供了一种NAND 闪存的数据写入方法，所述方法包括：

[0007] 判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态，目标字线为当前待写入字线；

[0008] 若目标字线的目标存储单元的待写入存储态为NAND 闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态；

[0009] 当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，所述优化编写验证电压大于最高存储态对应的标准编写验证电压。

[0010] 进一步地，在判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态之前，所述方法还包括：

[0011] 判断目标字线是否为当前物理块的起始字线0；

[0012] 当目标字线不是当前物理块的起始字线0时，执行所述判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态的操作。

[0013] 进一步地，所述方法还包括：

[0014] 当目标字线为当前物理块的起始字线0时，采用与待写入的存储态对应的标准编写验证电压对目标字线进行数据写入。

[0015] 进一步地，所述方法还包括：

[0016] 预先配置存储态列表，所述存储态列表用于记录最新完成数据写入的字线的存储态。

[0017] 进一步地，所述获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态，包括：

[0018] 查找所述存储态列表以获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态。

[0019] 进一步地，所述方法还包括：

[0020] 在完成目标字线的数据写入后更新存储态列表，以将目标字线的存储态记录到存储态列表。

[0021] 进一步地，所述当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，包括：

[0022] 当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态为擦除态时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入。

[0023] 第二方面，本发明还提供一种NAND 闪存的数据写入装置，所述装置包括：

[0024] 判断模块，用于判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态，目标字线为当前待写入字线；

[0025] 获取模块，用于若目标字线的目标存储单元的待写入存储态为NAND 闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态；

[0026] 控制模块，用于当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，所述优化编写验证电压大于最高存储态对应的标准编写验证电压。

[0027] 进一步地，所述判断模块，还用于在判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态之前，判断目标字线是否为当前物理块的起始字线0；当目标字线不是当前物理块的起始字线0时，执行所述判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态的操作。

[0028] 进一步地，所述控制模块，还用于当目标字线为当前物理块的起始字线0时，采用与待写入的存储态对应的标准编写验证电压对目标字线进行数据写入。

[0029] 第三方面，本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上NAND 闪存的数据写入方法的步骤。

[0030] 第四方面，本发明还提供了一种存储设备，包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上NAND 闪存的数据写入方法的步骤。

[0031] 本发明实施例提供的NAND 闪存的数据写入方法、装置、存储介质及存储设备，通过增加1个优化编写验证电压，优化编写验证电压大于最高存储态对应的标准编写验证电压，例如：MLC在原始编写验证电压V1到V3基础上增加V4，TLC在原始编写验证电压V1到V7基础上增加V8，QLC在原始编写验证电压V1到V15基础上增加V16等，对即将写入的字线n的存储态与字线n‑1的存储态进行对比，当目标字线的目标存储单元的待写入存储态是为NAND 闪存的最高存储态，且与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，使得存储单元阈值电压增高，高的阈值电压可以获得更长的数据保留时间，从而提高闪存数据可靠性，而且还能够增大读取窗口，从而减缓最差情况（最高态P7搭配最低态E）的数据出错。

[0032] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

[0033] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

[0034] 图1为单位存储、两位存储和三位存储的闪存阈值电压分布示意图；

[0035] 图2为NAND写入TLC的初始阈值电压分布与数据保持一段时间后的阈值电压分布对比示意图；

[0036] 图3为TLC的读取电压与编写验证电压的分布示意图；

[0037] 图4为本发明实施例提供的NAND 闪存的数据写入方法流程图；

[0038] 图5为以优化编写验证电压写入P7态的电压分布示意图；

[0039] 图6为本发明实施例提供的NAND 闪存的数据写入装置的结构框图。

具体实施方式

[0040] 下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

[0041] 本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。

[0042] 本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语），具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非被特定定义，否则不会用理想化或过于正式的含义来解释。

[0043] 图4示意性示出了本发明一个实施例的NAND 闪存的数据写入方法的流程图。参照图4，本发明实施例的NAND 闪存的数据写入方法具体包括以下步骤：

[0044] S11、判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态，目标字线为当前待写入字线。

[0045] 本发明实施例中，以三位存储（TLC：Trinary‑Level Cell）为例进行说明，TLC闪存有1个擦除态（E）和7个编程态即存储态（P1,P2,P3,P4,P5,P6,P7）, 而存储层的电子多少排列顺序为P7>P6>P5>P4>P3>P2>P1>E，即P7为最高存储态。

[0046] S12、若目标字线的目标存储单元的待写入存储态为NAND 闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态。

[0047] S13、当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，所述优化编写验证电压大于最高存储态对应的标准编写验证电压。

[0048] 在一个优选实施例中，所述当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，具体包括：当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态为擦除态时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入。

[0049] 本发明实施例以NAND TLC分布为例，现有的写入方式有7个标准编写验证电压V1到V7，本发明在现有的7个编写验证电压的基础上增加1个编写验证电压V8即优化编写验证电压，V8电压高于V7，当存储单元要写入最高态P7时，且判断与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，例如前一个字线的存储态为擦除态E，则将V8作为当前存储单元的编写验证电压。如此情况该存储单元阈值电压会偏高，高的阈值电压可以获得更长的数据保留时间，从而提高闪存数据可靠性。如图5所示，以V8为编写验证电压写入的P7态电压分布（虚线）偏高，V8与R7差值，也即读取窗口也比V7‑R7的读取窗口大，从而能够减缓最差情况（最高态P7搭配最低态E）的数据出错。

[0050] 可选地，新增的优化编写验证电压比现有的最高存储态对应的标准编写验证电压高1到20步读取电压，不仅能够获得更长的数据保留时间，增大读取窗口，提高闪存数据可靠性，减少出错，还能避免优化编写验证电压太高会加速闪存器件退化能力。例如，闪存的读取电压步长为10mv, 那么比现有的最高存储态对应的标准编写验证电压高10mv到200mv之间。读电压步长由闪存原厂在闪存内部定义。

[0051] 本发明实施例中，预先配置存储态列表，所述存储态列表如表1所示，用于记录最新完成数据写入的字线的存储态。

[0052] 表1存储态列表

[0053]

[0054] 进一步地，步骤S12中的获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态，具体实现方式如下：查找所述存储态列表以获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态。具体的，前一个字线上与目标字线在同一位线对应的存储单元即为临近的存储单元。

[0055] 本发明实施例中，在判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态之前，预先判断目标字线是否为当前物理块的起始字线0，当目标字线不是当前物理块的起始字线0时，执行所述判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态的操作。当目标字线为当前物理块的起始字线0时，采用与待写入的存储态对应的标准编写验证电压对目标字线进行数据写入。

[0056] 进一步地，在完成目标字线的数据写入后更新存储态列表，以将目标字线各个存储单元的存储态记录到存储态列表。

[0057] 下面通过一个示例对本发明NAND 闪存的数据写入方法进行详细说明。

[0058] 接收主机的数据写入的请求，当主机数据写入的请求发出后，字线n所有存储单元的存储态确定；

[0059] 判断字线n是否为当前写入块（Block）的起始字线0（WL0），如果是起始字线0，对该字线n进行数据写入，数据写完后更新字线n存储态列表，该存储态列表记录了字线n每个存储单元的存储态；

[0060] 如果字线n不是当前写入块（Block）的起始字线0，比较字线n写入存储态以及字线n‑1的存储态列表，如字线n写入存储态为P7态而临近层字线n‑1为E态，则存储单元P7态的写入采用编写验证电压V8，表2为编写验证电压规则表：

[0061] 表2 编写验证电压规则表

[0062]

[0063] 然后将上述步骤中生成字线n的数据写入分布写入闪存中并更新字线n存储态列表；

[0064] 继续下一个字线数据的写入，直到该块数据全部写完，则清空存储态列表；如该块未全部写完，继续保存最后的存储态列表以便下次数据写入时对比。

[0065] 具体的，本实施例中通过增加1个最高编写验证电压作为优化编写验证电压，如MLC在原始编写验证电压V1到V3基础上增加V4，TLC在原始编写验证电压V1到V7基础上增加V8，QLC在原始编写验证电压V1到V15基础上增加V16。对即将写入的目标字线n的存储态与前一个字线n‑1的存储态进行对比，当字线n为最高态而临近层字线n‑1为最低态时，该字线n的存储单元编写电压采用新增的编写验证电压；

[0066] 需要说明的是，本申请不限于仅仅是最高态和最低态组合，最高态与低态的组合也可采用新增编写验证电压编写，如TLC 最高态P7与低态E，P1，P2，P3组合，也可采用新增编写验证电压进行最高态P7写入。

[0067] 对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

[0068] 图6示意性示出了本发明一个实施例的NAND 闪存的数据写入装置的结构示意图。参照图6，本发明实施例的NAND 闪存的数据写入装置具体包括判断模块201、获取模块202以及控制模块203，其中：

[0069] 判断模块201，用于判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态，目标字线为当前待写入字线；

[0070] 获取模块202，用于若目标字线的目标存储单元的待写入存储态为NAND 闪存的最高存储态，则获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态；

[0071] 控制模块203，用于当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，所述优化编写验证电压大于最高存储态对应的标准编写验证电压。

[0072] 本发明实施例中，判断模块201，还用于在判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态之前，判断目标字线是否为当前物理块的起始字线0；当目标字线不是当前物理块的起始字线0时，执行所述判断目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态的操作。

[0073] 本发明实施例中，控制模块203，还用于当目标字线为当前物理块的起始字线0时，采用与待写入的存储态对应的标准编写验证电压对目标字线进行数据写入。

[0074] 本发明实施例中，所述装置还包括附图中未示出的配置模块，用于预先配置存储态列表，所述存储态列表用于记录最新完成数据写入的字线的存储态。

[0075] 进一步地，获取模块202，具体用于查找所述存储态列表以获取与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态。

[0076] 进一步地，所述配置模块，还用于在控制模块203完成目标字线的数据写入后更新存储态列表，以将目标字线的存储态记录到存储态列表。

[0077] 本发明实施例中，控制模块203，具体用于当与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态为擦除态时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入。

[0078] 对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

[0079] 此外，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述NAND 闪存的数据写入方法的步骤。

[0080] 本实施例中，所述NAND 闪存的数据写入方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read‑Only Memory）、随机存取存储器（RAM，Random Access Memory）、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。

[0081] 此外，本发明实施例还提供了一种存储设备，包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上NAND 闪存的数据写入方法的步骤。例如图4所示的步骤S11 S13。~

[0082] 在一个具体实施例中，存储设备为固态硬盘SSD。

[0083] 本发明实施例提供的NAND 闪存的数据写入方法、装置、存储介质及存储设备，通过增加1个优化编写验证电压，优化编写验证电压大于最高存储态对应的标准编写验证电压，例如：MLC在原始编写验证电压V1到V3基础上增加V4，TLC在原始编写验证电压V1到V7基础上增加V8，QLC在原始编写验证电压V1到V15基础上增加V16等，对即将写入的字线n的存储态与字线n‑1的存储态进行对比，当目标字线的目标存储单元的待写入存储态是否为NAND 闪存的最高存储态，且与目标字线相邻的前一个字线上与目标存储单元临近的存储单元的存储态低于预设的存储态阈值时，采用预设的优化编写验证电压对目标存储单元进行最高存储态的写入，使得存储单元阈值电压增高，高的阈值电压可以获得更长的数据保留时间，从而提高闪存数据可靠性，而且还能够增大读取窗口，从而减缓最差情况（最高态P7搭配最低态E）的数据出错。

[0084] 此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

[0085] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。