耐高压的EFUSE烧写单元、电路及烧写读取方法

摘要

本申请公开了一种耐高压的EFUSE烧写单元、电路及烧写读取方法，属于集成电路设计技术领域。EFUSE烧写单元中第一EFUSE的第二端分别与第一NMOS管的漏极和第二NMOS管的源极相连；第一NMOS管的栅极与偏置电压端相连，第一NMOS管的源极与第一开关的漏极相连，第一开关的栅极与第一控制端相连，第一开关的源极接地；第二NMOS管的栅极与偏置电压端相连，第二NMOS管的漏极与第二开关的源极相连，第二开关的栅极与第二控制端相连；EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。本申请避免高烧写电压对烧写链路上所有NMOS管造成的损坏，使EFUSE烧写单元具有耐高烧写电压的功能。

权利要求

1.一种耐高压的EFUSE烧写单元，其特征在于，所述EFUSE烧写单元包括第一EFUSE、第一NMOS管、第二NMOS管、第一开关和第二开关；

所述第一EFUSE的第一端作为所述EFUSE烧写单元的第一端，所述第一EFUSE的第二端分别与所述第一NMOS管的漏极和所述第二NMOS管的源极相连；

所述第一NMOS管的栅极与偏置电压端相连，所述第一NMOS管的源极与所述第一开关的漏极相连，所述第一开关的栅极与第一控制端相连，所述第一开关的源极接地；

所述第二NMOS管的栅极与所述偏置电压端相连，所述第二NMOS管的漏极与所述第二开关的源极相连，所述第二开关的栅极与第二控制端相连，所述第二开关的漏极作为所述EFUSE烧写单元的第二端；

在通过所述偏置电压端打开所述第一NMOS管和所述第二NMOS管时，能够降低施加在所述第一开关和所述第二开关上的电压，以使所述EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。

2.一种耐高压的EFUSE烧写读取电路，其特征在于，所述EFUSE烧写读取电路包括第一电流源、第二电流源、EFUSE读取单元、运算放大器和M个如权利要求1所述的EFUSE烧写单元，M≥1；

所述第一电流源的输出端与所述EFUSE读取单元的第一端相连于第一节点，所述第一节点与所述运算放大器的负输入端相连，所述EFUSE读取单元的第二端接地；

所述第二电流源的输出端与所述M个EFUSE烧写单元的第二端都相连于第二节点，所述第二节点与所述运算放大器的正输入端相连；

所述M个EFUSE烧写单元的第一端都与所述EFUSE烧写读取电路的烧写端相连；

所述运算放大器的输出端与所述EFUSE烧写读取电路的读取端相连；

所述EFUSE读取单元包括：第二EFUSE、电阻、第三NMOS管和第三开关；

所述第二EFUSE的第一端作为所述EFUSE读取单元的第二端，所述第二EFUSE的第二端与所述电阻的第一端相连，所述电阻的第二端与所述第三NMOS管的源极相连；

所述第三NMOS管的栅极与所述偏置电压端相连，所述第三NMOS管的漏极与所述第三开关的源极相连；

所述第三开关的栅极与所述第二控制端相连，所述第三开关的漏极作为所述EFUSE读取单元的第一端。

3.根据权利要求2所述的耐高压的EFUSE烧写读取电路，其特征在于，所述第一电流源和所述第二电流源中的电流大小相等。

4.一种EFUSE烧写读取电路的烧写读取方法，其特征在于，用于如权利要求2或3所述的耐高压的EFUSE烧写读取电路中，所述方法包括：当烧写第i个EFUSE烧写单元中的第一EFUSE时，通过所述第i个EFUSE烧写单元中的第一控制端控制所述第i个EFUSE烧写单元中的第一开关打开，通过所述第二控制端控制所述第i个EFUSE烧写单元中的第二开关和所述EFUSE读取单元中的第三开关关闭，通过所述偏置电压端控制所述第i个EFUSE烧写单元中的第一NMOS管打开，通过在所述烧写端施加电压对所述第i个EFUSE烧写单元中的第一EFUSE进行烧写，通过其他EFUSE烧写单元中的第一控制端控制对应的EFUSE烧写单元中第一开关关闭；

当读取第i个EFUSE烧写单元中的第一EFUSE时，通过所述第i个EFUSE烧写单元中的第一控制端控制所述第i个EFUSE烧写单元中的第一开关关闭，通过所述第二控制端控制所述第i个EFUSE烧写单元中的第二开关和所述EFUSE读取单元中的第三开关打开，通过所述第一电流源向所述第一节点注入电流，通过所述第二电流源向所述第二节点注入电流，通过所述运算放大器比较所述第一节点和所述第二节点之间的电压差，并输出读取结果，所述读取结果用于指示所述第i个EFUSE烧写单元中的第一EFUSE是否被烧写。

5.根据权利要求4所述的方法，其特征在于，

当所述第i个EFUSE烧写单元中的第一EFUSE未被烧写时，所述读取结果为低电平信号；

当所述第i个EFUSE烧写单元中的第一EFUSE被烧写时，所述读取结果为高电平信号。

6.根据权利要求4或5所述的方法，其特征在于，

当所述第i个EFUSE烧写单元中的第一EFUSE未被烧写时，所述第二节点与所述第一节点之间的电压差为‑IB×RB，所述IB为所述电流，所述RB为所述电阻的阻值；

当所述第i个EFUSE烧写单元中的第一EFUSE被烧写时，所述第二节点与所述第一节点之间的电压差为IB×（ΔRE‑RB），所述IB为所述电流，所述ΔRE为所述第i个EFUSE烧写单元中的第一EFUSE被烧写前后的电阻差值的绝对值，所述RB为所述电阻的阻值。

说明书

耐高压的EFUSE烧写单元、电路及烧写读取方法

技术领域

[0001] 本发明实施例涉及集成电路设计技术领域，特别涉及一种耐高压的EFUSE烧写单元、电路及烧写读取方法。

背景技术

[0002] EFUSE（电熔丝）作为集成电路里常见的非易失性存储器件，被广泛应用于芯片的编码、加密、配置等电路中。EFUSE的特点是：若不对EFUSE的两端进行烧写，则其表现出低电阻特性；若对EFUSE的两端加一个合适的电压并持续一段适度的时间进行烧写，则其表现出高电阻特性，且在这两种情况下，EFUSE的电阻值存在数量级的差异，如图1所示。

[0003] 图2示出了一种利用EFUSE烧写特点来改变VIT端口的电阻特性的电路图。图2中，电阻R1的一端、R2的一端和R3的一端依次串联，R1的另一端接地，R3的另一端接VIT端口，RE0与R1并联，RE1与R2并联，且R1、R2、RE0和RE1的共同连接点接VFS0，R2、R3和RE1的共同连接点接VFS1。通过VFS0和地之间连通对RE0进行烧写或通过VFS0和VFS1之间连通对RE1进行烧写，即可改变VIT端口的电阻特性。这样，可以通过对可变动的电阻值进行识别判断，就可以实现通过烧写EFUSE来调整电路的功能或性能。但是上述电路中可调的EFUSE数量较少，而需要用来施加烧写电压的接口过多，存在扩展不方便和消耗焊盘资源较多的问题。

[0004] 图3示出了一种典型的EFUSE开关矩阵电路。图3中，每一个子单元里包含烧写NMOS（N‑Metal‑Oxide‑Semiconductor，N型金属‑氧化物‑半导体）管M1，读取NMOS管M2和EFUSE管RE，i的取值为从0到n。其中，RE的一端、M1的漏端和M2的源端相连，RE的另一端接VFS，M1的栅接WT，M1的源接地，M2的栅接RD，M2的漏接V1节点，比较支路中M3的栅接RD，M3的漏接V2节点，M3的源接电阻RC的一端，RC的另一端接地。两路大小为IB的电流IB1和IB2分别接V1节点和V2节点，OPA（Operational Amplifier，运算放大器）的正输入端接V1节点，负输入端接V2节点，输出端接VO节点。烧写时，先控制所有RD来关闭所有的M2，当需要烧写第i个子单元中的EFUSE时，通过控制WT来打开M1，在VFS端施加电压，这样VFS、RE、M1和地之间就形成了电流通路，对RE进行烧写。读取时，VFS接地，先控制所有WT来关闭所有的M1，当需要读取第i个子单元中的EFUSE时，通过控制RD来打开M2，控制RD来打开M3，此时电流IB1流过M2和RE到地，在V1节点处形成一个电压V1，电流IB2流过M3和RC到地，在V2节点处形成一个电压V2。由于RC的取值介于RE烧写前后两种电阻值的中间合适位置，如图1中所示，所以，可以保证OPA能够通过判断电压V1和电压V2的大小来输出高低电平，以表示第i个子单元中的EFUSE是否被烧写。

[0005] 在上述EFUSE开关矩阵电路中，当烧写一个子单元时，不做烧写的剩余子单元里的WT和RD接地，RE上没有电流流过，这样VFS端的电压就直接加在了关闭的M1的漏端和M2的源端，此时M1的漏源电压差为VFS，漏栅电压差为VFS，M2管的栅源电压差为VFS。若此时VFS端的电压超过了M1和M2的可靠工作电压VBD，会对M1和M2造成不可逆的损坏，使得EFUSE开关矩阵电路不能正常工作。

发明内容

[0006] 本发明实施例提供了一种耐高压的EFUSE烧写单元、电路及烧写读取方法，用于解决EFUSE开关矩阵电路不能耐高烧写电压的问题。所述技术方案如下：

[0007] 第一方面，提供了一种耐高压的EFUSE烧写单元，所述EFUSE烧写单元包括第一EFUSE、第一NMOS管、第二NMOS管、第一开关和第二开关；

[0008] 所述第一EFUSE的第一端作为所述EFUSE烧写单元的第一端，所述第一EFUSE的第二端分别与所述第一NMOS管的漏极和所述第二NMOS管的源极相连；

[0009] 所述第一NMOS管的栅极与偏置电压端相连，所述第一NMOS管的源极与所述第一开关的漏极相连，所述第一开关的栅极与第一控制端相连，所述第一开关的源极接地；

[0010] 所述第二NMOS管的栅极与所述偏置电压端相连，所述第二NMOS管的漏极与所述第二开关的源极相连，所述第二开关的栅极与第二控制端相连，所述第二开关的漏极作为所述EFUSE烧写单元的第二端；

[0011] 所述EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。

[0012] 第二方面，提供了一种耐高压的EFUSE烧写读取电路，所述EFUSE烧写读取电路包括第一电流源、第二电流源、EFUSE读取单元、运算放大器和M个如上所述的EFUSE烧写单元，M≥1；

[0013] 所述第一电流源的输出端与所述EFUSE读取单元的第一端相连于第一节点，所述第一节点与所述运算放大器的负输入端相连，所述EFUSE读取单元的第二端接地；

[0014] 所述第二电流源的输出端与所述M个EFUSE烧写单元的第二端都相连于第二节点，所述第二节点与所述运算放大器的正输入端相连；

[0015] 所述M个EFUSE烧写单元的第一端都与所述EFUSE烧写读取电路的烧写端相连；

[0016] 所述运算放大器的输出端与所述EFUSE烧写读取电路的读取端相连；

[0017] 所述EFUSE读取单元包括：第二EFUSE、电阻、第三NMOS管和第三开关；

[0018] 所述第二EFUSE的第一端作为所述EFUSE读取单元的第二端，所述第二EFUSE的第二端与所述电阻的第一端相连，所述电阻的第二端与所述第三NMOS管的源极相连；

[0019] 所述第三NMOS管的栅极与所述偏置电压端相连，所述第三NMOS管的漏极与所述第三开关的源极相连；

[0020] 所述第三开关的栅极与所述第二控制端相连，所述第三开关的漏极作为所述EFUSE读取单元的第一端。

[0021] 在一个可选的实施方式中，第一电流源和所述第二电流源中的电流大小相等。

[0022] 第三方面，提供了一种EFUSE烧写读取电路的烧写读取方法，用于如上所述的耐高压的EFUSE烧写读取电路中，所述方法包括：

[0023] 当烧写第i个EFUSE烧写单元中的第一EFUSE时，通过所述第i个EFUSE烧写单元中的第一控制端控制所述第i个EFUSE烧写单元中的第一开关打开，通过所述第二控制端控制所述第i个EFUSE烧写单元中的第二开关和所述EFUSE读取单元中的第三开关关闭，通过所述偏置电压端控制所述第i个EFUSE烧写单元中的第一NMOS管打开，通过在所述烧写端施加电压对所述第i个EFUSE烧写单元中的第一EFUSE进行烧写，通过其他EFUSE烧写单元中的第一控制端控制对应的EFUSE烧写单元中第一开关关闭；

[0024] 当读取第i个EFUSE烧写单元中的第一EFUSE时，通过所述第i个EFUSE烧写单元中的第一控制端控制所述第i个EFUSE烧写单元中的第一开关关闭，通过所述第二控制端控制所述第i个EFUSE烧写单元中的第二开关和所述EFUSE读取单元中的第三开关打开，通过所述第一电流源向所述第一节点注入电流，通过所述第二电流源向所述第二节点注入电流，通过所述运算放大器比较所述第一节点和所述第二节点之间的电压差，并输出读取结果，所述读取结果用于指示所述第i个EFUSE烧写单元中的第一EFUSE是否被烧写。

[0025] 在一个可选的实施方式中，当所述第i个EFUSE烧写单元中的第一EFUSE未被烧写时，所述读取结果为低电平信号；

[0026] 当所述第i个EFUSE烧写单元中的第一EFUSE被烧写时，所述读取结果为高电平信号。

[0027] 在一个可选的实施方式中，当所述第i个EFUSE烧写单元中的第一EFUSE未被烧写时，所述第二节点与所述第一节点之间的电压差为‑IB×RB，所述IB为所述电流，所述RB为所述电阻的阻值；

[0028] 当所述第i个EFUSE烧写单元中的第一EFUSE被烧写时，所述第二节点与所述第一节点之间的电压差为IB×（ΔRE‑RB），所述IB为所述电流，所述ΔRE为所述第i个EFUSE烧写单元中的第一EFUSE被烧写前后的电阻差值的绝对值，所述RB为所述电阻的阻值。

[0029] 本发明实施例提供的技术方案的有益效果至少包括：

[0030] 由于第一EFUSE和第一开关之间串联有第一NMOS管，第一EFUSE和第二开关之间串联有第二NMOS管，这样，可以在不烧写第一EFUSE时，通过偏置电压端打开第一NMOS管和第二NMOS管，从而可以降低施加在第一开关和第二开关上的电压，避免高烧写电压对烧写链路上所有NMOS管造成的损坏，使得EFUSE烧写单元具有耐高烧写电压的功能。假设NMOS管的可靠工作电压为VBD，则第一开关的可靠性由漏栅和漏源电压VB‑VTHN≦VBD决定，第一NMOS管和第二NMOS管的可靠性由漏(源)栅电压VFS‑VB≦VBD和漏源电压VFS‑(VB‑VTHN)≦VBD决定，对上述公式进行变换可以得到，EFUSE烧写单元的第一端接烧写端VFS的最大取值为VBD+VB‑VTHN≦2VBD，即， VFS最大电压为2VBD，也就是说，EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。

[0031] EFUSE烧写读取电路中包括EFUSE读取单元和M个EFUSE烧写单元，可以实现对多个EFUSE烧写单元中的第一EFUSE进行烧写，从而可以调整电路的功能或性能。

附图说明

[0032] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0033] 图1是EFUSE烧写前后电阻值的示意图；

[0034] 图2是现有技术中的第一种EFUSE烧写读取电路的示意图；

[0035] 图3是现有技术中的第二种EFUSE烧写读取电路的示意图；

[0036] 图4是本发明一个实施例中的一种耐高压的EFUSE烧写单元的示意图；

[0037] 图5是本发明一个实施例中的一种耐高压的EFUSE烧写读取电路的示意图；

[0038] 图6是本发明一个实施例中的一种耐高压的EFUSE烧写读取矩阵的示意图；

[0039] 图7是本发明一个实施例中的一种EFUSE烧写读取电路的烧写读取方法的流程图。

具体实施方式

[0040] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

[0041] 请参考图4，图4示出了一种耐高压的EFUSE烧写单元，该EFUSE烧写单元包括第一EFUSE RE1、第一NMOS管M5、第二NMOS管M3、第一开关M6和第二开关M4。

[0042] 第一EFUSE RE1的第一端作为EFUSE烧写单元的第一端，第一EFUSE RE1的第二端分别与第一NMOS管M5的漏极和第二NMOS管M3的源极相连。第一NMOS管M5的栅极与偏置电压端VB相连，第一NMOS管M5的源极与第一开关M6的漏极相连，第一开关M6的栅极与第一控制端WT相连，第一开关M6的源极接地。第二NMOS管M3的栅极与偏置电压端VB相连，第二NMOS管M3的漏极与第二开关M4的源极相连，第二开关M4的栅极与第二控制端RD相连，第二开关M4的漏极作为EFUSE烧写单元的第二端。EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。

[0043] 如图4所示，第一EFUSE RE1的第二端分别与第一NMOS管M5的漏极和第二NMOS管M3的源极相连于第三节点V4，第一NMOS管M5的源极与第一开关M6的漏极相连于第四节点VN1，第一NMOS管M5的栅极与偏置电压端VB相连，第二NMOS管M3的漏极与第二开关M4的源极相连于第五节点VN2，第二NMOS管M3的栅极与偏置电压端VB相连。

[0044] 以EFUSE烧写单元的第一端接烧写端VFS为例，则在VFS上电之初，第四节点VN1和第五节点VN2的节点电压为0，在VFS上电之后，通过偏置电压端VB控制第一NMOS管M5和第二NMOS管M3打开，并对第四节点VN1和第五节点VN2进行充电，直至第四节点VN1和第五节点VN2的节点电压升高到VB‑VTHN时，控制第一NMOS管M5和第二NMOS管M3关闭，VTHN为NMOS管的阈值电压。此时，假设NMOS管的可靠工作电压为VBD，则第一开关M6的可靠性由漏栅和漏源电压VB‑VTHN≦VBD决定，第一NMOS管M5和第二NMOS管M3的可靠性由漏(源)栅电压VFS‑VB≦VBD和漏源电压VFS‑(VB‑VTHN)≦VBD决定。对上述公式进行变换可以得到，VFS的最大取值为VBD+VB‑VTHN≦2VBD。即，VFS最大电压为2VBD。

[0045] 本实施例提供的EFUSE烧写单元与相关技术中不耐高压的EFUSE开关矩阵电路相比，在具有相同的可靠工作电压的开关器件的前提下可以采用更高的烧写电压进行烧写，比如2.5V的NMOS管可以采用5.0V的烧写电压；在具有相同的烧写电压的前提下可以采用低压的开关器件，比如3.6V的烧写电压可以采用1.8V的NMOS管。

[0046] 综上所述，本实施例的耐高压的EFUSE烧写单元，由于第一EFUSE和第一开关之间串联有第一NMOS管，第一EFUSE和第二开关之间串联有第二NMOS管，这样，可以在不烧写第一EFUSE时，通过偏置电压端打开第一NMOS管和第二NMOS管，从而可以降低施加在第一开关和第二开关上的电压，避免高烧写电压对烧写链路上所有NMOS管造成的损坏，使得EFUSE烧写单元具有耐高烧写电压的功能。即，EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。

[0047] 请参考图5，图5示出了一种耐高压的EFUSE烧写读取电路，该EFUSE烧写读取电路包括第一电流源IB1、第二电流源IB2、EFUSE读取单元510、运算放大器OPA和M个如图5所示的EFUSE烧写单元520，M≥1。

[0048] 第一电流源IB1的输出端与EFUSE读取单元510的第一端相连于第一节点V1，第一节点V1与运算放大器OPA的负输入端相连，EFUSE读取单元510的第二端接地。第二电流源IB2的输出端与M个EFUSE烧写单元520的第二端都相连于第二节点V2，第二节点V2与运算放大器OPA的正输入端相连。M个EFUSE烧写单元520的第一端都与EFUSE烧写读取电路的烧写端VFS相连。运算放大器OPA的输出端与EFUSE烧写读取电路的读取端VO相连；

[0049] EFUSE读取单元510可以包括：第二EFUSE RE0、电阻RB、第三NMOS管M1和第三开关M2；第二EFUSE RE0的第一端作为EFUSE读取单元510的第二端，第二EFUSE RE0的第二端与电阻RB的第一端相连，电阻RB的第二端与第三NMOS管M1的源极相连；第三NMOS管M1的栅极与偏置电压端VB相连，第三NMOS管M1的漏极与第三开关M2的源极相连；第三开关M2的栅极与第二控制端RD相连，第三开关M2的漏极作为EFUSE读取单元510的第一端。其中，M1‑M6一般取相同的尺寸。

[0050] 下面对EFUSE烧写读取电路的烧写原理和读取原理进行介绍。

[0051] 图5中示出的EFUSE烧写读取电路中只包含一个EFUSE烧写单元520，当需要烧写第一EFUSE RE1时，通过第一控制端WT控制第一开关M6打开，通过第二控制端RD控制第二开关M4和第三开关M2关闭，通过偏置电压端VB控制第一NMOS管M5打开，这样，通过在烧写端VFS施加电压，使得VFS与地之间形成电流通路，电流流经第一EFUSE RE1、第一NMOS管M5和第一开关M6到地，从而可以对第一EFUSE RE1进行烧写。

[0052] 当需要读取第一EFUSE RE1时，烧写端VFS接地，通过第一控制端WT控制第一开关M6关闭，通过第二控制端RD控制第二开关M4和第三开关M2打开，通过第一电流源IB1向第一节点V1注入电流，通过第二电流源IB2向第二节点V2注入电流，通过运算放大器OPA比较第一节点V1和第二节点V2之间的电压差，并输出读取结果，该读取结果用于指示第一EFUSE RE1是否被烧写。

[0053] 当第一EFUSE RE1未被烧写时，第二节点V2与第一节点V1之间的电压差为‑IB×RB，IB为电流，RB为电阻RB的阻值，此时的读取结果为低电平信号；当第一EFUSERE1被烧写时，第二节点与第一节点之间的电压差为IB×（ΔRE‑RB），IB为电流，ΔRE为第一EFUSE被烧写前后的电阻差值的绝对值，RB为电阻RB的阻值，此时的读取结果为高电平信号。

[0054] 综上所述，本实施例的耐高压的EFUSE烧写读取电路，由于EFUSE烧写读取电路中包括EFUSE读取单元和M个EFUSE烧写单元，所以，可以实现对多个EFUSE烧写单元中的第一EFUSE进行烧写，从而可以调整电路的功能或性能。

[0055] 图5中仅以EFUSE烧写读取电路中包含一个EFUSE烧写单元520为例进行了说明，当EFUSE烧写读取电路中包括M个EFUSE烧写单元520，且M=n+1时，请参考图6所示的EFUSE烧写读取电路。

[0056] 请参考图7，图7示出了一种EFUSE烧写读取电路的烧写读取方法，用于上述耐高压的EFUSE烧写读取电路中，该方法包括：

[0057] 步骤701，当烧写第i个EFUSE烧写单元中的第一EFUSE时，通过第i个EFUSE烧写单元中的第一控制端控制第i个EFUSE烧写单元中的第一开关打开，通过第二控制端控制第i个EFUSE烧写单元中的第二开关和EFUSE读取单元中的第三开关关闭，通过偏置电压端控制第i个EFUSE烧写单元中的第一NMOS管打开，通过在烧写端施加电压对第i个EFUSE烧写单元中的第一EFUSE进行烧写，通过其他EFUSE烧写单元中的第一控制端控制对应的EFUSE烧写单元中第一开关关闭。

[0058] 以需要烧写第一个EFUSE烧写单元中的第一EFUSE RE1<0>为例，通过第一控制端WT<0>控制第一开关M6<0>打开，通过第二控制端RD<0>控制第二开关M4<0>关闭，通过第二控制端RD控制第三开关M2关闭，通过偏置电压端VB控制第一NMOS管M5<0>打开，这样，通过在烧写端VFS施加电压，使得VFS与地之间形成电流通路，电流流经第一EFUSE RE1<0>、第一NMOS管M5<0>和第一开关M6<0>到地，从而可以对第一EFUSE RE1<0>进行烧写。其中，第二控制端RD<0>和第二控制端RD相同。

[0059] 步骤702，当读取第i个EFUSE烧写单元中的第一EFUSE时，通过第i个EFUSE烧写单元中的第一控制端控制第i个EFUSE烧写单元中的第一开关关闭，通过第二控制端控制第i个EFUSE烧写单元中的第二开关和EFUSE读取单元中的第三开关打开，通过第一电流源向第一节点注入电流，通过第二电流源向第二节点注入电流，通过运算放大器比较第一节点和第二节点之间的电压差，并输出读取结果，读取结果用于指示第i个EFUSE烧写单元中的第一EFUSE是否被烧写。

[0060] 以需要读取第一个EFUSE烧写单元中的第一EFUSE RE1<0>为例，烧写端VFS接地，通过第一控制端WT<0>控制第一开关M6<0>关闭，通过第二控制端RD<0>控制第二开关M4<0>打开，通过第二控制端RD控制第三开关M2打开，通过第一电流源IB1向第一节点V1注入电流，通过第二电流源IB2向第二节点V2注入电流，通过运算放大器OPA比较第一节点V1和第二节点V2之间的电压差，并输出读取结果，该读取结果用于指示第一EFUSE RE1<0>是否被烧写。其中，第二控制端RD<0>和第二控制端RD相同。

[0061] 需要说明的第一点是，当第i个EFUSE烧写单元中的第一EFUSE未被烧写时，读取结果为低电平信号；当第i个EFUSE烧写单元中的第一EFUSE被烧写时，读取结果为高电平信号。

[0062] 需要说明的第二点是，当第i个EFUSE烧写单元中的第一EFUSE未被烧写时，第二节点与第一节点之间的电压差为‑IB×RB，IB为电流，RB为电阻的阻值；当第i个EFUSE烧写单元中的第一EFUSE被烧写时，第二节点与第一节点之间的电压差为IB×（ΔRE‑RB），IB为电流，ΔRE为第i个EFUSE烧写单元中的第一EFUSE被烧写前后的电阻差值的绝对值，RB为电阻的阻值。

[0063] 综上所述，本实施例提供的EFUSE烧写读取电路的烧写读取方法，由于EFUSE烧写读取电路中包括EFUSE读取单元和M个EFUSE烧写单元，所以，可以实现对多个EFUSE烧写单元中的第一EFUSE进行烧写，从而可以调整电路的功能或性能。

[0064] 以上所述并不用以限制本发明实施例，凡在本发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。