信号放大电路

摘要

本发明公开了一种信号放大电路，包括：JFET电流源单元，用于接收输入信号，并对输入信号中的噪声信号进行滤除处理和对有用信号进行放大处理，输出增益有用信号；第一运算放大单元，输入端与JFET电流源单元的输出端连接，对增益有用信号进行放大输出；直流偏置单元，用于产生直流偏置电压；第二运算放大单元，第一输入端与直流偏置单元的输出端连接，第二输入端与JFET电流源单元的输出端连接，根据直流偏置电压设置并稳定JFET电流源单元的直流工作点；增益设置单元，与JFET电流源单元的控制端、第一运算放大单元的输出端和第二运算放大单元的输出端连接，根据第一运算放大单元的输出信号调节JFET电流源单元的放大倍数。

权利要求

1.一种信号放大电路，其特征在于，包括：

JFET电流源单元，所述JFET电流源单元用于接收输入信号，并对所述输入信号中的噪声信号进行滤除处理和对所述输入信号中的有用信号进行放大处理，输出增益有用信号；

第一运算放大单元，所述第一运算放大单元的输入端与所述JFET电流源单元的输出端连接，所述第一运算放大单元用于对所述增益有用信号进行放大输出；

直流偏置单元，所述直流偏置单元用于产生直流偏置电压；

第二运算放大单元，所述第二运算放大单元的第一输入端与所述直流偏置单元的输出端连接，所述第二运算放大单元的第二输入端与所述JFET电流源单元的输出端连接，所述第二运算放大单元用于根据所述直流偏置电压设置并稳定所述JFET电流源单元的直流工作点；

增益设置单元，所述增益设置单元分别与所述JFET电流源单元的控制端、所述第一运算放大单元的输出端和所述第二运算放大单元的输出端连接，所述增益设置单元用于根据所述第一运算放大单元的输出信号调节所述JFET电流源单元的放大倍数；

所述JFET电流源单元由分立元件JFET管基于CASCODE架构搭建而成；

所述JFET电流源单元，包括：

第一JFET管、第二JFET管、第三JFET管、第四JFET管、正电源、第一电阻、第二电阻、第三电阻，其中，所述正电源与所述第一电阻的一端连接，所述第一电阻的另一端与所述第二电阻、第三电阻的一端连接，所述第二电阻的另一端与所述第一JFET管的漏极连接，并形成第一节点，所述第三电阻的另一端与所述第二JFET管的漏极连接，并形成第二节点，所述第一JFET管的源极与所述第三JFET管的漏极连接，所述第二JFET管的源极与所述第四JFET管的漏极连接，从所述第三JFET管的栅极和所述第四JFET管的栅极引出所述JFET电流源单元的输入端的正负极，并从所述第一节点和所述第二节点引出所述JFET电流源单元的输出端的正负极；

所述第三JFET管的源极和所述第四JFET管的源极均与所述增益设置单元连接；

所述JFET电流源单元，还包括：

栅极偏置电源，与所述第一JFET管的栅极和所述第二JFET管的栅极连接，并形成第三节点，以提供栅极偏置电压。

2.根据权利要求1所述的信号放大电路，其特征在于，所述JFET电流源单元，还包括：串联连接的第一电容和第四电阻，串联后的一端接在所述第一节点上，另一端接在所述第二节点上，以降低所述输出信号的噪声。

3.根据权利要求1所述的信号放大电路，其特征在于，所述JFET电流源单元，还包括：第二电容、第五电阻，所述第五电阻的一端与所述栅极偏置电源连接，所述第五电阻的另一端和所述第二电容的一端连接在所述第三节点，所述第二电容的另一端接地，以降低所述栅极偏置电源提供的电压的纹波。

4.根据权利要求1所述的信号放大电路，其特征在于，所述电路还包括：

第六电阻、第七电阻，所述第六电阻的一端与所述第一节点连接，所述第七电阻的一端与所述第二节点连接，所述第六电阻的另一端和所述第七电阻的另一端与所述第二运算放大单元的第二输入端连接，以采集所述增益有用信号，并将其输入至所述第二运算放大单元的第一输入端。

5.根据权利要求1所述的信号放大电路，其特征在于，所述直流偏置单元，包括：

第一稳压管、第八电阻、第九电阻、第三电容、所述正电源，所述正电源与所述第一稳压管的负极连接，所述第一稳压管的正极与所述第八电阻和所述第九电阻的一端连接，所述第八电阻的另一端接地，所述第九电阻的另一端与所述第三电容的一端连接，并形成第四节点，所述第三电容的另一端接地，从所述第四节点引出所述直流偏置单元的输出端。

6.根据权利要求1所述的信号放大电路，其特征在于，所述增益设置单元，包括：

第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻，所述第十电阻的一端与所述第三JFET管的源极和所述第十二电阻的一端连接，所述第十电阻的另一端接地，所述第十二电阻的另一端与所述第十四电阻的一端连接，所述第十一电阻的一端与所述第十三电阻的一端和所述第四JFET管的源极连接，并形成第五节点，所述第十三电阻的另一端与所述第十四电阻的一端连接，所述第十四电阻的另一端与负电源连接。

7.根据权利要求6所述的信号放大电路，其特征在于，所述增益设置单元，还包括：

第四电容，所述第四电容的一端与所述第五节点连接，所述第四电容的另一端和所述第十一电阻的另一端连接并形成第六节点，从所述第六节点引出所述增益设置单元的输入端。

说明书

信号放大电路

技术领域

[0001] 本发明涉及信号放大技术领域，尤其涉及一种信号放大电路。

背景技术

[0002] 微弱信号检测技术是采用一系列信号处理方法，从噪声中检测出有用的微弱信号。在较低信噪比中检测微弱信号时，由于其自身特征信号本身十分微弱，因此需要尽量降
低采集信号的设备本身引入的噪声。相关技术中，成熟的集成运放在使用BJT（Bipolar 
Junction Transistor，双极结型晶体管）作为输入极时，可以实现非常低的输入电压噪声
谱密度。但是由于BJT的输入阻抗不高，无法满足高阻抗输入的情形。然而，在有些应用中，
需要采用高阻抗输入。当前市面上没有成熟的集成运放在JFET（Junction Field‑Effect 
Transistor，结型场效应晶体管）输入时，能够达到非常低的输入电压噪声谱密度，且1/f噪
声同样处于非常低的水平。

发明内容

[0003] 本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的目的在于提出一种信号放大电路，以实现在JFET输入的前提下的低噪声。

[0004] 为达到上述目的，本发明实施例提出了一种信号放大电路，包括：JFET电流源单元，所述JFET电流源单元用于接收输入信号，并对所述输入信号中的噪声信号进行滤除处
理和对所述输入信号中的有用信号进行放大处理，输出增益有用信号；第一运算放大单元，
所述第一运算放大单元的输入端与所述JFET电流源单元的输出端连接，所述第一运算放大
单元用于对所述增益有用信号进行放大输出；直流偏置单元，所述直流偏置单元用于产生
直流偏置电压；第二运算放大单元，所述第二运算放大单元的第一输入端与所述直流偏置
单元的输出端连接，所述第二运算放大单元的第二输入端与所述JFET电流源单元的输出端
连接，所述第二运算放大单元用于根据所述直流偏置电压设置并稳定所述JFET电流源单元
的直流工作点；增益设置单元，所述增益设置单元分别与所述JFET电流源单元的控制端、所
述第一运算放大单元的输出端和所述第二运算放大单元的输出端连接，所述增益设置单元
用于根据所述第一运算放大单元的输出信号调节所述JFET电流源单元的放大倍数。

[0005] 本发明实施例的信号放大电路，通过JFET电流源单元接收输入信号，并对输入信号中的噪声信号进行滤除处理，同时对输入信号中的有用信号进行放大处理以输出增益有
用信号，进而第一运算放大单元对增益有用信号进行放大输出得到输出信号，同时第二运
算放大单元利用直流偏置单元产生的直流偏置电压设置JFET电流源单元的直流工作点，并
利用增益有用信号稳定直流工作点，增益设置单元利用上述输出信号调节JFET电流源单元
的放大倍数，由此，可以实现在JFET输入的前提下的低噪声。

[0006] 本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

[0007] 图1是本发明一个实施例的信号放大电路的结构示意图；

[0008] 图2是本发明另一个实施例的信号放大电路的结构示意图；

[0009] 图3是本发明另一个实施例的信号放大电路的电路图。

具体实施方式

[0010] 下面参考附图描述本发明实施例的信号放大电路，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。参考附图描述的实施例是示例性
的，不能理解为对本发明的限制。

[0011] 为了实现在JFET输入的前提下的低输入电压噪声谱密度，可以采用多路集成运放并联的方式来搭建前置放大电路的方式来实现。多路集成运放并联的方案虽然也可以将输
入电压噪声谱密度降到足够低的水平，但是其需要较多数量的集成运放，一方面带来了成
本的增加，另一方面会增加电路板的面积和设计难度，尤其对于面积有限制的电路板中难
以应用。

[0012] 基于此，本发明提出一种信号放大电路。

[0013] 图1是本发明一个实施例的信号放大电路的结构示意图。

[0014] 如图1所示，信号放大电路10包括：JFET电流源单元11、第一运算放大单元12、直流偏置单元13、第二运算放大单元14、增益设置单元15。

[0015] 具体地，JFET电流源单元11用于接收输入信号，并对输入信号中的噪声信号进行滤除处理和对输入信号中的有用信号进行放大处理，输出增益有用信号；第一运算放大单
元12的输入端与JFET电流源单元11的输出端连接，第一运算放大单元12用于对增益有用信
号进行放大输出；直流偏置单元13用于产生直流偏置电压；第二运算放大单元14的第一输
入端与直流偏置单元13的输出端连接，第二运算放大单元14的第二输入端与JFET电流源单
元11的输出端连接，第二运算放大单元14用于根据直流偏置电压设置并稳定JFET电流源单
元11的直流工作点；增益设置单元15分别与JFET电流源单元11的控制端、第一运算放大单
元12的输出端和第二运算放大单元14的输出端连接，增益设置单元15用于根据第一运算放
大单元12的输出信号调节JFET电流源单元11的放大倍数。

[0016] 其中，参见图2，上述第一运算放大单元12内包括第一运算放大器，上述第二运算放大单元14内包括第二运算放大器。上述第一运算放大器优选使用低输入噪声谱密度运算
放大器，上述第二运算放大器优选使用低失调运算放大器。信号放大电路10还包括：第六电
阻R6、第七电阻R7，第六电阻R6的一端与第一节点连接，第七电阻R7的一端与第二节点连
接，第六电阻R6的另一端和第七电阻R7的另一端与第二运算放大单元14的第二输入端连
接，以采集增益有用信号，并将其输入至第二运算放大单元14的第一输入端。

[0017] 具体地，JFET电流源单元11接收输入信号，滤除其中不需要的噪声信号，并放大其中的有用信号，从而得到增益有用信号，并将该增益有用信号输入至第一运算放大器的输
入端，第一运算放大器对该增益有用信号进行放大，得到输出信号，该输出信号被反馈到增
益设置单元15，增益设置单元15利用该反馈信号调节JFET电流源单元11对有用信号的放大
能力，从而调节整个电路的增益。直流偏置单元13产生直流偏置电压，并将该直流偏置电压
传输至第二运算放大器的正相输入端，使得第二运算放大器的负相输入端也得到该直流偏
置电压，使得该直流偏置电压被传输至JFET电流源单元11，使该JFET电流源单元11的输出
电压围绕该直流偏置电压变化，从而实现对JFET电流源单元11的直流工作点的设置。而且，
该第二运算放大器的输出端同样连接至增益设置单元15，以根据直流偏置电压和增益有用
信号输出输出信号至增益设置单元15，以稳定JFET电流源的直流工作点。

[0018] 参见图3，JFET电流源单元11包括第一JFET管Q1、第二JFET管Q2、第三JFET管Q3、第四JFET管Q4，由分立元件JFET管基于CASCODE架构搭建而成，降低密勒效应的影响。还包括：
正电源VA+、第一电阻R1、第二电阻R2、第三电阻R3，其中，正电源VA+与第一电阻R1的一端连
接，第一电阻R1的另一端与第二电阻R2、第三电阻R3的一端连接，第二电阻R2的另一端与第
一JFET管Q1的漏极连接，并形成第一节点，第三电阻R3的另一端与第二JFET管Q2的漏极连
接，并形成第二节点，第一JFET管Q1的源极与第三JFET管Q3的漏极连接，第二JFET管Q2的源
极与第四JFET管Q4的漏极连接，从第三JFET管Q3的栅极和第四JFET管Q4的栅极引出JFET电
流源单元11的输入端的正负极，并从第一节点和第二节点引出JFET电流源单元11的输出端
的正负极。还包括：串联连接的第一电容C1和第四电阻R4，串联后的一端接在第一节点上，
另一端接在第二节点上，以降低输出信号的噪声。还包括：栅极偏置电源Vgg，与第一JFET管
Q1的栅极和第二JFET管Q2的栅极连接，并形成第三节点，以提供栅极偏置电压，为直流电
源。还包括：第二电容C2、第五电阻R5，第五电阻R5的一端与栅极偏置电源Vgg连接，第五电
阻R5的另一端和第二电容C2的一端连接在第三节点，第二电容C2的另一端接地，以降低栅
极偏置电源Vgg提供的电压的纹波。正电源VA+连接滤波电容C6和C11，其中C11为陶瓷电容，
C6为电解电容或钽电容。

[0019] JFET电流源单元11还包括：输入正极电阻R16、输入负极电阻R17。R16和R17用于配置输入阻抗，根据用户需求通常可以配置为50欧姆输入或者高阻输入。

[0020] 第一运算放大单元12包括：第一运算放大器U1、输出信号采集电阻R18。

[0021] 直流偏置单元13，包括：第一稳压管D1、第八电阻R8、第九电阻R9、第三电容C3、正电源VA+，正电源VA+与第一稳压管D1的负极连接，第一稳压管D1的正极与第八电阻R8和第
九电阻R9的一端连接，第八电阻R8的另一端接地，第九电阻R9的另一端与第三电容C3的一
端连接，并形成第四节点，第三电容C3的另一端接地，从第四节点引出直流偏置单元的输出
端。该直流偏置单元13还包括滤波电容C7、C8，滤波电容C7、C8与正电源VA+连接。

[0022] 第二运算放大单元14，包括：第二运算放大器U2、第十五电阻R15、第二运算放大单元电容C12。

[0023] 增益设置单元15，包括：第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14，第十电阻R10的一端与第三JFET管Q3的源极和第十二电阻R12的一
端连接，第十电阻R10的另一端接地，第十二电阻R12的另一端与第十四电阻R14的一端连
接，第十一电阻R11的一端与第十三电阻R13的一端和第四JFET管Q4的源极连接，并形成第
五节点，第十三电阻R13的另一端与第十四电阻R14的一端连接，第十四电阻R14的另一端与
负电源VA‑连接。还包括：第四电容C4，第四电容C4的一端与第五节点连接，第四电容C4的另
一端和第十一电阻R11的另一端连接并形成第六节点，从第六节点引出增益设置单元的输
入端。

[0024] 本发明实施例的信号放大电路10的增益由第十电阻R10、第十一电阻R11、第十二电阻R12及第十三电阻R13确定。为了保证差分输入链路对称性，第十电阻R10和第十一电阻
R11的阻值相同，第十二电阻R12和第十三电阻R13的阻值相同。为了保证整个环路的稳定
性，第一运算放大器U1的输出端并联第四电容C4，环路的带宽与第四电容C4的电容值相关。
负电源VA‑提供整个电路的负电源，连接滤波电容C9和C10，其中C10为陶瓷电容，C9为电解
电容或钽电容。

[0025] 具体而言，首先，假设正电源VA+提供的电压为VA+，并假设第一稳压管D1的稳压电压为Vt，则输出至第二运算放大器U2的正相输入端的电压为Vt，即第二运算放大器U2的反
相输入端的电压为Vt，该电压被传输至JFET电流源单元11的输出端的正极与负极，使得流
过第二电阻R2的电流ID2=（VA+‑Vt）/（2*R1+R2），流过第三电阻R3的电流ID3=（VA+‑Vt）/（2*
R1+R3），由于第二电阻R2与第三电阻R3的阻值相同，即上述ID2等于ID3，可以视为流过第二
电阻R2与第三电阻R3的电流均为（VA+‑Vt）/（2*R1+R2）。通过该电流，实现JFET电流源单元
11中的JFET管的直流工作点被设置。

[0026] 在该信号放大电路10工作时，输入信号的正极与第三JFET管Q3的栅极连接，输入信号的负极与第四JFET管Q4的栅极连接，输入信号中的噪声会被滤除，有用信号会被放大，
得到增益有用信号。该增益有用信号输入至第一运算放大器U1的输入端，第一运算放大器
U1对该增益有用信号放大得到输出信号。而且，还可设置输出信号采集电阻R18，通过该输
出信号采集电阻R18获取该输出信号。

[0027] 同时，上述第六电阻R6与第七电阻R7还会采集第一JFET管Q1的漏极电压VOUT1与第二JFET管Q2的漏极电压VOUT2，并据此得到输出共模电平VCM=（VOUT1+VOUT2）/2，进而将该输出共
模电平输出至第二运算放大器U2的负相输入端，以使第二运算放大器U2比较该输出共模电
平与直流偏置电压之间的误差，并将误差反馈至增益设置单元15，改变电流，从而稳定直流
工作点。

[0028] 而且，对于第一运算放大器U1输出的输出信号，还将该输出信号反馈至增益设置单元15中，实现根据该输出信号对该JFET电流源单元11对有用信号的放大能力进行调整，
稳定电路增益。具体而言，当输出信号变大时，反馈过来的信号变大，电流增大，第二JFET管
Q2的漏极电压VOUT2增大，增益有用信号降低，输出信号降低；当输出信号变小时，反馈过来
的信号变小，电流减小，第二JFET管Q2的漏极电压VOUT2减小，增益有用信号提高，输出信号
增大。

[0029] 需要说明的是，上述JFET电流源单元11还可选择采用单端输入的方式，即输入信号的正极接第三JFET管Q3的栅极，输入信号的负极接地。

[0030] 综上，本发明实施例的信号放大电路，通过JFET电流源单元接收输入信号，并对输入信号中的噪声信号进行滤除处理，同时对输入信号中的有用信号进行放大处理以输出增
益有用信号，进而第一运算放大单元对增益有用信号进行放大输出得到输出信号，同时第
二运算放大单元利用直流偏置单元产生的直流偏置电压设置JFET电流源单元的直流工作
点，并利用增益有用信号稳定直流工作点，增益设置单元利用上述输出信号调节JFET电流
源单元的放大倍数，由此，可以实现在JFET输入的前提下的低噪声。

[0031] 需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质
中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以
从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、
装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、
传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而
使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个
布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存
储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只
读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合
适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时
以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

[0032] 应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件
或固件来实现。如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术
中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散
逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程
门阵列（FPGA）等。

[0033] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特
点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不
一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何
的一个或多个实施例或示例中以合适的方式结合。

[0034] 在本说明书的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，不能
理解为对本发明的限制。

[0035] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者
隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三
个等，除非另有明确具体的限定。

[0036] 在本说明书的描述中，除非另有说明，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，
也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的
连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，
可以根据具体情况理解上述术语在本发明中的具体含义。

[0037] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在
第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示
第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第
一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

[0038] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述
实施例进行变化、修改、替换和变型。