一种滤波电路

摘要

本发明公开了一种滤波电路。该滤波电路包括：电压采样电路、信号放大电路和转换电路；电压采样电路包括分压电阻单元和滤波单元，分压电阻单元连接于输入电压和地端之间，分压电阻单元包括串联的第一电阻和第二电阻，滤波单元包括串联的第三电阻和第一电容，第三电阻的另一端连接第一电阻和第二电阻，第一电容的另一端接地端，第三电阻为高阻值电阻；信号放大电路的第一输入端连接第三电阻和第一电容，信号放大电路的第二输入端连接第一电阻和第二电阻，信号放大电路的输出端连接转换电路的控制端；转换电路连接于输入电压和地端之间。本发明提供的滤波电路中，电容极板面积减小，使得滤波电路尺寸小，适合集成在芯片中。

权利要求

1.一种滤波电路，其特征在于，包括：电压采样电路、信号放大电路和转换电路；

所述电压采样电路包括分压电阻单元和滤波单元，所述分压电阻单元连接于输入电压和地端之间，所述分压电阻单元包括串联的第一电阻和第二电阻，所述滤波单元包括串联的第三电阻和第一电容，所述第三电阻的另一端连接所述第一电阻和所述第二电阻，所述第一电容的另一端接所述地端，所述第三电阻为高阻值电阻；

所述信号放大电路的第一输入端连接所述第三电阻和所述第一电容，所述信号放大电路的第二输入端连接所述第一电阻和所述第二电阻，所述信号放大电路的输出端连接所述转换电路的控制端；

所述转换电路连接于所述输入电压和所述地端之间；

所述信号放大电路包括第一放大器、第二放大器和第三放大器；

所述第一放大器的第一输出端连接所述第二放大器的同相输入端，所述第一放大器的第二输出端连接所述第二放大器的反向输入端；

所述第一放大器的同相输入端和所述第三放大器的同相输入端共同连接所述第三电阻和所述第一电容，所述第一放大器的反相输入端和所述第三放大器的反相输入端共同连接所述第一电阻和所述第二电阻；

所述第二放大器的输出端和所述第三放大器的输出端共同连接所述转换电路的控制端。

2.根据权利要求1所述的滤波电路，其特征在于，所述第三电阻的阻值大于1000欧姆。

3.根据权利要求1所述的滤波电路，其特征在于，所述滤波电路还包括：基准电路；

所述基准电路连接于所述输入电压和所述地端之间。

4.根据权利要求1所述的滤波电路，其特征在于，所述第一放大器为全差分折叠式共源共栅放大器；

所述第二放大器和所述第三放大器均为单端输出放大器。

5.根据权利要求1所述的滤波电路，其特征在于，所述信号放大电路的输出端的传输函数为式(1)：；

Av1=gm1roa；

Av2=gm2rob；

Av3=gm3rob；

ωp1=1/(coaroa)；

ωp2=1/(cobrob)；

a为所述第二放大器的反相输入端，b为所述第二放大器的输出端，s为与角频率相关的变量，Av1、Av2、Av3依序为所述第一放大器、所述第二放大器、所述第三放大器的电压放大倍数，ωp1、ωp2依序为a极点、b极点的角频率，gm1、gm2、gm3依序为所述第一放大器、所述第二放大器、所述第三放大器的跨导，roa、rob依序为a极点、b极点的等效输出电阻，coa、cob依序为a极点、b极点的等效输出电容。

6.根据权利要求1所述的滤波电路，其特征在于，所述转换电路包括转换晶体管。

7.根据权利要求6所述的滤波电路，其特征在于，所述转换晶体管的宽长比为大于100。

8.根据权利要求6所述的滤波电路，其特征在于，所述转换晶体管为PMOS。

9.根据权利要求1所述的滤波电路，其特征在于，所述滤波电路的输入阻抗Rin为式(2)：；

R1为所述第一电阻的阻值，R2为所述第二电阻的阻值，AV为所述信号放大电路的电压放大倍数，gm为所述转换电路的等效跨导。

说明书

一种滤波电路

技术领域

[0001] 本发明涉及滤波技术领域，尤其涉及一种滤波电路。

背景技术

[0002] 近年来，随着应用于民用领域和军事领域的各种电子设备高性能、小型化、低功耗的要求越来越高，人们对集成电路的性能要求也不断提高。

[0003] 集成电路芯片作为电子设备的核心部件，芯片内部对电源的要求也越来越高，电源电压的稳定与否，甚至直接影响到整个芯片性能。

[0004] 然而，电源电压在低频时都存在电源抑制比不足的问题，为了消除电源电压中的纹波信号、提升电源抑制比，通常在芯片外挂一个滤波电路。为了实现理想的滤波效果，该滤波电路的尺寸非常大，无法集成在芯片中。

发明内容

[0005] 本发明提供了一种滤波电路，有利于滤波电路集成在芯片中。

[0006] 根据本发明的一方面，提供了一种滤波电路，包括：电压采样电路、信号放大电路和转换电路；

[0007] 所述电压采样电路包括分压电阻单元和滤波单元，所述分压电阻单元连接于输入电压和地端之间，所述分压电阻单元包括串联的第一电阻和第二电阻，所述滤波单元包括串联的第三电阻和第一电容，所述第三电阻的另一端连接所述第一电阻和所述第二电阻，所述第一电容的另一端接所述地端，所述第三电阻为高阻值电阻；

[0008] 所述信号放大电路的第一输入端连接所述第三电阻和所述第一电容，所述信号放大电路的第二输入端连接所述第一电阻和所述第二电阻，所述信号放大电路的输出端连接所述转换电路的控制端；

[0009] 所述转换电路连接于所述输入电压和所述地端之间。

[0010] 进一步的，所述第三电阻的阻值大于1000欧姆。

[0011] 进一步的，所述滤波电路还包括：基准电路；

[0012] 所述基准电路连接于所述输入电压和所述地端之间。

[0013] 进一步的，所述信号放大电路包括第一放大器、第二放大器和第三放大器；

[0014] 所述第一放大器的第一输出端连接所述第二放大器的同相输入端，所述第一放大器的第二输出端连接所述第二放大器的反向输入端；

[0015] 所述第一放大器的同相输入端和所述第三放大器的同相输入端共同连接所述第三电阻和所述第一电容，所述第一放大器的反相输入端和所述第三放大器的反相输入端共同连接所述第一电阻和所述第二电阻；

[0016] 所述第二放大器的输出端和所述第三放大器的输出端共同连接所述转换电路的控制端。

[0017] 进一步的，所述第一放大器为全差分折叠式共源共栅放大器；

[0018] 所述第二放大器和所述第三放大器均为单端输出放大器。

[0019] 进一步的，所述信号放大电路的输出端的传输函数为式(1)：；

[0020] Av1=gm1roa；

[0021] Av2=gm2rob；

[0022] Av3=gm3rob；

[0023] ωp1=1/(coaroa)；

[0024] ωp2=1/(cobrob)；

[0025] a为所述第二放大器的反相输入端，b为所述第二放大器的输出端，s为与角频率相关的变量，Av1、Av2、Av3依序为所述第一放大器、所述第二放大器、所述第三放大器的电压放大倍数，ωp1、ωp2依序为a极点、b极点的角频率，gm1、gm2、gm3依序为所述第一放大器、所述第二放大器、所述第三放大器的跨导，roa、rob依序为a极点、b极点的等效输出电阻，coa、cob依序为a极点、b极点的等效输出电容。

[0026] 进一步的，所述转换电路包括转换晶体管。

[0027] 进一步的，所述转换晶体管的宽长比为大于100。

[0028] 进一步的，所述转换晶体管为PMOS。

[0029] 进一步的，所述滤波电路的输入阻抗Rin为式(2)：；

[0030] R1为所述第一电阻的阻值，R2为所述第二电阻的阻值，AV为所述信号放大电路的电压放大倍数，gm为所述转换电路的等效跨导。

[0031] 本发明提供的滤波电路中，电压采样电路包括分压电阻单元和滤波单元，滤波单元中电阻为高阻值电阻，相应的可以大幅降低滤波单元中电容的电容值，则电容极板面积减小，使得滤波电路尺寸小，适合集成在芯片中。另外，信号放大电路对电压采样电路输出的电信号进行放大处理后可传输至转换电路的控制端，使转换电路对目标频段的信号噪声进行滤除，达到滤波作用，还能够限制功耗，避免了对后级电路的效率产生影响。

[0032] 应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

[0033] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0034] 图1是本发明实施例提供的一种滤波电路的示意图；

[0035] 图2是本发明实施例提供的另一种滤波电路的示意图；

[0036] 图3是本发明实施例提供的又一种滤波电路的示意图；

[0037] 图4是本发明实施例提供的一种电源管理芯片的示意图；

[0038] 图5是一种有无滤波电路的电源抑制比的曲线图；

[0039] 图6是另一种有无滤波电路的电源抑制比的曲线图；

[0040] 图7是本发明实施例提供的另一种电源管理芯片的示意图；

[0041] 图8是又一种有无滤波电路的电源抑制比的曲线图；

[0042] 图9是又一种有无滤波电路的电源抑制比的曲线图；

[0043] 图10是本发明实施例提供的一种滤波电路的输入阻抗的示意图；

[0044] 图11是本发明实施例提供的另一种滤波电路的输入阻抗的示意图。

具体实施方式

[0045] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

[0046] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0047] 图1是本发明实施例提供的一种滤波电路的示意图。本实施例中滤波电路可用于集成到电源管理芯片内部，也可以单独制造成滤波芯片并集成在各种电器件内部，实现对目标频段的电信号进行滤除，在此不再赘述滤波电路的应用领域。

[0048] 如图1所示，本实施例提供的滤波电路包括：电压采样电路11、信号放大电路12和转换电路13；电压采样电路11包括分压电阻单元14和滤波单元15，分压电阻单元14连接于输入电压VIN和地端GND之间，分压电阻单元14包括串联的第一电阻R11和第二电阻R12，滤波单元15包括串联的第三电阻R13和第一电容C11，第三电阻R13的另一端连接第一电阻R11和第二电阻R12，第一电容C11的另一端接地端GND，第三电阻R13为高阻值电阻；信号放大电路12的第一输入端连接第三电阻R13和第一电容C11，信号放大电路12的第二输入端连接第一电阻R11和第二电阻R12，信号放大电路12的输出端连接转换电路13的控制端；转换电路13连接于输入电压VIN和地端GND之间。可选第三电阻R13的阻值大于1000欧姆。

[0049] 本实施例中，滤波电路包括电压采样电路11，电压采样电路11连接于输入电压VIN和地端GND之间，电压采样电路11用于对输入电压VIN进行采样，并为后级电路提供滤波后的电信号。若滤波电路应用于电源管理芯片中，那么电压采样电路11是对来自电源的纹波电压信号进行采样，并为后级电路提供直流偏置电压。电压采样电路11包括分压电阻单元14和滤波单元15。

[0050] 分压电阻单元14连接于输入电压VIN和地端GND之间，分压电阻单元14包括串联的第一电阻R11和第二电阻R12。第一电阻R11的第一端连接输入电压VIN，第二电阻R12的第一端接地端GND，第一电阻R11的第二端连接第二电阻R12的第二端。分压电阻单元14对输入电压VIN进行分压，使得第一电阻R11和第二电阻R12的连接端输出的电压不同于输入电压VIN。具体的，分压电阻单元14对纹波电压信号进行采样，采样得到的信号为直流偏置电压，即第一电阻R11的第二端输出直流偏置电压。

[0051] 滤波单元15连接于分压电阻单元14和地端GND之间，滤波单元15包括串联的第三电阻R13和第一电容C11。第三电阻R13的第一端连接第一电阻R11的第二端和第二电阻R12的第二端，第一电容C11的第一端接地端GND，第三电阻R13的第二端连接第一电容C11的第二端。可选该滤波单元15为低通滤波单元。滤波单元15能滤除目标频段及更高频率的信号，不影响分压电阻单元14输出的直流偏置电压，同时也能够避免信号为共模输入信号。

[0052] 需要说明的是，滤波单元15中第三电阻R13在设计时可以为一高阻值电阻，第三电阻R13的阻值越高，第一电容C11的电容值可以越小，那么滤波单元15的尺寸可以越小，基于此，滤波电路的尺寸小，可以集成在芯片内部。另外，滤波单元15与输入电压VIN之间连接有分压电阻单元14，滤波单元15并未直接串联在输入电压VIN上，所以滤波单元15的功耗很低，几乎不会影响分压电阻单元14输出的直流偏置电压的大小。

[0053] 可选第三电阻R13的阻值大于1000欧姆。那么相同滤波范围内，第三电阻R13的电阻值越大，第一电容C11的电容值越小。在此以滤波单元中电阻的阻值为1欧姆和1000000欧姆为例进行说明。

[0054] 假设滤波单元的滤波范围即目标频段为100Hz 1MHz。若滤波单元中电阻的阻值为~1欧姆，那么有如下说明：

[0055] (1/jwc)/(R+jwc)≤(1/100)；

[0056] 变换后，1/jwc≤R*(1/100)；

[0057] R=1Ω，则得到，1/jwc≤0.01Ω；

[0058] 当w=100Hz时，滤波单元中电容的电容值c≥1mF；

[0059] 此时，滤波单元中电容的电容值高达1mF，1mF的电容的极板面积大，导致滤波单元整体尺寸较大，无法集成为芯片或无法集成在其他芯片内部。

[0060] 假设滤波单元15的滤波范围为100Hz 1MHz。若滤波单元15中第三电阻R13的阻值~为1000000欧姆，那么有如下说明：

[0061] (1/jwc)/(R+jwc)≤(1/100)；

[0062] 变换后，1/jwc≤R*(1/100)；

[0063] R=1000000Ω，则得到，1/jwc≤10000Ω；

[0064] 当w=100Hz时，滤波单元15中第一电容C11的电容值c≥0.000001mF，即c≥1nF；

[0065] 此时，滤波单元15中第一电容C11的电容值可低至1nF，与1mF的电容极板面积相比，1nF的电容的极板面积非常小，且1欧姆电阻和1000000欧姆电阻的尺寸差异不大，因此滤波单元15整体尺寸可以做的非常小，适合集成为芯片或集成在其他芯片内部。由此可知，滤波电路的尺寸可以减小，并集成在芯片中。

[0066] 可选，第三电阻R13的阻值的取值范围为100KΩ‑400KΩ，那么第一电容C11的电容量可低至1nF左右。但不限于此，本领域技术人员可根据产品所需，合理选取第三电阻的阻值。

[0067] 本实施例中，滤波电路还包括信号放大电路12。信号放大电路12连接于电压采样电路11和转换电路13之间，信号放大电路12用于对滤波后的电信号进行放大。若滤波电路应用于电源管理芯片中，那么信号放大电路12是对电压采样电路11输出的直流偏置电压进行放大。

[0068] 信号放大电路12的第一输入端连接滤波单元15，具体的，信号放大电路12的第一输入端连接第三电阻R13的第二端和第一电容C11的第二端；信号放大电路12的第二输入端连接分压电阻单元14，具体的，信号放大电路12的第二输入端连接第一电阻R11的第二端和第二电阻R12的第二端。如上所述，分压电阻单元14将采样得到的直流偏置电压通过滤波单元15滤波后，传输到信号放大电路12的第一输入端，同时，分压电阻单元14将采样得到的直流偏置电压直接传输到信号放大电路12的第二输入端。则信号放大电路12的两个输入端可以接收到不同的电信号，使信号放大电路12的输出端正常输出。信号放大电路12放大的信号传输至转换电路13的控制端。需要说明的是，信号放大电路12有放大信号的功能，增强了负反馈，可以进一步减小输出阻抗。

[0069] 本实施例中，滤波电路还包括转换电路13。转换电路13的控制端连接信号放大电路12的输出端，转换电路13连接于输入电压VIN和地端GND之间。转换电路13提供了一条输入电压VIN到地端GND之间的通路。该通路对于目标频段以外的信号阻抗很大，那么输入电压VIN中目标频段以外的信号无法通过转换电路13传输到地端GND，则输入电压VIN中目标频段以外的信号不会被滤波电路滤除。而输入电压VIN到地端GND之间的通路，对于目标频段以内的信号阻抗很小，那么输入电压VIN中位于目标频段以内的信号会通过转换电路13传输至地端GND，则输入电压VIN中目标频段以内的信号会被滤波电路滤除。实现了对目标频段的信号噪声滤除，达到滤波作用。

[0070] 可选目标频段以外的信号为直流信号和极低频信号，那么输入电压VIN中直流信号和极低频信号不会被滤波电路滤除，目标频段及更高频率信号会被滤波电路滤除，所以该滤波电路可以限制直流电流的大小，进而限制功耗，可避免对后级电路的效率产生影响。

[0071] 图2是本发明实施例提供的另一种滤波电路的示意图。如图2所示，可选滤波电路还包括：基准电路16；基准电路16连接于输入电压VIN和地端GND之间。可选该基准电路16为一基准电流源电路，为滤波电路中其他各个结构提供基准偏置电流和/或基准偏置电压。

[0072] 本发明提供的滤波电路中，电压采样电路包括分压电阻单元和滤波单元，滤波单元中电阻为高阻值电阻，相应的可以大幅降低滤波单元中电容的电容值，则电容极板面积减小，使得滤波电路尺寸小，适合集成在芯片中。另外，信号放大电路对电压采样电路输出的电信号进行放大处理后可传输至转换电路的控制端，使转换电路对目标频段的信号噪声进行滤除，达到滤波作用，还能够限制功耗，避免了对后级电路的效率产生影响。

[0073] 图3是本发明实施例提供的又一种滤波电路的示意图。如图3所示，可选信号放大电路12包括第一放大器17、第二放大器18和第三放大器19；第一放大器17的第一输出端连接第二放大器18的同相输入端，第一放大器17的第二输出端连接第二放大器18的反向输入端；第一放大器17的同相输入端和第三放大器19的同相输入端共同连接第三电阻R13和第一电容C11，第一放大器17的反相输入端和第三放大器19的反相输入端共同连接第一电阻R11和第二电阻R12；第二放大器18的输出端和第三放大器19的输出端共同连接转换电路13的控制端。可选第一放大器17为全差分折叠式共源共栅放大器；第二放大器18和第三放大器19均为单端输出放大器。

[0074] 本实施例中，信号放大电路12包括3个放大器。其中，第一放大器17和第二放大器18串联，第一放大器17和第三放大器19并联。具体的，第一放大器17为双端输出放大器，第二放大器18和第三放大器19均为单端输出放大器。

[0075] 对于第一放大器17，其同相输入端连接滤波单元15即连接在第三电阻R13和第一电容C11之间，反相输入端连接分压电阻单元14即连接在第一电阻R11和第二电阻R12之间，2个输出端分别连接第二放大器18的同相输入端和反相输入端。第一放大器17的同相输入端接收经过分压电阻单元14和滤波单元15处理的纹波电压信号，第一放大器17的反相输入端接收经过分压电阻单元14处理的纹波电压信号，放大后的电信号传输至第二放大器18。

[0076] 对于第二放大器18，其输出端和第三放大器19的输出端共同连接转换电路13的控制端。第二放大器18的输出端和第三放大器19的输出端连接在一起，则等效输出阻抗相同，两个放大器产生一个极点b。第二放大器18对接收的电信号进行放大处理再输出。

[0077] 对于第三放大器19，其同相输入端连接滤波单元15即连接在第三电阻R13和第一电容C11之间，反相输入端连接分压电阻单元14即连接在第一电阻R11和第二电阻R12之间，1个输出端连接转换电路13。第三放大器19的同相输入端接收经过分压电阻单元14和滤波单元15处理的纹波电压信号，第三放大器19的反相输入端接收经过分压电阻单元14处理的纹波电压信号，对接收的电信号进行放大处理再输出。

[0078] 显然，第三放大器19和第一放大器17的反相输入端接收的直流偏置电压相同，第三放大器19和第一放大器17的同相输入端接收的直流偏置电压相同，第一放大器17的同相输入端和反相输入端接收的直流偏置电压不同。滤波单元15对电信号进行滤波后再传输至第一放大器17的同相输入端，不会影响直流偏置电压，同时还能够避免放大器的2个输入端接收的信号为共模输入信号。

[0079] 可选信号放大电路12的输出端的传输函数为式(1)：；

[0080] Av1=gm1roa；

[0081] Av2=gm2rob；

[0082] Av3=gm3rob；

[0083] ωp1=1/(coaroa)；

[0084] ωp2=1/(cobrob)；

[0085] a为第二放大器18的反相输入端，b为第二放大器18的输出端，s为与角频率相关的变量，Av1、Av2、Av3依序为第一放大器17、第二放大器18、第三放大器19的电压放大倍数，ωp1、ωp2依序为a极点、b极点的角频率，gm1、gm2、gm3依序为第一放大器17、第二放大器18、第三放大器19的跨导，roa、rob依序为a极点、b极点的等效输出电阻，coa、cob依序为a极点、b极点的等效输出电容。

[0086] 从上述信号放大电路12的输出端的传输函数表达式中可以看出，滤波电路中存在两个左半平面极点和一个左半平面零点，只需要调节第一放大器17的电压放大倍数、第二放大器18的电压放大倍数以及第三放大器19的电压放大倍数中的至少一个，利用零点补偿ωp2即可，如此保证了滤波电路的稳定。该三个放大器都有放大信号的功能，增强了负反馈，进一步减小了输出阻抗。

[0087] 参考图3所示，可选转换电路13包括转换晶体管M1。可选转换晶体管M1的宽长比为大于100。可选转换晶体管M1为PMOS。

[0088] 本实施例中，转换电路13为一个电压转电流电路，可以将输入电压VIN转换为电流信号。具体的，转换电路13包括转换晶体管M1，转换晶体管M1的栅极共同连接第二放大器18的输出端和第三放大器19的输出端，转换晶体管M1连接于输入电压VIN和地端GND之间。可选转换晶体管M1为PMOS。第二放大器18的输出端输出的放大后的电信号传输至转换晶体管M1的栅极，使转换晶体管M1处于饱和区。

[0089] 可选转换晶体管M1的宽长比为240。但不限于此，本领域技术人员可根据产品所需，合理选取转换晶体管M1的宽长比。

[0090] 转换晶体管M1在第二放大器18的控制下，处于饱和区。具体的，转换晶体管M1连接在输入电压VIN和地端GND之间，提供了一条输入电压VIN到地端GND的通路，可以将交流电压信号转换为交流电流信号。当输入电压VIN为目标频段以内的信号时，输入电压VIN到地端GND的通路的阻抗很小，此时输入电压VIN经过转换晶体管M1转换为电流信号并传输至地端GND，如此直接将目标频段的电源噪声滤除，达到滤波的作用。当输入电压VIN为直流信号或极低频信号等目标频段以外的信号时，输入电压VIN到地端GND的通路的阻抗很大，此时输入电压VIN无法通过转换晶体管M1传输到地端GND，如此可以限制直流电流的大小，进而限制功耗，避免了对后级电路的效率产生影响。

[0091] 在其他实施例中，转换电路的结构不限于转换晶体管，转换电路还可以是其他替换结构；或者，转换晶体管还可以是NMOS，且宽长比不局限于大于100，本领域技术人员可根据产品所需合理设计转换电路和/或转换晶体管的结构及工作参数。

[0092] 可选滤波电路的输入阻抗Rin为式(2)： ；

[0093] R1为第一电阻的阻值，R2为第二电阻的阻值，AV为信号放大电路的电压放大倍数，gm为转换电路的等效跨导。

[0094] 如上所述，式(2)中负号‑表征滤波电路的环路为负反馈环路，可以保证电路稳定性。AV为信号放大电路的电压放大倍数，gm为转换晶体管M1的等效跨导。可以理解，滤波电路中电阻的阻值，电容的电容量，晶体管的工作参数，放大器的放大倍数等发生变化，那么滤波电容的工作参数可能发生变化。

[0095] 本实施例中，滤波电路为低频低阻电路，可集成在芯片中。滤波电路还可以采样交流电压信号，在采样交流电压信号的同时，也能够解决后级差分运放直流偏置的问题，保证了小信号放大器的直流工作点。

[0096] 图4是本发明实施例提供的一种电源管理芯片的示意图。如图4所示，该电源管理芯片包括如上任一实施例所述的滤波电路21和低压差线性稳压器22。需要说明的是，电源管理芯片不限于以上结构，还包括其他结构，在此不再赘述；另外，与滤波电路21配合的结构不限于低压差线性稳压器LDO22，还可以是其他结构，在此不具体示例。

[0097] 滤波电路21连接在输入电压VIN和地端GND之间，低压差线性稳压器22连接在输入电压VIN和输出电压VOUT之间，低压差线性稳压器22的一端接地端GND。

[0098] 本实施例中，滤波电路21为低频可集成的低阻电路，可以集成在电源管理芯片中，以无压降和相对较小的功耗，有效提升电源管理芯片的电源抑制比。电源管理芯片可以精确且实时检测输入电压VIN中的交流信号，并通过滤波电路21对输入电压VIN进行滤波处理。因此，电源管理芯片可以获得一个在目标频段被优化的输入电压VIN，从而大幅度提高电源管理芯片在目标频段的电源抑制比。滤波电路21集成在电源管理芯片中，不再需要外部滤波电容，减少了外部元器件，可以节约大量成本。另外，滤波电路21为并联型滤波电路，并联在输入电压VIN中，对输入电压VIN进行预处理的同时不会对其他电路造成影响，使用范围广，通用性强。

[0099] 以下将通过具体示例对比，说明本发明中所述滤波电路21在电源管理芯片中的优势。

[0100] 本实施例中，可选滤波电路21采用0.18μm的BCD工艺设计制成，将该滤波电路21与LDO22并联在输入电压VIN与地端GND之间。滤波电路21的电路结构如上任意实施例所述，在此不再赘述。

[0101] 图5是一种有无滤波电路的电源抑制比的曲线图。如图5所示，横坐标为频率freq，纵坐标为电源抑制比PSRR，曲线23是无滤波电路的电源管理芯片的电源抑制比曲线，曲线24是图4所示包含滤波电路21的电源管理芯片的电源抑制比曲线。根据曲线24可以看出，包含滤波电路21的电源管理芯片，其在100Hz至1MHz对LDO22的电源抑制比有明显地优化。在频率x位置处，曲线24相比于曲线23，对电源抑制比的最大优化超过30dB。可选，输入电压VIN等于5V。

[0102] 图6是另一种有无滤波电路的电源抑制比的曲线图。与图5的区别在于，图6所对应的输入电压VIN等于4V。曲线25是无滤波电路的电源管理芯片的电源抑制比曲线，曲线26是包含滤波电路21的电源管理芯片的电源抑制比曲线。根据曲线26可以看出，包含滤波电路21的电源管理芯片，在低输入电压VIN下，滤波电路也有提升电源抑制比的效果。

[0103] 图7是本发明实施例提供的另一种电源管理芯片的示意图。如图7所示，该电源管理芯片包括如上任一实施例所述的滤波电路31、低压差线性稳压器32和滤波电容33。

[0104] 滤波电路31连接在输入电压VIN和地端GND之间，低压差线性稳压器32连接在输入电压VIN和输出电压VOUT之间，低压差线性稳压器32的一端接地端GND。滤波电容33连接在输入电压VIN和地端GND之间。

[0105] 本实施例中，滤波电路31为低频可集成的低阻电路，可以集成在电源管理芯片中，功耗相对较小，可以有效提升电源管理芯片的电源抑制比。电源管理芯片可以获得一个在目标频段被优化的输入电压VIN，从而大幅度提高电源管理芯片在目标频段的电源抑制比。

[0106] 以下将通过具体示例对比，说明本发明中所述滤波电路31在电源管理芯片中的优势。

[0107] 本实施例中，可选滤波电路31采用0.18μm的BCD工艺设计制成，将该滤波电路31与LDO32并联在输入电压VIN与地端GND之间。滤波电路31的电路结构如上任意实施例所述，在此不再赘述。

[0108] 图8是又一种有无滤波电路的电源抑制比的曲线图。如图8所示，横坐标为频率freq，纵坐标为电源抑制比PSRR，曲线34是无滤波电路的电源管理芯片的电源抑制比曲线，曲线35是图7所示包含滤波电路31的电源管理芯片的电源抑制比曲线。根据曲线35可以看出，包含滤波电路31的电源管理芯片，其在100Hz至100KHz的频段上明显提高了LDO32在目标频段的电源抑制比。输入电压VIN等于5V。

[0109] 与图5中曲线24相比，图8中曲线35的可优化频段100Hz至100KHz比曲线24的可优化频段100Hz至1MHz窄一些。其原因在于，滤波电容33的容值很大，在MHz频段的等效电阻很小，甚至低于该滤波电路31。那么在MHz频段，电源抑制比PSRR的提升主要由滤波电容33决定。

[0110] 图9是又一种有无滤波电路的电源抑制比的曲线图。与图8的区别在于，图9所对应的输入电压VIN等于4V。曲线36是无滤波电路的电源管理芯片的电源抑制比曲线，曲线37是包含滤波电路31的电源管理芯片的电源抑制比曲线。根据曲线37可以看出，包含滤波电路31的电源管理芯片，在低输入电压VIN下，滤波电路也有提升电源抑制比的效果。

[0111] 图10是本发明实施例提供的滤波电路的输入阻抗的示意图。本实施例中滤波电路为上述任意实施例所述的滤波电路，如图10所示，横坐标为频率freq，纵坐标电阻R为输入阻抗式(2)中的Rin，滤波电路在1Hz至1GHz的输入阻抗随着频率增加而下降。具体的，在极低的频率下，输入阻抗特别大，所以不会影响电源管理芯片的直流特性；随着频率的升高，滤波电路的输入阻抗迅速减小；到了更高的频率后，由于运放带宽有限，增益降低，等效输入阻抗将增大，此时将没有提高优化电源抑制比的效果。

[0112] 图11是本发明实施例提供的另一种滤波电路的输入阻抗的示意图。本实施例中滤波电路为上述任意实施例所述的滤波电路，如图11所示，滤波电路在100Hz至1MHz的输入阻抗随着频率增加而下降。具体的，滤波电路在100Hz至1MHz的输入阻抗很低，最大时不超过0.65欧姆，最小时低于0.07欧姆，无论是输入电压VIN还是LDO，其阻抗都超过了1欧姆，所以滤波电路在100Hz至1MHz对电源抑制比有明显的提升效果。

[0113] 本发明提供一种并联型纹波滤波电路，不仅可以集成到电源管理芯片内部，解决电源抑制比在低频较低的问题；还可以单独制造成芯片，提升各种电源管理芯片的电源抑制比。

[0114] 应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

[0115] 上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。