带隙基准源电路

摘要

本发明涉及一种带隙基准源电路。所述带隙基准源电路包括正温度系数电流产生模块、温度系数电流产生模块和电流相加模块，正温度系数电流产生模块配置为产生不受三极管电流增益影响的正温度系数电流；负温度系数电流产生模块配置为产生不受三极管电流增益影响的负温度系数电流；电流相加模块介于正温度系数电流产生模块和负温度系数电流产生模块之间，分别与正温度系数电流产生模块和负温度系数电流产生模块电连接，并且配置为将正温度系数电流产生模块产生的正温度系数电流和负温度系数电流产生模块产生的负温度系数电流相加，从而输出不受三极管电流增益影响且幅度能够调整的带隙基准电压，既可以提供sub‑1V的基准电压，也可以提供plus‑2V的基准电压。

权利要求

1.一种不受三极管电流增益影响的带隙基准源电路，其包括：

采用三极管产生正温度系数电压且不受三极管电流增益影响的正温度系数电流产生模块，所述不受三极管电流增益影响的正温度系数电流产生模块包括：第五PMOS管、第六PMOS管、第七PMOS管、第三运算放大器、第四三极管、第五三极管、第四电阻和第五电阻，第五PMOS管、第六PMOS管、第七PMOS管的源极分别连接电源VDD，第五PMOS管的漏极分别连接第四电阻的第一端和第四三极管的基极，第六PMOS管的漏极分别连接第三运算放大器的正输入端和第四三极管的发射极，第七PMOS管的漏极分别连接第三运算放大器的负输入端和第五三极管的发射极，第五三极管的基极连接第五电阻的第一端，第四三极管的集电极、第五三极管的集电极、第四电阻的第二端以及第五电阻的第二端分别接地；

采用三极管产生负温度系数电压且不受三极管电流增益影响的负温度系数电流产生模块，所述不受三极管电流增益影响的负温度系数电流产生模块包括负温度系数电压产生子模块和负温度系数电流产生子模块，所述负温度系数电压产生子模块配置为产生不受三极管电流增益影响的负温度系数电压，所述负温度系数电流产生子模块与负温度系数电压产生子模块电连接，并且配置为由负温度系数电压产生子模块产生的负温度系数电压而产生不受三极管电流增益影响的负温度系数电流，所述负温度系数电压产生子模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一运算放大器、第一三极管、第二三极管、第三三极管、第一电阻和第二电阻，其中第二电阻与第一电阻的阻值比例为m:1，m为大于或等于2的正整数，所述负温度系数电流产生子模块包括第四PMOS管、第二运算放大器和第三电阻；以及电流相加经过电阻产生电压模块，其介于不受三极管电流增益影响的正温度系数电流产生模块和不受三极管电流增益影响的负温度系数电流产生模块之间，所述不受三极管电流增益影响的正温度系数电流产生模块的电流输出端为所述电流相加经过电阻产生电压模块的电流输入端，所述不受三极管电流增益影响的负温度系数电流产生模块的电流输出端为所述电流相加经过电阻产生电压模块的电流输入端，所述电流相加经过电阻产生电压模块配置为将不受三极管电流增益影响的正温度系数电流产生模块产生的正温度系数电流和不受三极管电流增益影响的负温度系数电流产生模块产生的负温度系数电流相加，经过至少一个电阻输出不受三极管电流增益影响的带隙基准电压，并且通过开关的打开和闭合得到输出电压能够调整的带隙基准电压。

2.根据权利要求1所述的带隙基准源电路，其中，

第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极分别连接电源VDD，第一PMOS管的栅极分别连接第二PMOS管的栅极、第三PMOS管的栅极和第一运算放大器的输出端，第一PMOS管的漏极分别连接第一运算放大器的负输入端和第一三极管的发射极，第二PMOS管的漏极分别连接第一运算放大器的正输入端和第二电阻的第一端，第三PMOS管的漏极分别连接第三三极管的发射极和第二运算放大器的负输入端，第四PMOS管的漏极分别连接第二运算放大器的正输入端和第三电阻的第一端，第一三极管的基极连接第一电阻的第一端，第二三极管的发射极连接第二电阻的第二端，第一三极管的集电极、第一电阻的第二端、第二三极管的基极和集电极、第三三极管的基极和集电极以及第三电阻的第二端分别接地。

3.根据权利要求1所述的带隙基准源电路，其中，

所述电流相加经过电阻产生电压模块包括：第八PMOS管、第九PMOS管、第六电阻、第七电阻、第八电阻、第九电阻、第一开关、第二开关、第三开关以及基准电压输出端，第八PMOS管和第九PMOS管的源极分别连接电源VDD，第八PMOS管的栅极分别连接第四PMOS管的栅极和第二运算放大器的输出端，第九PMOS管的栅极分别连接第五PMOS管的栅极、第六PMOS管的栅极和第七PMOS管的栅极以及第三运算放大器的输出端，第八PMOS管的漏极分别连接第九PMOS管的漏极以及串联连接的第六电阻、第七电阻、第八电阻和第九电阻，第一开关与第六电阻并联连接，第二开关与第七电阻并联连接，第三开关与第八电阻并联连接，所述基准电压输出端连接在第八PMOS管的漏极和第九PMOS管的漏极的连接点与第六电阻和第一开关的连接点之间。

说明书

带隙基准源电路

技术领域

[0001] 本发明涉及模拟集成电路领域，更具体地，涉及一种带隙基准源电路，其能够提供不受三极管电流增益影响且幅度能够调整的带隙基准电压。

背景技术

[0002] 基准电压和基准电流电路被广泛运用于各种模拟集成电路、数字集成电路模块中，例如ADC、DAC、高速比较器、锁相环、低压线性稳压器等。基准电压(电流)电路能够为电路提供一个随电压和温度变化而变化很小的电压(电流)，即，基准电压(电流)。

[0003] 众所周知，负温度系数电压也称为CTAT(complementary to absolute temperature)电压。正温度系数电压也称为PTAT(proportional  to absolute temperature)电压。图1示出了传统的带隙基准电压电路的示意图，在传统的带隙基准电压电路中，三极管的基极‑发射极电压VBE具有负温度系数，两个三极管的基极‑发射极电压之间的压差ΔVBE具有正温度系数，通过将正温度系数电压与负温度系数电压权重相加获得基准电压。图2示出了获得正温度系数电压电路的原理示意图。在图2所示的电路中，示出了两个同类的晶体管Q1’和Q2’，假设偏置的集电极电流分别为nI0和I0，Q2’由m个与Q1’一样的三极管并联，忽略基极电流，可以写出： 其中，k为玻尔兹曼常数，T为以开尔文为单位的温度值，q为电子电荷，m为大于2的正整数，n为正数。因此，可以看出ΔVBE是一个正温度系数电压，且温度系数等于(k/q)ln(mn)。这种传统的带隙基准电压电路具有温漂低、电源抑制比高、且能够与CMOS工艺结合等优点，得到了大规模应用。

[0004] 然而，由于受到集成电路工艺中硅材料本身带隙电压和温度特性的限制，通过这种将正温度系数(PTAT)电压与负温度系数(CTAT)电压相加的模式输出的基准电压只能在1.2V左右，这严重限制了它在低电压电路中的应用。此外，当应用于ADC和DAC时，由于不能提供更大的基准电压(例如，大于1.2V)，因此缩小了ADC或者DAC的测量范围。因此，能够产生多个基准电压且基准电压的幅度不仅仅限于1.2V的带隙基准源电路亟待研究。

[0005] 现有sub‑1V带隙基准源电路将传统带隙基准源电路的PTAT电压ΔVBE和CTAT电压VBE转化为PTAT电流和CTAT电流，然后再加权相加，获得基准电流，该基准电流乘以电阻可以获得基准电压。然而，由于三极管的有限电流增益β本身带有复杂的温度系数，温度漂移将使得这种方案产生的基准电压具有一定的误差。如以下公式所示，可以看到电流增益β本身带有复杂的温度系数：

[0006]

[0007] 其中，标称的共发射极电流增益βF0和温度指数XTB是通过对测量数据进行拟合而得到的，Tr是参考温度。如果一个三极管的偏置电流是通过发射极注入的，那么集电极电流是发射极电流的一部分，且 αF为共基极电路增益。如果αF随温度变化大，那么在产生VBE的负温度系数电压时就必须考虑这一点。因此，为了使VBE的温度系数尽可能趋近于一阶系数，要避免电流增益β本身带来的影响。

[0008] 专利申请US8665130(名称为“ADC,a temperature sensor,a non‑contact transponder,and a method of converting analog signals to digital signals”)中公开的方案只能分别提取出不受β影响的电压VBE和不受β影响的压差ΔVBE，且ΔVBE的实际数值由ADC获得，没有产生Vref(输出带隙基准电压)的步骤。此外，由于是直流电压，该方案无法使用相加器直接相加，且电压相加得到的Vref一定在1.2V左右，无法控制产生的Vref的幅度，从而无法产生sub‑1V或者plus‑2V的基准电压。

[0009] 此外，专利申请CN102253684(名称为“一种采用电流相减技术的带隙基准电路”)中公开的方案只能提取出受β影响的CTAT电流，不能提取出不受β影响的CTAT电流。

[0010] 因此，需要一种能够提供不受三极管有限电流增益β影响且幅度能够调整的带隙基准电压的带隙基准源电路。

[0011] 公开于本发明背景部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

[0012] 为了解决现有技术中的技术问题，本发明的实施方案提供了一种不受三极管有限电流增益β影响且幅度能够调整的带隙基准电压的带隙基准源电路的带隙基准源电路。

[0013] 本发明所要解决的技术问题不限于上述问题，并且本发明所属领域的技术人员通过以下描述将清楚地理解本文中未提及的任何其它技术问题。

[0014] 根据本发明的实施方案，一种带隙基准源电路包括：正温度系数电流产生模块，其配置为产生不受三极管电流增益影响的正温度系数电流；负温度系数电流产生模块，其配置为产生不受三极管电流增益影响的负温度系数电流；以及电流相加模块，其介于正温度系数电流产生模块和负温度系数电流产生模块之间，分别与正温度系数电流产生模块和负温度系数电流产生模块电连接，并且配置为将正温度系数电流产生模块产生的正温度系数电流和负温度系数电流产生模块产生的负温度系数电流相加，从而输出不受三极管电流增益影响且幅度能够调整的带隙基准电压。

[0015] 优选地，所述负温度系数电流产生模块包括：负温度系数电压产生子模块，其配置为产生不受三极管电流增益影响的负温度系数电压；以及负温度系数电流产生子模块，其与负温度系数电压产生子模块电连接，并且配置为由负温度系数电压产生子模块产生的负温度系数电压而产生不受三极管电流增益影响的负温度系数电流。

[0016] 优选地，所述负温度系数电压产生子模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一运算放大器、第一三极管、第二三极管、第三三极管、第一电阻和第二电阻，所述负温度系数电流产生子模块包括第四PMOS管、第二运算放大器和第三电阻，第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极分别连接电源VDD，第一PMOS管的栅极分别连接第二PMOS管的栅极、第三PMOS管的栅极和第一运算放大器的输出端，第一PMOS管的漏极分别连接第一运算放大器的负输入端和第一三极管的发射极，第二PMOS管的漏极分别连接第一运算放大器的正输入端和第二电阻的第一端，第三PMOS管的漏极分别连接第三三极管的发射极和第二运算放大器的负输入端，第四PMOS管的漏极分别连接第二运算放大器的正输入端和第三电阻的第一端，第一三极管的基极连接第一电阻的第一端，第二三极管的发射极连接第二电阻的第二端，第一三极管的集电极、第一电阻的第二端、第二三极管的基极和集电极、第三三极管的基极和集电极以及第三电阻的第二端分别接地。

[0017] 优选地，所述正温度系数电流产生模块包括第五PMOS管、第六PMOS管、第七PMOS管、第三运算放大器、第四三极管、第五三极管、第四电阻和第五电阻，第五PMOS管、第六PMOS管、第七PMOS管的源极分别连接电源VDD，第五PMOS管的漏极分别连接第四电阻的第一端和第四三极管的基极，第六PMOS管的漏极分别连接第三运算放大器的正输入端和第四三极管的发射极，第七PMOS管的漏极分别连接第三运算放大器的负输入端和第五三极管的发射极，第五三极管的基极连接第五电阻的第一端，第四三极管的集电极、第五三极管的集电极、第四电阻的第二端以及第五电阻的第二端分别接地。

[0018] 优选地，所述电流相加模块包括第八PMOS管、第九PMOS管、第六电阻、第七电阻、第八电阻、第九电阻、第一开关、第二开关、第三开关以及基准电压输出端，第八PMOS管和第九PMOS管的源极分别连接电源VDD，第八PMOS管的栅极分别连接第四PMOS管的栅极和第二运算放大器的输出端，第九PMOS管的栅极分别连接第五PMOS管的栅极、第六PMOS管的栅极和第七PMOS管的栅极以及第三运算放大器的输出端，第八PMOS管的漏极分别连接第九PMOS管的漏极以及串联连接的第六电阻、第七电阻、第八电阻和第九电阻，第一开关与第六电阻并联连接，第二开关与第七电阻并联连接，第三开关与第八电阻并联连接，所述基准电压输出端连接在第八PMOS管的漏极和第九PMOS管的漏极的连接点与第六电阻和第一开关的连接点之间。

[0019] 本发明采取以上技术方案，其具有以下有益效果：既可以提供sub‑1V的基准电压，也可以提供plus‑2V的基准电压。负温度系数电流电路和正温度系数电流电路能够分别产生不受有限电流增益β影响的负温度系数电流和正温度系数电流，由于有限电流增益β具有复杂的温度系数，所以不受有限电流增益β影响的电流相加后经过电阻产生的基准电压的温度系数极低，产生了较为理想的基准电压，同时没有使用较为复杂的高阶温度系数补偿电路。

附图说明

[0020] 下文将结合附图对本发明的示例性实施例进行更为详细的说明。为清楚起见，不同附图中相同的部件以相同标记示出。需要说明的是，附图仅起到示意作用，其并不必然按照比例绘制。在这些附图中：

[0021] 图1示出了传统的带隙基准电压电路的示意图；

[0022] 图2示出了获得正温度系数电压电路的原理示意图；

[0023] 图3示出了根据本发明实施方案的带隙基准源电路的结构框图；

[0024] 图4示出了根据本发明实施方案的负温度系数电流产生模块的电路图；

[0025] 图5示出了根据本发明实施方案的正温度系数电流产生模块的电路图；

[0026] 图6示出了根据本发明实施方案的电流相加模块的电路图；

[0027] 图7示出了根据本发明实施方案的带隙基准源电路的总体电路图；

[0028] 图8示出了根据本发明实施方案的带隙基准源电路产生的不受三极管电流增益影响的正温度系数电压和负温度系数电压与传统的带隙基准源电路产生的受三极管电流增益影响的正温度系数电流和负温度系数电流的比较示意图；

[0029] 图9A和图9B示出了根据本发明实施方案的带隙基准源电路仿真输出的基准电压随温度变化的曲线图；

[0030] 图10示出了传统的带隙基准源电路仿真输出的基准电压随温度变化的曲线图；

[0031] 图11A示出了根据本发明实施方案的带隙基准源电路输出的不受三极管电流增益影响的基准电压的示意图；

[0032] 图11B示出了传统的带隙基准源电路输出的基准电压的示意图。

具体实施方式

[0033] 在本发明中可以做出各种改变和各种示例性实施方案，使得特定的示例性实施方案在附图中示出并且在说明书中详细描述。然而，应当理解，示例性实施方案并不旨在将本发明限制为特定的公开的形式，而是本发明包括落入本发明的精神和技术范围内的所有修改、等同形式和替代形式。

[0034] 在描述每个附图时，相似的附图标记用于相似的组件。术语“第一”、“第二”等可以用于说明各种组件，但是这些组件不应受到这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本发明的范围的情况下，第一组件可以称为第二组件，并且类似地，第二组件也可以称为第一组件。术语“和/或”包括多个相关列举的项目的组合或多个相关列举的项目中的任意一个。

[0035] 下面对本发明的实施方案作详细说明，本实施方案在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施方案。

[0036] 图3示出了根据本发明实施方案的带隙基准源电路的结构框图。参考图3，根据本发明实施方案的带隙基准源电路可以包括：正温度系数电流产生模块10、负温度系数电流产生模块20和电流相加模块30；所述正温度系数电流产生模块10配置为产生不受三极管电流有限增益β影响的正温度系数电流；所述负温度系数电流产生模块20配置为产生不受三极管电流有限增益β影响的负温度系数电流；所述电流相加模块30介于正温度系数电流产生模块10和负温度系数电流产生模块20之间，分别与正温度系数电流产生模块10和负温度系数电流产生模块20电连接，并且配置为将正温度系数电流产生模块10产生的正温度系数电流和负温度系数电流产生模块20产生的负温度系数电流相加，从而输出不受三极管电流有限增益β影响且幅度能够调整的带隙基准电压Vref。

[0037] 根据本发明的实施方案，所述负温度系数电流产生模块20可以包括负温度系数电压产生子模块201和负温度系数电流产生子模块202，其中，所述负温度系数电压产生子模块201配置为产生不受三极管电流有限增益β影响的负温度系数电压；所述负温度系数电流产生子模块202与负温度系数电压产生子模块201电连接，并且配置为由负温度系数电压产生子模块201产生的负温度系数电压而产生不受三极管电流增益影响的负温度系数电流。

[0038] 根据本发明实施方案的带隙基准源电路的输入端40可以直接或间接地与直流电源VDD电连接，或者可以与其他启动电路电连接。例如，当直流电供应至正温度系数电流产生模块10、负温度系数电流产生模块20和电流相加模块30时，正温度系数电流产生模块10、负温度系数电流产生模块20和电流相加模块30处于开启状态；当直流电未供应至正温度系数电流产生模块10、负温度系数电流产生模块20和电流相加模块30，正温度系数电流产生模块10、负温度系数电流产生模块20和电流相加模块30处于关断状态。这里仅是一个示例，任何合适的启动电路都适用于本发明。

[0039] 下面对本发明的实施方案作详细说明，本实施方案在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施方案。

[0040] 图4以PMOS管和PNP型三极管为例示出了根据本发明实施方案的负温度系数电流产生模块的电路图。参考图4，负温度系数电流产生模块20包括负温度系数电压产生子模块201和负温度系数电流产生子模块202。

[0041] 具体地，所述负温度系数电压产生子模块201可以包括：第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一运算放大器OPA1、第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1和第二电阻R2。所述负温度系数电流产生子模块202可以包括第四PMOS管PM4、第二运算放大器OPA2和第三电阻R3。

[0042] 其中，第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3源极分别连接电源VDD，第一PMOS管PM1的栅极分别连接第二PMOS管PM2的栅极、第三PMOS管PM3的栅极和第一运算放大器OPA1的输出端，第一PMOS管PM1的漏极分别连接第一运算放大器OPA1的负输入端和第一三极管Q1的发射极，第二PMOS管PM2的漏极分别连接第一运算放大器OPA1的正输入端和第二电阻R2的第一端，第三PMOS管PM3的漏极分别连接第三三极管Q3的发射极，第一三极管Q1的基极连接第一电阻R1的第一端，第二三极管Q2的发射极连接第二电阻R2的第二端，第一三极管Q1的集电极、第一电阻R1的第二端、第二三极管Q2的基极和集电极、第三三极管Q3的基极和集电极以及第三电阻R3的第二端分别接地。

[0043] 第四PMOS管PM4的源极与电源VDD连接，第四PMOS管PM4的漏极分别连接第二运算放大器OPA2的正输入端和第三电阻R3的第一端，第二运算放大器OPA2的负输入端与第三三极管Q3的发射极连接，第二运算放大器OPA2的输出端和第四PMOS管PM4的栅极分别与负温度系数电流产生模块的输出端连接。

[0044] 在本示例中，第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4均为P沟道型场效应管，这里仅是一个示例，它们也可以为NMOS管等。

[0045] 在本示例中，第一三极管Q1、第二三极管Q2和第三三极管Q3均为PNP型三极管，这里仅是一个示例，它们也可以为NPN型三极管等。

[0046] 参见图4，当PMOS管的栅极电压Vg(即，第一运算放大器OPA1的输出端电压)与源极电压Vs(即，电源VDD的电压)的差值Vgs小于设定阈值时，PMOS管导通。当第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3导通时，第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3分别产生漏源电流Ids1、Ids2和Ids2。

[0047] 在负温度系数电压产生子模块201中，假设 R2:R1＝m:1，其中，m为大于或等于2的正整数，W为PMOS管中源极和漏极之间的沟道区域的宽度，L为沟道区域的宽度。优选地m为8或24。

[0048] 根据运算放大器OPA1的“虚短”特性，即运算放大器OPA1的正输入端和负输入端的电压相等，可得：

[0049] Veb2+Ie2R2＝Ib1R1+Veb1               (0.1)

[0050] Veb2为第二三极管Q2的发射极与基极间电压，Veb1为第一三极管Q1的发射极与基极间电压，Ib1为第一三极管Q1的基极电流，Ie2为第二三极管Q2的发射极电流。

[0051] 假设Ids2＝I，R1＝R；

[0052] 由 R2:R1＝m:1可得

[0053] Ids3＝Ids1＝mI                    (0.2)

[0054] R2＝mR1＝mR                     (0.3)

[0055] 而由三极管器件特性得：

[0056]

[0057] 其中，βF为共发射极电流增益。

[0058] 根据运算放大器OPA1的“虚断”特性，可得：

[0059] Ie1＝Ids1＝mI                    (0.5)

[0060] 将式(0.2)、式(0.3)、式(0.4)代入式(0.1)，可得

[0061]

[0062] 即得

[0063]

[0064] 根据三极管的基本特性可得：

[0065]

[0066] Ic3+Ib3＝Ie3                      (0.9)

[0067] Ic3＝βFIb3                       (0.10)

[0068] 由式(0.9)、式(0.10)即得

[0069]

[0070] 同理，根据运算放大器OPA2的“虚断”特性，可得：

[0071] Ie3＝Ids3＝mI                    (0.12)

[0072] 把式(0.7)、式(0.11)、式(0.12)代入式(0.8)即得：

[0073]

[0074] 因此，第三三极管Q3的发射极与基极间电压Veb3是不受三极管有限电流增益β影响的负温度系数电压Vctat。

[0075] 进一步参见图4，在负温度系数电流产生子模块202中，第二运算放大器OPA2的负输入端与第三三极管Q3的发射极连接，即第二运算放大器OPA2的负输入端的电压为Veb3。根据运算放大器OPA2的“虚短”特性，第二运算放大器OPA2的正输入端的电压为Veb3，可得电阻R3两端电压为Veb3。当第四PMOS管PM4导通时，第四PMOS管PM4产生源漏电流Ids4，流过第四PMOS管PM4的源漏电流Ids4可以为：

[0076]

[0077] 由此可见，第四PMOS管PM4产生的源漏电流Ids4是不受三极管有限电流增益β影响的负温度系数电流。

[0078] 因此，根据本发明实施方案的负温度系数电流产生模块能够产生不受三极管电流增益影响的负温度系数电流。

[0079] 图5以PMOS管和PNP型三极管为例示出了根据本发明实施方案的正温度系数电流产生模块的电路图。参考图5，正温度系数电流产生模块可以包括：第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第三运算放大器OPA3、第四三极管Q4、第五三极管Q5、第四电阻R4和第五电阻R5。

[0080] 在本示例中，第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7的源极分别连接电源VDD，第五PMOS管PM5的漏极分别连接第四电阻R4的第一端和第四三极管Q4的基极，第六PMOS管PM6的漏极分别连接第三运算放大器OPA3的正输入端和第四三极管Q4的发射极，第七PMOS管PM7的漏极分别连接第三运算放大器OPA3的负输入端和第五三极管Q5的发射极，第五三极管Q5的基极连接第五电阻R5的第一端，第四三极管Q4的集电极、第五三极管Q5的集电极、第四电阻R4的第二端以及第五电阻R5的第二端分别接地，第三运算放大器OPA3的输出端与第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7的栅极连接，作为正温度系数电流产生模块的输出端。

[0081] 第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7均为P沟道型场效应管，这里仅是一个示例，它们也可以是NMOS管等。

[0082] 第四三极管Q4、第五三极管Q5均为PNP型三极管，这里仅是一个示例，它们也可以是NPN型三极管等。

[0083] 当PMOS管的栅极电压Vg(即，第三运算放大器OPA3的输出端电压)与源极电压Vs(即，电源VDD的电压)的差值Vgs小于设定阈值时，PMOS管导通。当第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7导通时，第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7分别产生源漏电流Ids5、Ids6和Ids7。

[0084] 在本示例中，假设 R4:R5＝n:1，其中，n为大于或等于2的正整数，W为PMOS管中源极和漏极之间的沟道区域的宽度，L为沟道区域的宽度。优选地，n为8或24。

[0085] 假设第六PMOS管PM6的漏源电流Ids6＝I1，第七PMOS管PM7的漏源电流Ids7＝I2，第五PMOS管PM5的漏源电流Ids5＝I3。

[0086] 根据运算放大器OPA3的“虚短”特性，即运算放大器OPA3的正输入端和负输入端的电压相等，可得：

[0087] Veb5+Ib5R5＝Veb4+(Ib4+I3)R4           (1.2)

[0088] Veb5为第五三极管Q5的发射极与基极间电压，Veb4为第四三极管Q5的发射极与基极间电压，Ib5为第五三极管Q5的基极电流，Ib4为第四三极管Q5的基极电流。

[0089] 根据三极管的器件特性：

[0090]

[0091] 由于运算放大器OPA3的“虚断”特性，

[0092] Ie5＝Ids7＝I2，Ie4＝Ids6＝I1         (1.4)

[0093] 将(1.4)代入式(1.3)即可得：

[0094]

[0095] 将(1.5)代入式(1.2)即可得：

[0096]

[0097] 根据 可得：

[0098] Ids7:Ids6＝n:1

[0099] 即

[0100] I2:I1＝n:1                  (1.7)

[0101] 把I2:I1＝n:1和R4:R5＝n:1代入式(1.6)即可得：

[0102] Veb5＝Veb4+I3R4              (1.8)

[0103] 进一步得：

[0104]

[0105] 可以看出，第五PMOS管PM5的漏源电流Ids5是一个不受三极管有限电流增益β影响的正温度系数电流Iptat。

[0106] 因此，根据本发明实施方案的正温度系数电流产生模块能够产生不受三极管电流增益影响的正温度系数电流。

[0107] 图6以PMOS管为例示出了根据本发明实施方案的电流相加模块的电路图。参考图6，根据本发明的实施方案，所述电流相加模块包括第八PMOS管PM8、第九PMOS管PM9、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一开关SW1、第二开关SW2、第三开关SW3以及基准电压输出端Vref。

[0108] 其中，第八PMOS管PM8和第九PMOS管PM9的源极分别连接电源VDD；第八PMOS管PM8的漏极分别连接第九PMOS管PM9的漏极以及串联连接的第六电阻R6、第七电阻R7、第八电阻R8和第九电阻R9；第一开关SW1与第六电阻R6并联连接，第二开关SW2与第七电阻R7并联连接，第三开关SW3与第八电阻R8并联连接，所述基准电压输出端连接在第八PMOS管PM8的漏极和第九PMOS管PM9的漏极的连接点与第六电阻R6和第一开关SW1的连接点之间；第八PMOS管PM8的栅极与负温度系数电流产生模块的输出端(即，第四PMOS管PM4的栅极)连接；第九PMOS管PM9的栅极与正温度系数电流产生模块的输出端(即，第五PMOS管PM5的栅极)连接。

[0109] 第八PMOS管PM8和第九PMOS管PM9均为P沟道型场效应管，这里仅是一个示例，它们也可以是NMOS管等。

[0110] 当第八PMOS管PM8和第九PMOS管PM9导通时，第八PMOS管PM8和第九PMOS管PM9分别产生源漏电流Ids8和Ids9。

[0111] 在本示例中，电流相加模块的第八PMOS管PM8的栅极与负温度系数电流产生模块的第四PMOS管PM4的栅极连接，假设 其中，m为大于或等于2的正整数。优选地，m为8或24。

[0112] 由 可得：

[0113] Ids8:Ids4＝1:m

[0114] 即

[0115]

[0116] 由此可见，第八PMOS管PM8产生的源漏电流Ids8是不受三极管有限电流增益β影响的负温度系数电流Ictat。

[0117] 在本示例中，电流相加模块的第九PMOS管PM9的栅极与正温度系数电流产生模块的第五PMOS管PM5的栅极连接，假设 其中，r为大于1的正数，优选地，r的范围为1.1至2.5。

[0118] 由 可得

[0119] Ids9:Ids5＝r:1              (2.2)

[0120] 即

[0121]

[0122] 由此可见，第九PMOS管PM9产生的源漏电流I9是不受三极管有限电流增益β影响的负温度系数电流。

[0123] 假设产生随温度变化而变化很小的电流为I0，即 这样的电流可由正温度系数电流Iptat和负温度系数电流Ictat比例相加得到，即

[0124] I0＝Ids8+Ids9＝rIptat+Ictat             (2.4)

[0125] 需满足：

[0126]

[0127] 即

[0128]

[0129] 得到

[0130]

[0131] 根据欧姆定律：

[0132] Vref＝I0((R6)+(R7)+(R8)+(R9))         (2.8)

[0133] 将式(2.1)、式(2.3)、式(2.4)代入式(2.8)即得：

[0134]

[0135] 其中，R3、R4、R6、R7、R8、R9是同一类型的电阻，且

[0136] R(T)＝R(T0)[1+TC1(T‑T0)+TC2(T‑T0)2]

[0137] 其中，R(T0)为电阻在25℃下的阻值，TC1为电阻的一阶温度系数，TC2为电阻的二阶温度系数。

[0138] 由此可以看出，Vref不受电阻的温度系数的影响，最后得到了随温度变化而变化很小的输出带隙基准电压Vref。

[0139] 此外，通过控制分别与电阻R6、R7、R8并联连接的开关SW1至SW3接通或关断，分别实现电阻R6、R7、R8的短路，从而使最终输出的带隙基准电压Vref的幅度能够进行调整。

[0140] 图7示出了根据本发明实施方案的带隙基准源电路的总体电路图。参考图7，本发明的带隙基准源电路采用“电流相加”的技术，包括一个正温度系数电流产生模块、一个负温度系数电流产生模块以及一个电流相加模块，其中，正温度系数电流产生模块由三个PMOS管、两个电阻、两个三极管、一个运算放大器(OPA)构成，负温度系数电流产生模块由四个PMOS管、三个电阻、三个三极管、两个运算放大器(OPA)构成。图8示出了根据本发明实施方案的带隙基准源电路产生的不受三极管电流增益影响的正温度系数电压和负温度系数电压与传统的带隙基准源电路产生的受三极管电流增益影响的正温度系数电流和负温度系数电流的比较示意图。在图8中，为了便于描述，将本发明实施方案的带隙基准源电路产生的不受三极管电流增益影响的正温度系数电流和负温度系数电流转换为相应的电压进行描述，从图8可以看出，本发明的带隙基准源电路产生的不受三极管电流增益影响的正温度系数电压和负温度系数电压的曲线是对称的，实现了温度补偿，能够消除三极管有限电流增益的影响，优化了基准源的温度特性。

[0141] 图9A和图9B示出了根据本发明实施方案的带隙基准源电路仿真输出的基准电压随温度变化的曲线图。图10示出了传统的带隙基准源电路仿真输出的基准电压随温度变化的曲线图。图11A示出了根据本发明实施方案的带隙基准源电路输出的不受三极管电流增益影响的基准电压的示意图。图11B示出了传统的带隙基准源电路输出的基准电压的示意图。参见图9A、图9B、图10、图11A和图11B，根据本发明实施方案的带隙基准源电路使得输出带隙基准电压可调，既可以提供稳定的sub‑1V的基准电压，也可以稳定的提供plus‑2V的基准电压，而不仅仅限于1.2V。进一步地，如图9A、图9B和图10所示，根据本发明实施方案的带隙基准源电路在输出sub‑1V的基准电压时，波动范围在0至0.52mv，在输出plus‑2V的基准电压时，波动范围在0至1.745mv，而传统的带隙基准源电路仅限于输出1.2V的基准电压，并且波动范围在0mv至4.95mv，由此根据本发明实施方案的带隙基准源电路提高了带隙基准源在全温度范围内的输出精度。

[0142] 本发明的各种实施方案并非所有可能组合的穷举性列表，而是旨在描述本发明的代表性方面，并且以各种实施方案描述的内容可以独立地或以两种或更多种的组合来应用。

[0143] 以上示例性实施方案所呈现的描述仅用以说明本发明的技术方案，并不想要成为毫无遗漏的，也不想要把本发明限制为所描述的精确形式。显然，本领域的普通技术人员根据上述教导做出很多改变和变化都是可能的。选择示例性实施方式并进行描述是为了解释本发明的特定原理及其实际应用，从而使得本领域的其它技术人员便于理解、实现并利用本发明的各种示例性实施方式及其各种选择形式和修改形式。本发明的保护范围意在由所附权利要求书及其等效形式所限定。