本发明涉及真随机数发生器技术领域，具体涉及一种低功耗相位抖动物理随机源电路及其工作方法。该电路包括：低压低功耗高频振荡器、相位抖动低频振荡器和比较器。低压低功耗高频振荡器，用于生成低压高频时钟信号，并将低压高频时钟信号发送至比较器的负输入端。相位抖动低频振荡器，用于生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至比较器的时钟信号输入端。本发明要解决的技术问题为：现有的真随机数发生器的功耗高、采样不准确。本发明的用途为：在安全芯片中产生真随机数，在大幅度降低高频振荡器电路功耗的同时，通过比较器对低压高频时钟进行比较输出，提高了带抖动的低频时钟对高频时钟采样的正确性。
1.一种低功耗相位抖动物理随机源电路，其特征在于，包括：低压低功耗高频振荡器、相位抖动低频振荡器和比较器；所述低压低功耗高频振荡器的供电电压为VDD2；所述相位抖动低频振荡器和所述比较器的供电电压均为VDD；其中，供电电压VDD2小于供电电压VDD；
所述低压低功耗高频振荡器，用于生成低压高频时钟信号，并将低压高频时钟信号发送至所述比较器的负输入端Vin；
所述相位抖动低频振荡器，用于生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至所述比较器的时钟信号输入端；
所述比较器，其正输入端Vip接电压值为VDD2/2的参考电压；
所述带抖动的低频时钟信号作为采样时钟信号CK输入所述比较器的时钟信号输入端；
所述比较器，在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样；在采样时钟信号CK的另外半个周期内，所述比较器对负输入端Vin和正输入端Vip的采样值进行比较，根据比较结果确定输出端Vout的输出电压；若所述比较器的正输入端Vip的电压高于负输入端Vin的电压，则所述比较器的输出端Vout的输出电压为VDD的逻辑1；若所述比较器的正输入端Vip的电压低于负输入端Vin的电压，则所述比较器的输出端Vout的输出电压为GND的逻辑0。
2.根据权利要求1所述的一种低功耗相位抖动物理随机源电路，其特征在于，所述比较器包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、反相器一和反相器二；
所述PMOS管MP1，其源极接供电电压VDD，栅极接采样时钟信号CK，漏极分别接PMOS管MP2的源极和PMOS管MP3的源极；
所述PMOS管MP2，其栅极作为比较器的正输入端Vip接电压值为VDD2/2的参考电压，漏极接NMOS管MN3的漏极；
所述PMOS管MP3，其栅极作为比较器的负输入端Vin接低压高频时钟信号，漏极接NMOS管MN4的漏极；
所述PMOS管MP4，其源极接供电电压VDD，栅极接CKB信号，漏极分别接PMOS管MP5的源极和PMOS管MP6的源极；所述CKB信号为采样时钟信号CK的反向信号；
所述PMOS管MP5，其栅极接PMOS管MP6的漏极，漏极接NMOS管MN4的漏极；
所述PMOS管MP6，其漏极接NMOS管MN3的漏极，栅极接NMOS管MN4的漏极；
所述NMOS管MN1，其栅极接CKB信号，漏极接NMOS管MN4的栅极，源极接地；
所述NMOS管MN2，其栅极接CKB信号，漏极接NMOS管MN3的栅极，源极接地；
所述PMOS管MP2的漏极与PMOS管MP6的漏极相连后接反相器一的输入，反相器一的输出接反相器二的输入，反相器二的输出为比较器的输出端Vout的输出信号。
3.根据权利要求2所述的一种低功耗相位抖动物理随机源电路的工作方法，其特征在于，该方法包括：低压低功耗高频振荡器生成低压高频时钟信号，并将低压高频时钟信号发送至比较器的负输入端Vin；
相位抖动低频振荡器生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至比较器的时钟信号输入端，所述带抖动的低频时钟信号作为采样时钟信号CK；
比较器在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样；在采样时钟信号CK的另外半个周期内，比较器对负输入端Vin和正输入端Vip的采样值进行比较，根据比较结果确定输出端Vout的输出电压。
4.根据权利要求3所述的一种低功耗相位抖动物理随机源电路的工作方法，其特征在于，所述根据比较结果确定输出端Vout的输出电压，包括：若比较器的正输入端Vip的电压高于负输入端Vin的电压，则比较器的输出端Vout的输出电压为VDD的逻辑1；
若比较器的正输入端Vip的电压低于负输入端Vin的电压，则比较器的输出端Vout的输出电压为GND的逻辑0。
5.根据权利要求3所述的一种低功耗相位抖动物理随机源电路的工作方法，其特征在于，所述比较器在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样，包括：当采样时钟信号CK为低电平时，CKB信号为高电平，PMOS管MP1导通，NMOS管MN1和NMOS管MN2导通，PMOS管MP4关闭，此时比较器工作在复位周期，P1点电压被导通的NMOS管MN1拉至GND，P2点电压被导通的NMOS管MN2拉至GND。
6.根据权利要求3所述的一种低功耗相位抖动物理随机源电路的工作方法，其特征在于，所述在采样时钟信号CK的另外半个周期内，比较器对负输入端Vin和正输入端Vip的采样值进行比较，包括：当采样时钟信号CK由低电平变为高电平后，CKB信号变为低电平，PMOS管MP1关闭，NMOS管MN1和NMOS管MN2关闭，PMOS管MP4导通，此时比较器工作在比较和锁存周期，NMOS管MN3、PMOS管MP5形成的反相器与NMOS管MN4、PMOS管MP6形成的反相器形成锁存器结构，该锁存器结构，在采样时钟信号CK由低电平变为高电平过程中，对正输入端Vip通过PMOS管MP2形成的电流和负输入端Vin通过PMOS管MP3形成的电流进行比较。
7.根据权利要求4所述的一种低功耗相位抖动物理随机源电路的工作方法，其特征在于，所述若比较器的正输入端Vip的电压高于负输入端Vin的电压，则比较器的输出端Vout的输出电压为VDD的逻辑1，包括：当采样时钟信号CK由低电平变为高电平采样时，若正输入端Vip电压高于负输入端Vin的电压，则比较器工作在比较和锁存周期，流经PMOS管MP2的电流小于流经PMOS管MP3的电流，P1点电压高于P2点电压，P1点电压通过反相器一和反相器二两级反向放大整形输出逻辑1；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极。
8.根据权利要求4所述的一种低功耗相位抖动物理随机源电路的工作方法，其特征在于，所述若比较器的正输入端Vip的电压低于负输入端Vin的电压，则比较器的输出端Vout的输出电压为GND的逻辑0，包括：当采样时钟信号CK由低电平变为高电平采样时，若正输入端Vip的电压低于负输入端Vin的电压，则比较器工作在比较和锁存周期，流经PMOS管MP2的电流大于流经PMOS管MP3的电流，P1点电压低于P2点电压，P1点电压通过反相器一和反相器二的两级反向放大整形输出逻辑0；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极。
一种低功耗相位抖动物理随机源电路及其工作方法
技术领域
[0001] 本发明涉及真随机数发生器技术领域，具体涉及一种低功耗相位抖动物理随机源电路及其工作方法。
背景技术
[0002] 在真随机数发生器电路中，最为关键的模块即为生成随机源序列的物理随机源电路。现有技术中的相位抖动物理随机源电路如图1所示，包括高频振荡器、相位抖动低频振荡器和触发器。高频振荡器输出一路高频时钟信号，连接至触发器的输入D端。相位抖动低频振荡器输出一路带抖动的低频时钟信号，连接至触发器的锁存时钟输入CK端。触发器的输出Q为真随机源的输出信号即随机源序列。相位抖动物理随机源电路的工作原理为带抖动的低频时钟信号采样高频时钟信号产生随机源序列，带抖动的低频时钟信号波形如图2所示，需要有较大的抖动范围，时钟上升沿和下降沿抖动的范围为Tj。通常要求带抖动的低频时钟信号的抖动标准方差大约为高频时钟信号周期的10倍以上，即满足公式（1）[0003] σslow> 10×Tfas（t 1）
[0004] 其中，σslow为带抖动的低频时钟信号的抖动标准方差，Tfast为高频时钟信号周期，由此经过触发器采样产生的随机源序列才能满足真随机数发生器对物理随机源的设计要求。
[0005] 随机源序列的速率等于作为采样时钟的带抖动的低频时钟信号的频率，使用最多的为中速真随机数发生器，常见的随机源序列的速率为10‑30Mbps。根据公式（1）的要求，带抖动的低频时钟信号的抖动标准方差在几个ns级别，由此要求高频时钟信号的频率会接近或达到几百MHz甚至接近1GHz的级别。产生高频时钟信号的高频振荡器一般会使用环形振荡器实现，其功耗正比于公式（2）：
[0006] C×f×V2 （2）
[0007] 其中，C为高频振荡器的负载电容（包含寄生电容），f为振荡器的频率，V为高频振荡器的供电电压。当高频振荡器的频率达到或接近GHz级别，高频振荡器的功耗正比于振荡频率，会大大提高，成为相位抖动物理随机源电路的主要功耗。同时，由于高频时钟A点寄生电容效应，高频振荡器输出A点高频时钟信号波形会从方波变化为正弦波，可能会使得触发器采样结果发生错误。
[0008] 此外，中国专利CN201310627765.3公开了一种真随机数产生电路，该真随机数产生电路包括高频振荡器、低频振荡器、T触发器和多级二分频器，具有良好的随机特性。中国专利CN201810095823.5公开了一种反馈调频真随机数发生器，该真随机数发生器包括触发器、可调频高频振荡器、低频振荡器、统计特性分析电路和频率调节电路；其通过建立反馈机制，根据随机数的统计特性动态调整高频振荡器的频率，以将低频振荡器中的噪声成功提取出来并产生随机数。
[0009] 在图1所示的相位抖动物理随机源电路以及上述两篇专利文献中提到的真随机数发生器中，虽然都实现了良好的随机特性，但由于电路中的高频振荡器的振荡频率远高于相位抖动低频振荡器的振荡频率，且高频振荡器的功耗正比于其振荡频率，这将会导致真随机数发生器的功耗非常高；与此同时，当高频振荡器输出的高频时钟信号的频率达到或接近GHz级别后，高频时钟信号会从方波变为正弦波，这将会影响触发器采样的准确性。
[0010] 因此，如何有效降低高频振荡器的功耗，同时提高采样的准确性，是低功耗相位抖动物理随机源设计的关键。
发明内容
[0011] 针对现有技术中存在的问题，本发明提出了一种低功耗相位抖动物理随机源电路。
[0012] 本发明详细的技术方案如下：
[0013] 一种用于真随机数发生器电路的低功耗相位抖动物理随机源电路，包括：低压低功耗高频振荡器、相位抖动低频振荡器和比较器；所述低压低功耗高频振荡器的供电电压为VDD2；所述相位抖动低频振荡器和比较器的供电电压均为VDD，其中，供电电压VDD2小于供电电压VDD。
[0014] 所述低压低功耗高频振荡器，用于生成低压高频时钟信号，并将低压高频时钟信号发送至所述比较器的负输入端Vin。本技术特征的技术优势在于，在保证低压低功耗高频振荡器生成的高频时钟信号的频率满足真随机数发生器电路的速度和随机性要求的前提下，从公式（2）可知，通过将低压低功耗高频振荡器的供电电压设置为比供电电压VDD低的VDD2，能够以平方率减小高频振荡器的功耗，从而减小相位抖动物理随机源电路的整体功耗。
[0015] 所述相位抖动低频振荡器，用于生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至所述比较器的时钟信号输入端。
[0016] 所述带抖动的低频时钟信号作为采样时钟信号CK接入所述比较器的时钟信号输入端；所述比较器，其正输入端Vip接电压值为VDD2/2的参考电压。比较器的正输入端Vip连接电压值为VDD2/2的参考电压，负输入端Vin连接低压高频时钟信号，时钟信号输入端连接带抖动的低频时钟信号。
[0017] 进一步的，所述比较器，在采样时钟信号CK的半个周期内进行复位；在采样时钟信号CK跳变时，对正输入端Vip和负输入端Vin进行信号采样；在采样时钟信号CK的另外半个周期内，比较器对正输入端Vip和负输入端Vin的采样值进行比较，根据比较结果确定比较器的输出端Vout的输出电压；若正输入端Vip的电压高于负输入端Vin的电压，则所述比较器的输出端Vout的输出电压为VDD的逻辑1；若正输入端Vip的电压低于负输入端Vin的电压，则比较器的输出端Vout的输出电压为GND的逻辑0。
[0018] 进一步的，所述比较器包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、反相器一和反相器二。
[0019] 具体地说，所述PMOS管MP1，其源极接供电电压VDD，栅极接采样时钟信号CK，漏极分别接PMOS管MP2的源极和PMOS管MP3的源极。
[0020] 所述PMOS管MP2，其栅极作为比较器的正输入端Vip接电压值为VDD2/2的参考电压，漏极接NMOS管MN3的漏极。
[0021] 所述PMOS管MP3，其栅极作为比较器的负输入端Vin接低压高频时钟信号，漏极接NMOS管MN4的漏极。
[0022] 所述PMOS管MP4，其源极接供电电压VDD，栅极接CKB信号，漏极分别接PMOS管MP5的源极和PMOS管MP6的源极；所述CKB信号为采样时钟信号CK的反向信号。
[0023] 所述PMOS管MP5，其栅极接PMOS管MP6的漏极，漏极接NMOS管MN4的漏极。
[0024] 所述PMOS管MP6，其漏极接NMOS管MN3的漏极，栅极接NMOS管MN4的漏极。
[0025] 所述NMOS管MN1，其栅极接CKB信号，漏极接NMOS管MN4的栅极，源极接地。
[0026] 所述NMOS管MN2，其栅极接CKB信号，漏极接NMOS管MN3的栅极，源极接地。
[0027] 所述NMOS管MN3和MN4的源极均接地。
[0028] 所述PMOS管MP2的漏极与PMOS管MP6的漏极相连后接反相器一的输入，反相器一的输出接反相器二的输入，反相器二的输出为比较器的输出端Vout的输出信号。
[0029] 本发明还公开上述电路的工作方法，该方法包括：
[0030] 低压低功耗高频振荡器生成低压高频时钟信号，并将低压高频时钟信号发送至比较器的负输入端Vin。
[0031] 相位抖动低频振荡器生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至比较器的时钟信号输入端，所述带抖动的低频时钟信号作为采样时钟信号CK。
[0032] 比较器在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样；比较器在采样时钟信号CK的另外半个周期内，对负输入端Vin和正输入端Vip的采样值进行比较，根据比较结果确定输出端Vout的输出电压。
[0033] 所述根据比较结果确定输出端Vout的输出电压，包括：
[0034] 若比较器的正输入端Vip的电压高于负输入端Vin的电压，则比较器的输出端Vout的输出电压为VDD的逻辑1；
[0035] 若比较器的正输入端Vip的电压低于负输入端Vin的电压，则比较器的输出端Vout的输出电压为GND的逻辑0。
[0036] 进一步的，所述比较器在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样，包括：
[0037] 当采样时钟信号CK为低电平时，CKB信号为高电平，PMOS管MP1导通，NMOS管MN1和NMOS管MN2导通，PMOS管MP4关闭，此时比较器工作在复位周期，P1点电压被导通的NMOS管MN1拉至GND，P2点电压被导通的NMOS管MN2拉至GND。
[0038] 进一步的，所述比较器在采样时钟信号CK的另外半个周期内，对负输入端Vin和正输入端Vip的采样值进行比较，包括：
[0039] 当采样时钟信号CK由低电平变为高电平后，CKB信号变为低电平，PMOS管MP1关闭，NMOS管MN1和NMOS管MN2关闭，PMOS管MP4导通，此时比较器工作在比较和锁存周期，NMOS管MN3、PMOS管MP5形成的反相器与NMOS管MN4、PMOS管MP6形成的反相器形成锁存器结构，该锁存器结构，在采样时钟信号CK由低电平变为高电平过程中，对正输入端Vip通过PMOS管MP2形成的电流和负输入端Vin通过PMOS管MP3形成的电流进行比较。
[0040] 进一步的，所述若比较器的正输入端Vip的电压高于负输入端Vin的电压，则比较器的输出端Vout的输出电压为VDD的逻辑1，包括：
[0041] 当采样时钟信号CK由低电平变为高电平采样时，若正输入端Vip电压高于负输入端Vin的电压，则比较器工作在比较和锁存周期，流经PMOS管MP2的电流小于流经PMOS管MP3的电流，P1点电压高于P2点电压，P1点电压通过反相器一和反相器二两级反向放大整形输出逻辑1；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极。
[0042] 进一步的，所述若比较器的正输入端Vip的电压低于负输入端Vin的电压，则比较器的输出端Vout的输出电压为GND的逻辑0，包括：
[0043] 当采样时钟信号CK由低电平变为高电平采样时，若正输入端Vip的电压低于负输入端Vin的电压，则比较器工作在比较和锁存周期，流经PMOS管MP2的电流大于流经PMOS管MP3的电流，P1点电压低于P2点电压，P1点电压通过反相器一和反相器二的两级反向放大整形输出逻辑0；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极。
[0044] 和现有技术相比，本发明的优点为：
[0045] 本发明所述的低功耗相位抖动物理随机源电路用于在安全芯片中产生真随机数，该电路使用低压低功耗高频振荡器代替原有的高频振荡器电路，通过降低其供电电压，能够以平方率减小产生高频时钟的高频振荡器电路的功耗；采用比较器电路代替原有的触发器，比较器在带抖动的低频时钟信号的控制下，能够实现对低压高频时钟信号的采样和与参考电压进行比较，同时将输出逻辑电平提升至随机源供电电压，得到并输出正确的采样逻辑值。本发明在大幅度降低高频振荡器电路功耗的同时，通过比较器对低压高频时钟进行比较输出，大大提高了带抖动的低频时钟对高频时钟采样的正确性。
附图说明
[0046] 图1是现有的相位抖动物理随机源电路示意图；其中，A表示高频振荡器输出的高频时钟信号，B表示相位抖动低频振荡器输出的带抖动的低频时钟信号，O表示触发器输出的真随机源序列；
[0047] 图2是现有的带抖动的低频时钟波形示意图；其中，Tj表示带抖动的低频时钟信号的时钟上升和下降沿抖动的范围；
[0048] 图3是本发明中的低功耗相位抖动物理随机源电路示意图；其中，C表示低压低功耗高频振荡器输出的低压高频时钟信号，D表示相位抖动低频振荡器输出的带抖动的低频时钟信号，Out表示比较器输出的真随机源序列；
[0049] 图4是本发明中的低功耗相位抖动物理随机源电路的实施方案图；
[0050] 图5是本发明中的低功耗相位抖动物理随机源电路中比较器电路的实施方案图，即图4所示电路中的比较器电路示意图；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极；
[0051] 图6是图5中比较器中的时钟电路示意图。
[0052] 其中：
[0053] 01、高频振荡器，02、相位抖动低频振荡器，03、触发器，10、低压低功耗高频振荡器，30、比较器，MP1~MP6均表示PMOS管，MN1~MN4均表示NMOS管，21、反相器一，22、反相器二，23、反相器三，CK表示采样时钟信号，CKB表示采样时钟信号的反向信号，VDD表示供电电压，GND表示地（0电位），VDD2表示低压低功耗高频振荡器的供电电压，Vref表示一路参考电压。
具体实施方式
[0054] 下面结合附图对本发明做进一步说明：
[0055] 实施例一
[0056] 如图3和图4所示的一种低功耗相位抖动物理随机源电路，包括：低压低功耗高频振荡器10、相位抖动低频振荡器02和比较器30。所述低压低功耗高频振荡器10的供电电压为VDD2；所述相位抖动低频振荡器02和比较器30的供电电压均为VDD，其中，供电电压VDD2小于供电电压VDD。
[0057] 所述低压低功耗高频振荡器10，用于生成低压高频时钟信号，并将低压高频时钟信号发送至比较器30的负输入端Vin。低压低功耗高频振荡器10使用的供电电压低于相位抖动物理随机源中其他电路的供电电压。通过使用较低的电压给高频振荡器进行供电，在产生相同频率的高频时钟的情况下，由公式（2）可知，降低供电电压V可以以平方率大幅度降低高频振荡器的功耗。低压低功耗高频振荡器10的供电电压VDD2低于相位抖动物理随机源02的供电电压VDD，相较于原有的高频振荡器产生的高频时钟信号的摆幅为0 VDD，低压低~
功耗高频振荡器10输出的低压高频时钟信号的摆幅同时也降低为0 VDD2。
~
[0058] 所述相位抖动低频振荡器02，用于生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至比较器30的时钟信号输入端。相位抖动低频振荡器02与传统的相位抖动物理随机源中相位抖动低频振荡器相同，供电电压为VDD，产生带抖动的低频时钟，抖动的范围（标准方差）满足真随机数发生器电路的速度和随机性要求。
[0059] 由于低压低功耗高频振荡器10的工作电压由VDD降低至VDD2，其输出低压高频时钟信号的幅度也降低至VDD2，如果使用传统的触发器，将无法对低压高频时钟进行正确采样，因此使用比较器30来对低压高频时钟信号进行采样，确保采样信号的准确性。比较器30的正输入端Vip接参考电压Vref；比较器30的负输入端Vin接低压高频时钟信号，参考电压Vref值一般为高频振荡器供电电压的一半，即VDD2/2。比较器的时钟信号输入端连接至相位抖动低频振荡器02的输出端，即带抖动的低频时钟信号。
[0060] 所述比较器30的功能为，在采样时钟信号CK的控制下，在采样时钟信号CK的半个周期内，比较器30处于复位状态。当采样时钟信号CK跳变时，对正输入端Vip和负输入端Vin进行信号采样。在采样时钟信号CK的另外半个周期内，对正输入端Vip和负输入端Vin的采样值进行比较并输出结果：当正输入端Vip的采样值大于负输入端Vin的采样值时，比较器30的输出电压为VDD的逻辑1。当正输入端Vip的采样值小于负输入端Vin的采样值时，比较器30的输出电压为GND的逻辑0。使用比较器30实现采样和比较输出的优点为，可以将摆幅为0~VDD2的低压高频时钟信号通过与参考电压Vref值进行采样比较，防止高频时钟信号在较高频率下，发生因波形由方波衰变为正弦波而造成的采样数据发生错误。同时，可以将采样到的电压摆幅为0 VDD2的低压高频时钟信号直接转换为电压摆幅为0 VDD的输出逻辑信号。
~ ~
[0061] 如图5所示，所述比较器30包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、反相器一21和反相器二22。
[0062] 其中，PMOS管MP1为采样时钟信号CK控制的开关，NMOS管MN1、NMOS管MN2和PMOS管MP4为CKB信号控制的开关。CKB为采样时钟信号CK的反向信号，将采样时钟信号CK通过反相器三23输出后即可得到CKB信号，CKB信号的实现如图6所示。PMOS管MP2的栅极为比较器30的正输入端Vip，PMOS管MP3的栅极为比较器30的负输入端Vin，NMOS管MN3和NMOS管MN4形成锁存结构，PMOS管MP5和PMOS管MP6形成锁存结构，P1点电位通过两级反相器（反相器一21和反相器二22）进行放大整形输出。
[0063] 实施例二
[0064] 本实施例包括一种上述电路的工作方法，该方法包括：
[0065] 低压低功耗高频振荡器10生成低压高频时钟信号，并将低压高频时钟信号发送至比较器30的负输入端Vin。
[0066] 相位抖动低频振荡器02生成带抖动的低频时钟信号，并将带抖动的低频时钟信号发送至比较器30的时钟信号输入端，所述带抖动的低频时钟信号作为采样时钟信号CK。
[0067] 比较器30在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样；比较器30在采样时钟信号CK的另外半个周期内，对负输入端Vin和正输入端Vip的采样值进行比较，根据比较结果确定输出端Vout的输出信号。若比较器30的正输入端Vip的电压高于负输入端Vin的电压，则比较器30的输出端Vout的输出电压为VDD的逻辑1；若比较器30的正输入端Vip的电压低于负输入端Vin的电压时，则比较器30的输出端Vout的输出电压为GND的逻辑0。
[0068] 进一步的，所述比较器30在采样时钟信号CK的半个周期内进行复位，在采样时钟信号CK跳变时，对负输入端Vin和正输入端Vip进行信号采样，包括：
[0069] 当采样时钟信号CK为低电平时，CKB信号为高电平，PMOS管MP1导通，NMOS管MN1和NMOS管MN2导通，PMOS管MP4关闭，此时比较器30工作在复位周期，P1点电压被导通的NMOS管MN1拉至GND，P2点电压被导通的NMOS管MN2拉至GND。
[0070] 进一步的，所述比较器30在采样时钟信号CK的另外半个周期内，对负输入端Vin和正输入端Vip的采样值进行比较，包括：
[0071] 当采样时钟信号CK由低电平变为高电平后，CKB信号变为低电平，PMOS管MP1关闭，NMOS管MN1和NMOS管MN2关闭，PMOS管MP4导通，此时比较器30工作在比较和锁存周期，NMOS管MN3、PMOS管MP5形成的反相器与NMOS管MN4、PMOS管MP6形成的反相器形成锁存器结构，该锁存器结构，在采样时钟信号CK由低电平变为高电平过程中，对正输入端Vip通过PMOS管MP2形成的电流和负输入端Vin通过PMOS管MP3形成的电流进行比较。
[0072] 进一步的，所述若比较器30的正输入端Vip的电压高于负输入端Vin的电压，则比较器30的输出端Vout的输出电压为VDD的逻辑1，包括：
[0073] 当采样时钟信号CK由低电平变为高电平采样时，若正输入端Vip电压高于负输入端Vin的电压，则比较器30工作在比较和锁存周期，流经PMOS管MP2的电流小于流经PMOS管MP3的电流，P1点电压高于P2点电压，P1点电压通过反相器一21和反相器二22两级反向放大整形输出逻辑1；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极。
[0074] 进一步的，所述若比较器30的正输入端Vip的电压低于负输入端Vin的电压，则比较器30的输出端Vout的输出电压为GND的逻辑0，包括：
[0075] 当采样时钟信号CK由低电平变为高电平采样时，若正输入端Vip的电压低于负输入端Vin的电压，则比较器30工作在比较和锁存周期，流经PMOS管MP2的电流大于流经PMOS管MP3的电流，P1点电压低于P2点电压，P1点电压通过反相器一21和反相器二22的两级反向放大整形输出逻辑0；其中，P1点为PMOS管MP2的漏极，P2点为PMOS管MP3的漏极。
[0076] 综上所述，本发明所述的用于真随机数发生器电路中作为物理随机源的低功耗相位抖动物理随机源电路，通过降低高频振荡器的工作电压，由VDD降低至VDD2，以指数率的方式降低高频振荡器的功耗。若供电电压VDD2 = VDD/2，其功耗会降低至原有的25%。同时，通过新增的比较器电路，将低压高频时钟信号与参考电压进行比较，产生真随机源序列输出，这样既可以防止因高频时钟在较高频率下（达到或接近GHz级别）由方波衰变为正弦波而可能造成的采样错误；又可以将幅度为0 VDD2的低摆幅高频时钟信号实现采样比较输~出，产生幅度为0 VDD的随机源输出。
~
[0077] 以上所述实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
