一种对存储器ecc校验位存储阵列的测试方法

摘要

本发明公开一种对存储器ecc校验位存储阵列的测试方法，属于半导体集成电路领域。在数据位写入由状态机产生的相应的测试pattern，使ecc校验位写入想要写入的值；MBIST中的错误信号需要和ecc校验位中的错误信号相或之后再输出，使得二者有一个发生错误时，就报错。本发明通过高级语言来求解相应ecc位的数据值，然后将其作为测试pattern写入存储器，就能够达到对ecc校验位写入和数据位一样的测试pattern的效果。

权利要求

1.一种对存储器ecc校验位存储阵列的测试方法，其特征在于，包括：

在数据位写入由状态机产生的相应的测试pattern，使ecc校验位写入想要写入的值；

MBIST中的错误信号需要和ecc校验位中的错误信号相或之后再输出，使得二者有一个发生错误时，就报错；

在所述MBIST中增加对应于数据位的测试pattern，以便对ecc校验位的存储阵列也能进行相应的测试pattern；

所述测试pattern是基于8bit数据位宽的电路，包括：AA，55，FF，00，CKBD和ICKBD；

所述状态机包括：写全0、读全0、写全1、读全1、写55、读55、写AA、读AA、写CKBD、读CKBD、写ICKBD和读ICKBD，是所述状态机每一个状态的真实校验位存储阵列的操作；

若要ecc校验位存储阵列写入全0，只需要写入数据8’b00000000，然后经过ecc写入阵列即可；若要ecc校验位存储阵列写入全1，写入数据8’b10110000；若要ecc校验位存储阵列写入5，写入数据8’b10010000；若要ecc校验位存储阵列写入A，写入数据8’b00100000；若要ecc校验位存储阵列写入CKBD，只需要按地址交叉写入8’b00000000和8’b10110000即可；若要ecc校验位存储阵列写入ICKBD，只需要按地址交叉写入8’b10110000和8’b00000000即可。

说明书

一种对存储器ecc校验位存储阵列的测试方法

技术领域

[0001] 本发明涉及半导体集成电路技术领域，特别涉及一种对存储器ecc校验位存储阵列的测试方法。

背景技术

[0002] 在存储器的测试方法中，目前有MBIST（memory build‑in‑self test，存储器内建自测试）、ATE（Auto‑Test‑Equipment，自动测试机）及边界扫描，用的最多的还是MBIST。MBIST相比于ATE，有更便宜的测试成本，而且可以较容易实现全速测试；MBIST相比边界扫描，当芯片规模特别大时，有更短的测试时间。MBIST电路直接嵌入在芯片的内部，可以通过相应的指令使芯片进入MBIST模式，开启自测试。它是通过在存储器的数据、地址及使能端增加多路选择器，当芯片进入MBIST模式之后，所有的信号都选择来自于MBIST模块的信号。
对于ecc（Error Checking and Correcting，错误检查和纠正）而言，它能够增加数据的稳定性，即使发生1bit错误，也能将数据纠过来，使数据正确传输。

[0003] 当存储ecc校验位的存储阵列发生故障时，就会发生错误的纠错，使得正确的数据被“纠”为错误数据，所以ecc校验位的存储阵列的检测也是非常重要的。如果将ecc关闭之后进行MBIST检测，那就不能对ecc的存储单元进行读写操作。所以现在的检测方式大多数都是通过开启ecc来进行MBIST检测，但是这样并不能使得ecc校验位存储阵列也写入相应的测试pattern。

发明内容

[0004] 本发明的目的在于提供一种对存储器ecc校验位存储阵列的测试方法，以解决背景技术中的问题。

[0005] 为解决上述技术问题，本发明提供了一种对存储器ecc校验位存储阵列的测试方法，包括：

[0006] 在数据位写入由状态机产生的相应的测试pattern，使ecc校验位写入想要写入的值；

[0007] MBIST中的错误信号需要和ecc校验位中的错误信号相或之后再输出，使得二者有一个发生错误时，就报错。

[0008] 在一种实施方式中，在所述MBIST中增加对应于数据位的测试pattern，以便对ecc校验位的存储阵列也能进行相应的测试pattern。

[0009] 在一种实施方式中，所述测试pattern是基于8bit数据位宽的电路，包括：AA，55，FF，00，CKBD和ICKBD。

[0010] 在一种实施方式中，写全0、读全0、写全1、读全1、写55、读55、写AA、读AA、写CKBD、读CKBD、写ICKBD和读ICKBD，是所述状态机每一个状态的真实校验位存储阵列的操作。

[0011] 在一种实施方式中，若要ecc校验位存储阵列写入全0，只需要写入数据8’b00000000，然后经过ecc写入阵列即可；若要ecc校验位存储阵列写入全1，写入数据8’b10110000；若要ecc校验位存储阵列写入5，写入数据8’b10010000；若要ecc校验位存储阵列写入A，写入数据8’b00100000；若要ecc校验位存储阵列写入CKBD，只需要按地址交叉写入8’b00000000和8’b10110000即可；若要ecc校验位存储阵列写入ICKBD，只需要按地址交叉写入8’b10110000和8’b00000000即可。

[0012] 在本发明提供的一种对存储器ecc校验位存储阵列的测试方法中，在数据位写入相应的测试pattern，使ecc校验位写入想要写入的值；MBIST中的错误信号需要和ecc校验位中的错误信号相或之后再输出，使得二者有一个发生错误时，就报错。本发明通过高级语言来求解相应ecc位的数据值，然后将其作为测试pattern写入存储器，就能够达到对ecc校验位写入和数据位一样的测试pattern的效果。

附图说明

[0013] 图1是开启ecc的MBIST示意图。

[0014] 图2是ecc校验位测试图形状态机示意图。

具体实施方式

[0015] 以下结合附图和具体实施例对本发明提出的一种对存储器ecc校验位存储阵列的测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0016] 本发明提供一种对存储器ecc校验位存储阵列的测试方法，在数据位写入相应的测试pattern，使ecc校验位写入想要写入的值，其中由状态机产生相应的测试pattern；MBIST中的错误信号需要和ecc校验位中的错误信号相或之后再输出，使得二者有一个发生错误时，就报错。

[0017] 在本实施例中包括6个测试pattern，电路按图1所示连接，构成了一个对ecc校验位存储阵列的完整测试。状态机如图2所示，即写全0，读全0，写全1，读全1，写55，读55，写AA，读AA，写CKBD，读CKBD，写ICKBD，读ICKBD，这些是状态机每一个状态的真实校验位存储阵列的操作；若想要ecc校验位存储阵列写入全0，只需要写入数据8’b00000000，然后经过ecc写入阵列即可；想要ecc校验位存储阵列写入全1，可以写入数据8’b10110000；想要ecc校验位存储阵列写入5，可以写入数据8’b10010000；想要ecc校验位存储阵列写入A，可以写入数据8’b00100000；想要ecc校验位存储阵列写入CKBD，那只需要按地址交叉写入8’b00000000和8’b10110000即可；想要ecc校验位存储阵列写入ICKBD，那只需要按地址交叉写入8’b10110000和8’b00000000即可。

[0018] 本实施例中的测试pattern，是基于8bit数据位宽的电路，通过写入上述的数据，来对ecc校验位的存储阵列写入全0、全1、5、A、CKBD及ICKBD，以达到对ecc校验位的存储阵列的测试。

[0019] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。