一种发光二极管外延片及其制备方法

摘要

本发明提供了一种发光二极管外延片及其制备方法，属于二极管半导体的技术领域。所述发光二极管外延片包括三维结构层，所述三维结构层包括依次层叠的第一结构层、第二结构层及第三结构层；第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层；第二结构层为AlcN1‑c层；第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层，AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于GaN层；AlbGa1‑bN层的生长压力与第二结构层的生长压力相同，且第三结构层的生长压力介于InaN1‑a层及AlbGa1‑bN层的生长压力之间。通过本申请可提高发光二极管的发光效率以及抗静电能力。

权利要求

1.一种发光二极管外延片，其特征在于，包括衬底和依次层叠于所述衬底上的缓冲层、三维结构层、本征GaN层、n型半导体层、多量子阱层、电子阻挡层以及p型半导体层，所述三维结构层包括依次层叠的第一结构层、第二结构层及第三结构层；所述第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层；所述第二结构层为AlcN1‑c层；所述第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层，所述InaN1‑a层、所述AlbGa1‑bN层、所述AlcN1‑c层及所述AlmGa1‑mN层中的a、b、c、m分别满足：0.2≤a≤0.5、0.1≤b≤0.3、0.1≤c≤0.2、0.1≤m≤

0.2；所述AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于所述GaN层；所述AlbGa1‑bN层的生长压力与所述第二结构层的生长压力相同，且所述第三结构层的生长压力介于所述InaN1‑a层及所述AlbGa1‑bN层的生长压力之间，所述AlbGa1‑bN层的生长压力100Torr～200Torr，所述InaN1‑a层的生长压力300Torr～500Torr。

2.根据权利要求1所述的发光二极管外延片，其特征在于，所述InaN1‑a层的生长气氛为氮气，所述AlbGa1‑bN层的生长气氛为氢气，所述第二结构层及所述第三结构层的生长气氛均为氮气和氢气的混合气体。

3.根据权利要求1所述的发光二极管外延片，其特征在于，所述第一结构层的生长温度随周期阶梯性升高，且所述第二结构层的生长温度介于所述第一结构层及所述第三结构层的生长温度之间。

4.根据权利要求1所述的发光二极管外延片，其特征在于，所述第一结构层中的单个InaN1‑a层的厚度为5nm～10nm，单个AlbGa1‑bN层的厚度为10nm～20nm，堆叠周期数为30～40；

所述第二结构层中，AlN层的厚度为1nm～3nm；所述第三结构层中的单个GaN层的厚度为3‑

5nm,单个AlmGa1‑mN层的厚度为20nm～30nm,周期数为10～20。

5.根据权利要求1所述的发光二极管外延片，其特征在于，所述多量子阱层包括周期性交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为3～15。

6.一种如权利要求1～5任一所述的发光二极管外延片的制备方法，其特征在于，所述制备方法包括：

提供一衬底；

在所述衬底上依次生长缓冲层、三维结构层、本征GaN层及n型半导体层以形成第一半导体层；其中，所述三维结构层呈复合结构，其包括依次层叠的第一结构层、第二结构层及第三结构层；所述第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层；所述第二结构层为AlcN1‑c层；所述第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层，所述AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于所述GaN层；所述AlbGa1‑bN层的生长压力与所述第二结构层的生长压力相同，且所述第三结构层的生长压力介于所述InaN1‑a层及所述AlbGa1‑bN层的生长压力之间；

在所述第三结构层上生长多量子阱层；

在所述多量子阱层上依次生长电子阻挡层及p型半导体层以形成第二半导体层，完成发光二极管外延片的制备。

7.根据权利要求6所述的制备方法，所述InaN1‑a层的生长气氛为氮气，所述AlbGa1‑bN层的生长气氛为氢气，所述第二结构层及所述第三结构层的生长气氛均为氮气和氢气的混合气体。

8.根据权利要求6所述的制备方法，所述第一结构层的生长温度随周期阶梯性升高，且所述第二结构层的生长温度介于所述第一结构层及所述第三结构层的生长温度之间。

说明书

一种发光二极管外延片及其制备方法

技术领域

[0001] 本发明属于二极管半导体的技术领域，具体地涉及一种发光二极管外延片及其制备方法。

背景技术

[0002] 目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，因其具有禁带宽度大、高电子饱和漂移速度、耐高温、大功率容量等优良特性，越来越多的受人关注。GaN 基发光二极管已经实现工业化生产，在背光源、照明、景观灯等方面都广泛应用。

[0003] 由于衬底与GaN材料存在严重的晶格失配，为了减轻晶格失配程度，一般采用MOCVD方法在生长温度1000℃～1050℃的条件下生长本征GaN层。但是，现有技术生长含本征GaN层在三维岛合并时，在界面处会产生密度高的位错缺陷，位错缺陷的存在会严重破坏了GaN原本的晶体排序，且有的位错缺陷从LED外延结构的底层延伸至多量子阱发光区，导致空穴和电子对的非辐射复合，造成发光二极管发光效率的降低。此外，位错缺陷还会造成LED器件漏电通道增多，造成LED器件的抗静电能力减弱。

发明内容

[0004] 为了解决上述技术问题，本发明提供了一种发光二极管外延片及其制备方法，通过三维结构层结构的构造，可以减少该三维结构层生长时三维岛合并所产生的位错缺陷，并对已产生的位错进行扭曲和湮灭，以及减少位错缺陷延伸至量子阱，从而提高发光二极管的发光效率以及抗静电能力。

[0005] 一方面，该发明提供一种发光二极管外延片，包括三维结构层，所述三维结构层包括依次层叠的第一结构层、第二结构层及第三结构层；所述第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层；所述第二结构层为AlcN1‑c层；所述第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层，所述AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于所述GaN层；所述AlbGa1‑bN层的生长压力与所述第二结构层的生长压力相同，且所述第三结构层的生长压力介于所述InaN1‑a层及所述AlbGa1‑bN层的生长压力之间。

[0006] 相比现有技术，本发明的有益效果为：首先，在高压下生长InaN1‑a层，比GaN材料更有利于轴向三维岛状生长，且In原子较大会产生张应力，与底层翘曲产生的应力相反，可以缓解翘曲使得三维岛分布更均匀；在低压下生长AlbGa1‑bN层有利于二维横向生长，且Al原子较小更有利于二维横向生长。其次，在第一结构层上生长AlcN1‑c层，在三维岛刚合并的状态下加入AlcN1‑c层可减少缺陷，使得三维岛与岛合并时产生的位错进行扭曲和湮灭。再次，AlmGa1‑mN层的Ⅴ/Ⅲ大于GaN层的Ⅴ/Ⅲ，使得AlmGa1‑mN层易纵向生长、GaN层易横向生长；以及AlmGa1‑mN层的生长速度大于GaN层的生长速度，较大的横向生长速率与纵向生长速率的比值会使得接触界面出现倾斜角度引起延伸位错弯曲以进一步抑制位错向上延伸；且GaN层成Ga极性、AlmGa1‑mN层成n极性使得两者贴合更为紧密起到对抑制位错缺陷的产生。

[0007] 较佳地，所述InaN1‑a层的生长气氛为氮气，所述AlbGa1‑bN层的生长气氛为氢气，所述第二结构层及所述第三结构层的生长气氛均为氮气和氢气的混合气体。

[0008] 较佳地，所述第一结构层的生长温度随周期阶梯性升高，且所述第二结构层的生长温度介于所述第一结构层及所述第三结构层的生长温度之间。

[0009] 较佳地，所述第一结构层中的单个InaN1‑a层的厚度为5nm～10nm，单个AlbGa1‑bN层的厚度为10nm～20nm，堆叠周期数为30～40；所述第二结构层中，AlN层的厚度为1nm～3nm；所述第三结构层中的单个GaN层的厚度为3‑5nm,单个AlmGa1‑mN层的厚度为20nm～30nm,周期数为10～20；

[0010] 较佳地，所述InaN1‑a层、所述AlbGa1‑bN层、所述AlcN1‑c层及所述AlmGa1‑mN层中的a、b、c、m分别满足：0.2≤a≤0.5、0.1≤b≤0.3、0.1≤c≤0.2、0.1≤m≤0.2。

[0011] 较佳地，所述发光二极管外延片还包括衬底、缓冲层、本征GaN层、n型半导体层、多量子阱层、电子阻挡层以及p型半导体层，所述缓冲层、三维结构层、本征GaN层、n型半导体层、多量子阱层、电子阻挡层以及p型半导体层依次层叠于所述衬底上。

[0012] 较佳地，所述多量子阱层包括周期性交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为3～15。

[0013] 另一方面，本发明提供一种如上述的所述发光二极管外延片的制备方法，所述制备方法包括：

[0014] 提供一衬底；

[0015] 在所述衬底上依次生长缓冲层、三维结构层、本征GaN层及n型半导体层以形成第一半导体层；其中，所述三维结构层呈复合结构，其包括依次层叠的第一结构层、第二结构层及第三结构层；所述第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层；所述第二结构层为AlcN1‑c层；所述第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层，所述AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于所述GaN层；所述AlbGa1‑bN层的生长压力与所述第二结构层的生长压力相同，且所述第三结构层的生长压力介于所述InaN1‑a层及所述AlbGa1‑bN层的生长压力之间；

[0016] 在所述第三结构层上生长多量子阱层；

[0017] 在所述多量子阱层上依次生长电子阻挡层及p型半导体层以形成第二半导体层，完成发光二极管外延片的制备。

[0018] 相比现有技术，本发明的有益效果为：首先，通过在高压下生长InaN1‑a层，比GaN材料更有利于轴向三维岛状生长，且In原子较大会产生张应力，与底层翘曲产生的应力相反，可以缓解翘曲使得三维岛分布更均匀；以及通过在低压下生长AlbGa1‑bN层有利于二维横向生长，且Al原子较小更有利于二维横向生长。其次，在第一结构层上生长AlcN1‑c层，在三维岛刚合并的状态下加入AlcN1‑c层可减少缺陷，使得三维岛与岛合并时产生的位错进行扭曲和湮灭。再次，生长中AlmGa1‑mN层的Ⅴ/Ⅲ大于GaN层的Ⅴ/Ⅲ，使得AlmGa1‑mN层易纵向生长、GaN层易横向生长；以及AlmGa1‑mN层的生长速度大于GaN层的生长速度，较大的横向生长速率与纵向生长速率的比值会使得接触界面出现倾斜角度引起延伸位错弯曲以进一步抑制位错向上延伸；且GaN层成Ga极性、AlmGa1‑mN层成n极性使得两者贴合更为紧密起到对抑制位错缺陷的产生。

[0019] 较佳地，所述InaN1‑a层的生长气氛为氮气，所述AlbGa1‑bN层的生长气氛为氢气，所述第二结构层及所述第三结构层的生长气氛均为氮气和氢气的混合气体。

[0020] 较佳地，所述第一结构层的生长温度随周期阶梯性升高，且所述第二结构层的生长温度介于所述第一结构层及所述第三结构层的生长温度之间。

附图说明

[0021] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0022] 图1为现有技术的发光二极管外延片断面示意图；

[0023] 图2为本发明实施例1提供的发光二极管外延片断面示意图；

[0024] 图3为本发明实施例1提供的发光二极管外延片制备方法流程示意图。

[0025] 附图标记说明：

[0026] 10‑衬底；

[0027] 21‑缓冲层、22‑三维结构层、221‑第一结构层、2211‑InaN1‑a层、2212‑AlbGa1‑bN层、222‑第二结构层、223‑第三结构层、2231‑GaN层、2232‑AlmGa1‑mN层、23‑本征GaN层、24‑n型半导体层；

[0028] 30‑多量子阱层、31‑InGaN量子阱层、32‑GaN量子垒层；

[0029] 41‑电子阻挡层、42‑p型半导体层。

具体实施方式

[0030] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。

[0031] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0032] 对照例

[0033] 如图1所示，本对照例采用现有技术的发光二极管外延片，其包括衬底10以及依次沉积在衬底10上的缓冲层21、本征GaN层23、n型半导体层24、多量子阱层30、电子阻挡层41和p型半导体层42。将本对照例的发光二极管外延片测试XRD，并将发光二极管外延片采用芯片制造工艺制成10mil*24mil规格的的LED芯片，并经相关测试仪器测试抗静电ESD通过良率以及亮度，具体测试结果如表1所示。

[0034] 实施例1

[0035] 如图2所示，本实施例提供了一种发光二极管外延片，其包括衬底10及依次沉积在衬底10上的缓冲层21、三维结构层22、本征GaN层23、n型半导体层24、多量子阱层30、电子阻挡层41和p型半导体层42。

[0036] 其中，本实施例中的衬底10选用蓝宝石材料；蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。当然，其它实施例也可采用二氧化硅蓝宝石复合材料、硅衬材料、碳化硅材料、氮化镓材料或氧化锌材料中的一种。

[0037] 其中，本实施例中的缓冲层21选用AlGaN材料，厚度为30nm。该缓冲层主要用于提供晶种，缓解衬底和外延层的晶格失配，提升发光二极管晶格质量。

[0038] 其中，本实施例中的三维结构层22呈复合结构，其包括依次层叠的第一结构层221、第二结构层222及第三结构层223。具体地，第一结构层221包括周期性交替堆叠的InaN1‑a层2211及AlbGa1‑bN层2212，优选地，0.2≤a≤0.5，0.1≤b≤0.3；InaN1‑a层的生长气氛为氮气，AlbGa1‑bN层的生长气氛为氢气；单个InaN1‑a层的厚度为8nm，单个AlbGa1‑bN层的厚度为15nm，堆叠周期数为35。第二结构层222为AlcN1‑c层，优选地，0.1≤c≤0.2，AlcN1‑c层生长气氛均为氮气和氢气的混合气体；AlN层的厚度为3nm。第三结构层223包括周期性交替堆叠的GaN层2231及AlmGa1‑mN层2232，其生长气氛均为氮气和氢气的混合气体；第三结构层中的单个GaN层的厚度为4nm,单个AlmGa1‑mN层的厚度为25nm,优选地，0.1≤m≤0.2，堆叠周期数为15。进一步地，AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于GaN层，使得AlmGa1‑mN层易纵向生长、GaN层易横向生长；以及AlmGa1‑mN层的生长速度大于GaN层的生长速度，较大的横向生长速率与纵向生长速率的比值会使得接触界面出现倾斜角度引起延伸位错弯曲以进一步抑制位错向上延伸；且GaN层成Ga极性、AlmGa1‑mN层成n极性使得两者贴合更为紧密起到对抑制位错缺陷的产生。并且，GaN层成Ga极性、AlmGa1‑mN层成n极性使得两者贴合更为紧密起到对抑制位错缺陷的产生。

[0039] 需要说明的是，针对本实施例中的三维结构层中的AlbGa1‑bN层的生长压力与AlcN1‑c层的生长压力相同，具体均在100Torr～200Torr范围；并且，第三结构层的生长压力介于InaN1‑a层及AlbGa1‑bN层的生长压力之间，具体为InaN1‑a层在300Torr～500Torr，第三结构层在200Torr～300Torr。通过在高压以及氮气气氛的条件下生长AlcN1‑c层，比GaN材料更有利于轴向三维岛状生长，且In原子较大会产生张应力，与底层翘曲产生的应力相反，可以缓解翘曲使得三维岛分布更均匀，尤其是外延片边缘部分。然后在低压以及氢气气氛的条件下生长AlbGa1‑bN层，有利于二维横向生长，且Al原子较小更有利于二维横向生长。AlcN1‑c层和AlbGa1‑bN层重复层叠生长，三维岛先纵向长大再横向长大，这样不断重复，最后三维岛合并在一起，并且随着三维岛的不断长大，生长温度随周期上升，使得最后三维岛合并时Ga原子的迁移率增加，产生的缺陷较少,这样的三维岛合并方法使得形成的位错和累积的应力都相对较少。

[0040] 其中，本实施例中的本征GaN层23的厚度为400nm。

[0041] 其中，本实施例中的n型半导体层24的厚度为2μm，其掺杂为Si元素，用于提供电子。

[0042] 其中，本实施例中的多量子阱层30包括周期性交替堆叠的InGaN量子阱层31和GaN量子垒层32。具体地，单个InGaN量子阱层厚度为3nm，单个GaN量子垒层厚度为10nm，堆叠周期数为10。

[0043] 其中，本实施例中的电子阻挡层41为AlGaN和InGaN材料交替层叠生长的周期性结构，单个AlGaN材料层厚度为6nm，单个InGaN材料层厚度为6nm，堆叠周期数为8。电子阻挡层主要用来阻挡电子，防止电子溢流。

[0044] 其中，本实施例中的p型半导体层42厚度为4nm，其掺杂为Mg元素，掺杂浓度范围为17 ‑3 19 ‑3
1×10 cm ～1×10 cm ，用于提供空穴。

[0045] 通过上述的设计的三维结构层减少了底层应力产生，以及减少三维结构层生长时三维岛合并所产生的缺陷缺陷，并且对已产生的的位错进行扭曲和湮灭，得到位错密度低、晶格质量好的发光二极管外延片，减少缺陷延伸至量子阱影响发光效率，增强发光二极管的抗静电能力。

[0046] 进一步地，如图3所示为制备本实施例发光二极管外延片的制备方法，所述制备方法包括以下步骤：

[0047] S01，提供一蓝宝石衬底。

[0048] 具体地，控制反应室的生长温度为1000℃～1200℃、生长压力为200Torr～600Torr, 以及控制石墨基座转速为500r/min～1200r/min。需要说明的是，在氢气气氛下对蓝宝石衬底进行5min～8min的高温退火，其作用在于清洁蓝宝石衬底表面的颗粒和氧化物。

[0049] S02，在所述蓝宝石衬底上生长缓冲层。

[0050] 其中，本实施例的缓冲层厚度为30nm，选用AlGaN材料制成。具体地，控制反应室的生长温度为500℃～700℃、生长压力为200Torr～400Torr，以及控制石墨基座转速设置为500r/min～1200r/min，在氮气和氢气的混合气的气氛下，通入氨气作为N源，通入TMGa作为Ga源，通入TMAl作为Al源。

[0051] S03，在所述缓冲层上依次第一结构层、第二结构层以及第三结构层以形成三维结构层。

[0052] 其中，第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层。具体地，控制反应室的生长压力为300Torr～500Torr, 石墨基座转速设置为500r/min～1200r/min，生长温度设定为800℃～850℃，通入氮气作为载气，不通入氢气，通入氨气作为N源，通入TMIn作为In源生长厚度为8nm的InaN1‑a层；然后设置反应室的生长压力为100Torr～200Torr，关闭氮气通入氢气，关闭In源，通入TMGa作为Ga源，通入TMAL作为Al源，生长厚度为15nmAlbGa1‑bN层。然后重复层叠生长35个周期，除生长温度外其它工艺条件和第一个周期的工艺条件一致，生长温度随生长周期阶梯性升高，最后一个生长周期的生长温度为1000℃～1050℃。

[0053] 其中，第二结构层为AlcN1‑c层。具体地，控制反应室的生长压力为100Torr～200Torr,石墨基座转速设置为500r/min～1200r/min，生长温度为1050℃～1070℃，通入氮气与氢气的混合气作载气，通入氨气作为N源、通入TMAL作为Al源，生长厚度为3nm的AlcN1‑c层。

[0054] 其中，第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层。具体地，控制反应室的生长压力为200Torr～300Torr, 将石墨基座转速设置为500r/min～1200r/min,生长温度为1070℃～1100℃，通入氮气与氢气的混合气作载气，通入氨气作为N源，通入TMGa作为Ga源，并控制Ⅴ/Ⅲ为200～400、长速为0.3nm/sec～0.5nm/sec，生长厚度4nm的GaN层。然后通入Al源，继续通入Ga源，并控制Ⅴ/Ⅲ为800～1000、长速为1nm/sec～2nm/sec，生长厚度为25nm的AlmGa1‑mN层。然后在同样的生长工艺下，重复层叠生长15个周期。

[0055] S04，在所述第三结构层上生长本征GaN层。

[0056] 具体地，控制反应室的生长温度为1100℃～1150℃、生长压力为100Torr～500Torr，以及控制石墨基座转速为500r/min～1200r/min，通入氨气作为N源，通入氮气与氢气的混合气作载气，通入TMGa作为Ga源，生长厚度为400nm的本征GaN层。

[0057] S05，在所述本征GaN层上生长n型半导体层。

[0058] 具体地，控制反应室的生长温度为1100℃～1150℃、生长压力为100Torr～500Torr，将石墨基座转速设置为500r/min～1200r/min，通入氨气作为N源，通入氮气与氢气的混合气作载气，通入TMGa作为Ga源，通入SiH4作为N型掺杂，生长厚度2μm的n型半导体层。

[0059] S06，在所述n型半导体层生长多量子阱层。

[0060] 其中，所述多量子阱层包括周期性交替堆叠的InGaN量子阱层和GaN量子垒层。具体地，多量子阱层生长过程中，控制反应室的生长压力为100Torr～500Torr，将石墨基座转速设置为600r/min～1000r/min。进一步地，首先，控制反应室的生长温度为700℃～800℃，通入氨气作为N源，通入氮气作为载气，通入TEGa作为Ga源，通入TMIn作为In源，生长厚度为3nm的InGaN量子阱层；其次，控制反应室的生长温度为800℃～900℃，关闭In源，通入氮气与氢气的混合气作载气，通入TEGa作为Ga源，生长厚度为10nm的GaN量子垒层；然后在同样的生长工艺下，重复层叠生长10个周期。

[0061] S07，在所述多量子阱层上生长电子阻挡层。

[0062] 其中，所述电子阻挡层为AlGaN和InGaN材料交替层叠生长的周期性结构。具体地，首先控制反应室的生长温度为900℃～1000℃、生长压力为100Torr～500Torr，将石墨基座转速设置为600r/min～1000r/min，通入氨气作为N源，通入TEGa作为Ga源，通入TMAl作为Al源，生长厚度为6nm的AlGaN材料层，其次，关闭Al源，继续通入Ga源，打开In源，生长厚度为6nm的InGaN材料层；然后在同样的生长工艺下，重复层叠生长8个周期。

[0063] S08，在所述电子阻挡层生长p型半导体层。

[0064] 具体地，首先控制反应室的生长温度为800℃～1000℃、生长压力为100Torr～300Torr，将石墨盘转速设置为800r/min～1200r/min，通入氨气作为N源，通入TEGa作为Ga源，通入CP2Mg作为p型掺杂剂，使得生长出掺Mg的厚度为4nm的p型半导体层。

[0065] 将本实施例的发光二极管外延片测试XRD，并将发光二极管外延片采用芯片制造工艺制成10mil*24mil规格的的LED芯片，并经相关测试仪器测试抗静电ESD通过良率以及亮度，具体测试结果如表1所示。

[0066] 实施例2

[0067] 本实施例与实施例1的不同之处在于：第一结构层的单个InaN1‑a层的厚度为5nm，单个AlbGa1‑bN层的厚度为10nm，堆叠周期数为30；第二结构层的AlcN1‑c层的厚度为1nm；第三结构层的单个GaN层的厚度为3nm,单个AlmGa1‑mN层的厚度为20nm，堆叠周期数为10。多量子阱层的堆叠周期数为3。电子阻挡层的堆叠周期数为3。

[0068] 将本实施例的发光二极管外延片测试XRD，并将发光二极管外延片采用芯片制造工艺制成10mil*24mil规格的的LED芯片，并经相关测试仪器测试抗静电ESD通过良率以及亮度，具体测试结果如表1所示。

[0069] 实施例3

[0070] 本实施例与实施例1的不同之处在于：第一结构层的单个InaN1‑a层的厚度为10nm，单个AlbGa1‑bN层的厚度为20nm，堆叠周期数为40；第二结构层的AlcN1‑c层的厚度为2nm；第三结构层的单个GaN层的厚度为5nm,单个AlmGa1‑mN层的厚度为30nm,堆叠周期数为20。多量子阱层的堆叠周期数为15。电子阻挡层的堆叠周期数为15。

[0071] 将本实施例的发光二极管外延片测试XRD，并将发光二极管外延片采用芯片制造工艺制成10mil*24mil规格的的LED芯片，并经相关测试仪器测试抗静电ESD通过良率以及亮度，具体测试结果如表1所示。

[0072] 表1：各实施例及对照例的测试结果的对比表

[0073]

[0074] 从表1可知，本发明通过增设三维结构层，其包括依次层叠的第一结构层、第二结构层及第三结构层；第一结构层包括周期性交替堆叠的InaN1‑a层及AlbGa1‑bN层；第二结构层为AlcN1‑c层；第三结构层包括周期性交替堆叠的GaN层及AlmGa1‑mN层，AlmGa1‑mN层的Ⅴ/Ⅲ以及生长速度大于GaN层；AlbGa1‑bN层的生长压力与第二结构层的生长压力相同，且第三结构层的生长压力介于InaN1‑a层及AlbGa1‑bN层的生长压力之间。进一步地，InaN1‑a层的生长气氛为氮气，AlbGa1‑bN层的生长气氛为氢气，第二结构层及所述第三结构层的生长气氛均为氮气和氢气的混合气体。第一结构层的生长温度随周期阶梯性升高，且第二结构层的生长温度介于第一结构层及第三结构层的生长温度之间。第一结构层中的单个InaN1‑a层的厚度为5nm～10nm，单个AlbGa1‑bN层的厚度为10nm～20nm，堆叠周期数为30～40；第二结构层中，AlN层的厚度为1nm～3nm；第三结构层中的单个GaN层的厚度为3‑5nm,单个AlmGa1‑mN层的厚度为20nm～30nm,周期数为10～20。通过上述设置，具有如下效果：

[0075] 1、在高压及氮气气氛下生长InaN1‑a层，比GaN材料更有利于轴向三维岛状生长，且In原子较大会产生张应力，与底层翘曲产生的应力相反，可以缓解翘曲使得三维岛分布更均匀；在低压及氢气气氛下生长AlbGa1‑bN层有利于二维横向生长，且Al原子较小更有利于二维横向生长。

[0076] 2、在第一结构层上生长AlcN1‑c层，在三维岛刚合并的状态下加入AlcN1‑c层可减少缺陷，使得三维岛与岛合并时产生的位错进行扭曲和湮灭。

[0077] 3、AlmGa1‑mN层的Ⅴ/Ⅲ大于GaN层的Ⅴ/Ⅲ，使得AlmGa1‑mN层易纵向生长、GaN层易横向生长；以及AlmGa1‑mN层的生长速度大于GaN层的生长速度，较大的横向生长速率与纵向生长速率的比值会使得接触界面出现倾斜角度引起延伸位错弯曲以进一步抑制位错向上延伸；

[0078] 4、GaN层成Ga极性、AlmGa1‑mN层成n极性使得两者贴合更为紧密起到对抑制位错缺陷的产生。

[0079] 综上所述，通过本发明设计的三维结构层 ，可以使得XRD（002）、XRD（102）的测试结果更小以使具有更好的晶格质量，位错明显减少，从而提升抗静电能力以及提高发光亮度。

[0080] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。