电子器件装配体几何自适应数值仿真网格生成方法及装置

摘要

本发明公开了一种电子器件装配体几何自适应数值仿真网格生成方法及装置，包括：接收电子器件装配体几何模型；赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格；根据所述背景网格以及所述网格生成控制参数，生成尺寸场；根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格，面网格和体网格，并为所述点网格、线网格和面网格加上所述边界条件标签，为所述体网格加上所述材料属性的标签；根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

权利要求

1.一种电子器件装配体几何自适应数值仿真网格生成方法，其特征在于，包括：接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格，所述统一拓扑模型包括：计算属性、几何模型和网格模型，这几个部分之间相互存在映射关系，所述计算属性包括边界条件和材料属性，所述几何模型包括拓扑和几何；

根据所述背景网格以及所述网格生成控制参数，生成尺寸场；

根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；

根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；

根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

2.根据权利要求1所述的方法，其特征在于，对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格，包括：消除所述电子器件装配体几何模型中器件之间的几何干涉，得到没有几何干涉的电子器件装配体几何模型；

根据电子器件装配体几何模型以及所述电子器件几何模型的边界条件和材料属性，构建基于边界表征的统一拓扑模型；

将所述电子器件装配体几何模型进行离散化，得到背景网格。

3.根据权利要求1所述的方法，其特征在于，根据所述背景网格以及所述网格生成控制参数，生成尺寸场，包括：根据所述背景网格以及所述网格生成控制参数，分别计算所述背景网格上各节点的曲率特征尺寸值和邻近特征尺寸值；

根据所述各节点的曲率特征尺寸值和邻近特征尺寸值，得到所述背景网格上的各节点上的尺寸值；

将所述背景网格上的各节点上的尺寸值进行光滑化，得到尺寸场。

4.根据权利要求1所述的方法，其特征在于，根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签，包括：根据所述统一拓扑模型中的每个几何点，得到点网格；

根据所述统一拓扑模型，利用所述尺寸场，以两个点网格作为端点约束，离散每个电子器件几何模型的每条几何线，得到每个电子器件几何模型的线网格；

根据所述统一拓扑模型，将所述电子器件几何模型的几何面对应的线网格进行封装，得到每个电子器件几何模型的面网格边界；

根据所述尺寸场和所述电子器件几何模型的面网格边界，生成每个电子器件几何模型的面网格；

根据所述统一拓扑模型，由所述边界条件对应的几何点、几何线和几何面，为对应的点网格、线网格和面网格加上对应边界条件的标签。

5.根据权利要求1所述的方法，其特征在于，根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签，包括：根据所述统一拓扑模型，将每个电子器件几何模型的几何体对应的面网格进行封装，得到每个电子器件几何模型的体网格边界；

根据所述尺寸场和所述体网格边界，生成每个电子器件几何模型的体网格；

根据所述统一拓扑模型，根据所述电子器件几何模型几何体对应的材料属性，为所述体网格加上材料属性的标签。

6.一种电子器件装配体几何自适应数值仿真网格生成装置，其特征在于，包括：接收模块，用于接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

赋予模块，用于赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

预处理模块，用于对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格，所述统一拓扑模型包括：计算属性、几何模型和网格模型，这几个部分之间相互存在映射关系，所述计算属性包括边界条件和材料属性，所述几何模型包括拓扑和几何；

第一生成模块，用于根据所述背景网格以及所述网格生成控制参数，生成尺寸场；

第二生成模块，用于根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；

第三生成模块，用于根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；

第四生成模块，用于根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

7.根据权利要求6所述的装置，其特征在于，对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格，包括：消除所述电子器件装配体几何模型中器件之间的几何干涉，得到没有几何干涉的电子器件装配体几何模型；

根据电子器件装配体几何模型以及所述电子器件几何模型的边界条件和材料属性，构建基于边界表征的统一拓扑模型；

将所述电子器件装配体几何模型进行离散化，得到背景网格。

8.根据权利要求6所述的装置，其特征在于，根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签，包括：根据所述统一拓扑模型中的每个几何点，得到点网格；

根据所述统一拓扑模型，利用所述尺寸场，以两个点网格作为端点约束，离散每个电子器件几何模型的每条几何线，得到每个电子器件几何模型的线网格；

根据所述统一拓扑模型，将所述电子器件几何模型的几何面对应的线网格进行封装，得到每个电子器件几何模型的面网格边界；

根据所述尺寸场和所述电子器件几何模型的面网格边界，生成每个电子器件几何模型的面网格；

根据所述统一拓扑模型，由所述边界条件对应的几何点、几何线和几何面，为对应的点网格、线网格和面网格加上对应边界条件的标签。

9.根据权利要求6所述的装置，其特征在于，根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签，包括：根据所述统一拓扑模型，将每个电子器件几何模型的几何体对应的面网格进行封装，得到每个电子器件几何模型的体网格边界；

根据所述尺寸场和所述体网格边界，生成每个电子器件几何模型的体网格；

根据所述统一拓扑模型，根据所述电子器件几何模型几何体对应的材料属性，为所述体网格加上材料属性的标签。

10.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储器，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1‑5任一项所述的方法。

说明书

电子器件装配体几何自适应数值仿真网格生成方法及装置

技术领域

[0001] 本申请涉及终端技术领域，尤其涉及一种电子器件装配体几何自适应数值仿真网格生成方法及装置。

背景技术

[0002] 网格生成是电子器件装配体数值仿真(例如电磁分析，热分析，结构分析)的重要前处理步骤。然而，随着电子器件装配体模型的复杂度、集成度的增加，生成适用于具体数值仿真的网格变得愈发具有挑战性。一方面，由于数值仿真的精度和收敛性高度依赖网格单元的质量，基于复杂的电子器件几何模型生成高质量且适应于几何特征的网格具有技术难度；另外一方面，传统的电子器件装配体网格生成方法高度依赖人工操作，然而随着电子器件集成度的增加，依赖人工交互的网格生成方法会消耗大量时间和人力成本。

[0003] 目前常用的技术方案是对一个电子器件装配体几何模型模型，人工逐个对于其中电子器件进行生成网格剖分，然后最后把每个器件的网格进行合并，得到一个整体的电子器件装配体的网格，然后再根据具体数值仿真要求，给具体的网格单元设置计算属性(材料属性，边界条件)。

[0004] 在实现本发明的过程中，发明人发现现有技术中至少存在如下问题：

[0005] (1)需要大量的人工交互，对于高集成度的电子器件装配体而言，人工对每个电子器件进行网格剖分或人工基于生成的网格设置计算属性变得非常耗时，同时设置不同电子器件的网格尺寸参数也会变得繁琐。

[0006] (2)电子器件装配体模型最小电子器件和最大电子器件之间的尺寸跨度往往有4‑5个数量级，小器件需要小的网格单元进行剖分，大器件需要用大的网格单元进行剖分。根据每个器件单独剖分而不考虑电子器件整体的几何特征，会导致同时存在较大器件和较小器件的局部区域，或多个较大器件之间具有邻近特征的区域，网格单元质量会变得比较差。

[0007] (3)这种网格生成方法在合并的过程中容易导致重叠自交网格的出现，重叠自交网格的出现一方面是由于原始几何模型中存在几何干涉造成的，另外一方面是由于进行网格合并存在浮点误差。

发明内容

[0008] 本申请实施例的目的是提供一种面向复杂电子器件数值仿真的几何自适应网格生成方法及装置，以解决上述相关技术中存在的不足。

[0009] 根据本申请实施例的第一方面，提供一种电子器件装配体几何自适应数值仿真网格生成方法，包括：

[0010] 接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

[0011] 赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

[0012] 对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格；

[0013] 根据所述背景网格以及所述网格生成控制参数，生成尺寸场；

[0014] 根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；

[0015] 根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；

[0016] 根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

[0017] 进一步地，对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格，包括：

[0018] 消除所述电子器件装配体几何模型中器件之间的几何干涉，得到没有几何干涉的电子器件装配体几何模型；

[0019] 根据电子器件装配体几何模型以及所述电子器件几何模型的边界条件和材料属性，构建基于边界表征的统一拓扑模型；

[0020] 将所述电子器件装配体几何模型进行离散化，得到背景网格。

[0021] 进一步地，根据所述背景网格以及所述网格生成控制参数，生成尺寸场，包括：

[0022] 根据所述背景网格以及所述网格生成控制参数，分别计算所述背景网格上各节点的曲率特征尺寸值和邻近特征尺寸值；

[0023] 根据所述各节点的曲率特征尺寸值和邻近特征尺寸值，得到所述背景网格上的各节点上的尺寸值；

[0024] 将所述背景网格上的各节点上的尺寸值进行光滑化，得到尺寸场。

[0025] 进一步地，根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签，包括：

[0026] 根据所述统一拓扑模型中的每个几何点，得到点网格；

[0027] 根据所述统一拓扑模型，利用所述尺寸场，以两个点网格作为端点约束，离散每个电子器件几何模型的每条几何线，得到每个电子器件几何模型的线网格；

[0028] 根据所述统一拓扑模型，将所述电子器件几何模型的几何面对应的线网格进行封装，得到每个电子器件几何模型的面网格边界；

[0029] 根据所述尺寸场和所述电子器件几何模型的面网格边界，生成每个电子器件几何模型的面网格；

[0030] 根据所述统一拓扑模型，由所述边界条件对应的几何点、几何线和几何面，为对应的点网格、线网格和面网格加上对应边界条件的标签。

[0031] 进一步地，根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签，包括：

[0032] 根据所述统一拓扑模型，将每个电子器件几何模型的几何体对应的面网格进行封装，得到每个电子器件几何模型的体网格边界；

[0033] 根据所述尺寸场和所述体网格边界，生成每个电子器件几何模型的体网格；

[0034] 根据所述统一拓扑模型，根据所述电子几何模型几何体对应的材料属性，为所述体网格加上材料属性的标签。

[0035] 根据本申请实施例的第二方面，提供一种电子器件装配体几何自适应数值仿真网格生成装置，包括：

[0036] 接收模块，用于接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

[0037] 赋予模块，用于赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

[0038] 预处理模块，用于对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格；

[0039] 第一生成模块，用于根据所述背景网格以及所述网格生成控制参数，生成尺寸场；

[0040] 第二生成模块，用于根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；

[0041] 第三生成模块，用于根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；

[0042] 第四生成模块，用于根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

[0043] 根据本申请实施例的第三方面，提供一种电子设备，包括：

[0044] 一个或多个处理器；

[0045] 存储器，用于存储一个或多个程序；

[0046] 当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如第一方面所述的方法。

[0047] 本申请的实施例提供的技术方案可以包括以下有益效果：

[0048] 由上述实施例可知，本申请通过自动地面向整个电子器件装配体构建统一拓扑模型和尺寸场，可以避免人工单独设置每个电子器件几何模型的网格尺寸，可以自动传递边界条件和材料属性到网格单元，可以自动控制网格的生成，避免大量的人工交互，提升了效率。

[0049] 通化构建面向整个电子器件装配体的尺寸场，可以克服电子器件装配体模型最小电子器件和最大电子器件之间的特征尺寸跨度太大对于网格生成的影响，生成质量符合要求的网格。

[0050] 通过去除几何干涉，使网格生成过程中不会出现相交网格，此外通过构建统一拓扑模型，依据拓扑信息进行合并，避免了合并过程中浮点误差的出现，可以使生成得到的电子器件装配网格中得到没有重叠自交的网格单元。

[0051] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

[0052] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

[0053] 图1是根据一示例性实施例示出的一种电子器件装配体几何自适应数值仿真网格生成方法的流程图。

[0054] 图2是根据一示例性实施例示出的电子器件装配体几何模型图，其中(a)为整体视图图，(b)为移除部分电子器件后的内部视图图。

[0055] 图3是根据一示例性实施例示出的S13的流程图。

[0056] 图4是根据一示例性实施例示出的处理体‑体几何干涉的示意图，其中(a)为处理前两个几何体 和 之间的干涉示意图，(b)为几何体 的材料优先级大于 对应的材料优先级时，消除几何干涉后的示意图，(c)为几何体 的材料优先级小于 对应的材料优先级时，消除几何干涉后的示意图，(d)为几何体对应的材料优先级相等时图，消除几何干涉后的示意图。

[0057] 图5是根据一示例性实施例示出的统一拓扑模型示意图。

[0058] 图6是根据一示例性实施例示出的背景网格及尺寸场示意图，其中(a)为经过几何预处理后得到的背景网格图，(b)为经过尺寸值计算及光滑化后的尺寸场示意图。

[0059] 图7是根据一示例性实施例示出的S14的流程图。

[0060] 图8是根据一示例性实施例示出的S15的流程图。

[0061] 图9是根据一示例性实施例示出的S16的流程图。

[0062] 图10是根据一示例性实施例示出的最终生成的网格示意图，其中(a)为整体网格的示意图，(b)为内部网格细节示意图图。

[0063] 图11是根据一示例性实施例示出的网格通过数值仿真后的结果图。

[0064] 图12是根据一示例性实施例示出的一种电子器件装配体几何自适应数值仿真网格生成装置的框图。

具体实施方式

[0065] 这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

[0066] 在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

[0067] 应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

[0068] 名称解释：

[0069] 电子器件是指具有一定电压电流关系的独立器件(通常包括电阻、电容、电感器、电位器等)。

[0070] 几何自适应是指网格的大小，分布能够和几何模型特征相匹配，比如在几何模型曲率较大的区域或者不同几何体形成的狭缝区域生成较小较密集的网格，在曲率较小区域以及没有狭缝区域生成较大较稀疏的网格。

[0071] 数值仿真网格是指用于数值仿真(如利用有限元方法进行电磁计算，热力学计算)的网格，这些数值仿真方法需要先将问题域离散化有限数目的单元，再用数值方法进行计算。网格生成对于这些数值仿真具有非常重要的作用，需要保证消耗较少的人力和时间成本，同时需要保证生成出来的网格是有效的，能够通过数值仿真得到准确的或者收敛的结果。

[0072] 图1是根据一示例性实施例示出的一种电子器件装配体几何自适应数值仿真网格生成方法的流程图，如图1所示，可以包括以下步骤：

[0073] S11：接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

[0074] S12：赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

[0075] S13：对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格；

[0076] S14：根据所述背景网格以及所述网格生成控制参数，生成尺寸场；

[0077] S15：根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；

[0078] S16：根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；

[0079] S17：根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

[0080] 由上述实施例可知，本申请通过自动地面向整个电子器件装配体构建统一拓扑模型和尺寸场，可以避免人工单独设置每个电子器件几何模型的网格尺寸，可以自动传递边界条件和材料属性到网格单元，可以自动控制网格的生成，避免大量的人工交互，提升了效率。

[0081] 通化构建面向整个电子器件装配体的光滑尺寸场，可以克服电子器件装配体模型最小电子器件和最大电子器件之间的尺寸跨度太大对于网格生成的影响，生成质量符合要求的网格。

[0082] 通过去除几何干涉，使网格生成过程中不会出现相交网格，此外通过构建统一拓扑模型，依据拓扑信息进行合并，避免了合并过程中浮点误差的出现，可以使生成得到的电子器件装配网格中得到没有重叠自交的网格单元。

[0083] 在S11的具体实施中：接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

[0084] 具体地，如图2中的(a)所示，本实例以电子器件装配体几何模型是一个印制电路板(PCB，Printed Circuit Board)的几何模型为例来说明，该电子器件装配体几何模型包含3555个电子器件几何模型，这些电子器件几何模型共有13159个几何面，最小电子器件和最大电子器件之间的特征尺寸跨度达到4个数量级，图2中的(b)是其内部视图。

[0085] 在S12的具体实施中：赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

[0086] 具体地，本实例中所有材料的优先级相同，材料设置如图2中的(b)所示，材料属性如表1所示。

[0087] 表1：

[0088]材料属性 材料1 材料2，3 材料4 材料5 材料6 材料7 材料8
比热(W/m·K) 58 300 317 10 145 200 180

[0089] 所述电子器件装配体几何模型网格生成控制参数，其符号表示以及描述如表2所示，包含最大尺寸值，最小尺寸值，尺寸过渡系数，曲率系数，以及邻近特征系数。为了便于用户设置，本发明提出了控制参数等级(如表3所示)，每个控制等级都对表2中的网格控制参数进行了自动设置，等级数值越小网格加密程度越高。本发明的网格控制等级根据实际工程经验，将不同网格控制参数进行了关联，可以方便的控制网格规模，避免大量人工的网格尺寸设置。本实例中，网格控制参数值采用网格控制等级5进行设置。

[0090] 表2：

[0091] 控制参数 符号 描述最大尺寸值 hmax 用于限制网格单元的最大尺寸值
最小尺寸值 hmin 用于限制网格单元的最小尺寸值
尺寸过渡系数 β 用于限制两条相邻网格边的长度比
曲率系数 fc 用于控制在曲面或者曲线处网格单元尺寸值
邻近特征系数 μd 用于控制邻近特征下网格单元尺寸值

[0092] 表3：

[0093]等级 hmax hmin β fc μd
1 0.02L 0.035L 1.3 0.2 1
2 0.035L 0.035L 1.35 0.3 0.85
3 0.055L 0.035L 1.4 0.4 0.7
4 0.08L 0.035L 1.45 0.5 0.6
5 0.1L 0.035L 1.5 0.6 0.5
6 0.15L 0.028L 1.6 0.7 0.4
7 0.2L 0.04L 1.7 0.8 0.3
8 0.3L 0.05L 1.85 0.9 0.2
9 0.5L 0.07L 2 1 0.1

[0094] 注：L为几何模型的包围盒的最大边长。

[0095] 在S13的具体实施中：对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格；参考图3，该步骤可以包括以下子步骤：

[0096] S131：消除所述电子器件装配体几何模型中器件之间的几何干涉，得到没有几何干涉的电子器件装配体几何模型；

[0097] 具体地，本发明采用开源几何引擎库Open Cascade Technology提供的几何修复函数接口自动进行线‑线干涉，面‑面干涉的消除，对于体‑体干涉，本发明采用的方法如图4所示，根据几何体对应的材料属性的优先级进行几何布尔操作，图4中的(a)表示处理前两个几何体之间的干涉；；图4中的(b)表示几何体 的材料优先级大于 对应的材料优先级时，先用 对 进行布尔减，再将 和 进行布尔并；图4中的(c)表示几何体 的材料优先级小于 对应的材料优先级时，先用 对 进行布尔减，再将 和 进行布尔并图4中的(d)表示几何体 和 对应的材料优先级相等时，则对两个几何体采用非正则布尔并。

[0098] S132：根据电子器件装配体几何模型以及所述电子器件几何模型的边界条件和材料属性，构建基于边界表征的统一拓扑模型；

[0099] 具体地，统一拓扑模型如图5所示，主要包含三部分：计算属性、几何模型和网格模型，其中几何模型还包含拓扑和几何，这几个部分之间相互存在映射关系。这样可以能够自动将用户直观定义于几何模型上的计算属性和网格先关联，保证生成网格的有效性。

[0100] S133：将所述电子器件装配体几何模型进行离散化，得到背景网格。

[0101] 具体地，本示例中先采用开源几何引擎库Open Cascade Technology提供的几何离散接口进行离散生成，再采用Dapogny，Charles，Cécile Dobrzynski，and Pascal Frey."Three‑dimensional adaptive domain remeshing，implicit domain meshing，and applications to free and moving boundary problems."Journal of computational physics 262(2014):358‑378.中的方法对离散结果进行优化，得到背景网格，其结果如图6中的(a)所示。

[0102] 在S14的具体实施中：根据所述背景网格以及所述网格生成控制参数，生成尺寸场；参考图7，该步骤可以包括以下子步骤：

[0103] S141：根据所述背景网格以及所述网格生成控制参数，分别计算所述背景网格上各节点的曲率特征尺寸值和邻近特征尺寸值；

[0104] 具体地，包含如下步骤：

[0105] a.计算背景网格上节点处的曲率值rs，该处的曲率特征尺寸值hs为：

[0106] hs＝fcrs

[0107] 这里fc为表2中所述的曲率系数。

[0108] b.遍历背景网格上的边，边的2个节点处的线邻近特征尺寸值ha0为：

[0109]

[0110] 这里μd为表2中所述邻近特征系数，ds0为这条边的长度。

[0111] c.遍历背景网格上的三角形单元，三角形的3个节点处的面邻近特征尺寸值ha1为：

[0112]

[0113] 这里μd为表2中所述邻近特征系数，ds1为从三角形面心射出的射线与其他背景网格上三角形相交时，射线射出的长度。

[0114] S142：根据所述各节点的曲率特征尺寸值和邻近特征尺寸值，得到所述背景网格上的各节点上的尺寸值；

[0115] 具体地，根据表2中所述尺寸控制参数中最大尺寸hmax和最小尺寸hmin，得到网格节点的尺寸值为：

[0116] h＝min(max(hmin，hs，ha0，ha1)，hmax)

[0117] 这里函数min()和max()表示取最小值和最大值。

[0118] S143：将所述背景网格上的各节点上的尺寸值进行光滑化，得到尺寸场。

[0119] 具体地，所述尺寸值光滑化的具体方法为：

[0120] 1.遍历背景网格的节点，取其中一点v0，尺寸值为h0；

[0121] 2.获取v0邻接点{vi|i＝1，2，...，n}的尺寸值hi，计算v0vi的长度l0i；

[0122] 3.对于网格边v0vi(i＝1，2，...n)当|h0‑hi|/l0i＞lnβ时(这里β为表2中所述的尺寸过渡系数β)；

[0123] 若h0＞hi，那么将v0点的尺寸值设置为h0＝hi+l0ilnβ；

[0124] 若hi＞h0，那么将vi点处的尺寸值设置为hi＝h0+l0ilnβ。

[0125] 循环以上步骤直至背景网格尺寸不再改变，或到达迭代次数。本实例中迭代次数设置的为100次。

[0126] 得到的带尺寸值信息的背景网格如6中的(b)所示。所述尺寸值光滑化做可以保证生成的网格有较好的尺寸过渡。

[0127] 所述尺寸场的实现方法输入一个坐标X，返回一个尺寸值，具体方法：

[0128] 1、利用AABB树在背景网格中查找距离X最近的三角形单元；

[0129] 2、将X投影到所述三角形单元上；通过对所述三角形顶点的尺寸值进行线性插值得到坐标X对应的尺寸值h(X)。

[0130] 在S15的具体实施中：根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；参考图8，该步骤可以包括以下子步骤：

[0131] S151：根据所述统一拓扑模型中的每个几何点，得到点网格；

[0132] 每个点网格的包含一个点单元，点单元的空间坐标等于几何点的坐标。

[0133] S152：根据所述统一拓扑模型，利用所述尺寸场，以两个点网格作为端点约束，离散每个电子器件几何模型的每条几何线，得到每个电子器件几何模型的线网格；

[0134] 这里采用本领域内通用的曲线离散方法，利用所述尺寸场控制所述曲线离散方法中离散点的数目何相邻离散点的间隔，每个离散点分别生成点单元，相邻两个点单元生成线段单元。

[0135] S153：根据所述统一拓扑模型，将所述电子器件几何模型的几何面对应的线网格进行封装，得到每个电子器件几何模型的面网格边界；

[0136] 这里将端点处具有相同点单元的线网格进行封装，形成封闭的拓扑，得到每个电子器件几何模型的面网格边界。

[0137] S154：根据所述尺寸场和所述电子器件几何模型的面网格边界，生成每个电子器件几何模型的面网格；

[0138] 具体地，这里利用曲面前沿推进方法，以所述电子器件几何模型的面网格边界作为所述曲面前沿推进方法的生成边界，通过所述尺寸场控制所述曲面前沿推进方法的前沿推进点的生成，生成每个电子器件几何模型的面网格。

[0139] S155：根据所述统一拓扑模型，由所述边界条件对应的几何点、几何线和几何面，为对应的点网格、线网格和面网格加上对应边界条件的标签。

[0140] 在S16的具体实施中：根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；参考图9，该步骤可以包括以下子步骤：

[0141] S161：根据所述统一拓扑模型，将每个电子器件几何模型的几何体对应的面网格进行封装，得到每个电子器件几何模型的体网格边界；

[0142] 这里将具有相同线段单元的面网格进行封装，形成封闭的拓扑，得到每个电子器件几何模型的体网格边界。

[0143] S162：根据所述尺寸场和所述体网格边界，生成每个电子器件几何模型的体网格；

[0144] 具体地，这里采用Constrained  Delaunay方法，以所述体网格边界作为Constrained Delaunay方法的约束边界，先对所述约束边内部进行四面体剖分得到初始网格，再利用所述尺寸场，控制对初始网格的进一步细分，生成每个电子器件几何模型的体网格。

[0145] S163：根据所述统一拓扑模型，根据所述电子几何模型几何体对应的材料属性，为所述体网格加上材料属性的标签。

[0146] 在S17的具体实施中：根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

[0147] 具体地，包含将每个电子器件几何模型的体网格合并得到复合体网格，并何所述点网格、线网格、面网格和体网格一起整合，生成电子器件装配体几何模型的网格。本实例生成的电子器件装配体几何模型的网格如图10所示，其中图10中的(a)表示的整体网格的示意图，图10中的(b)表示的是网格的内部视图，网格能够保证没有重叠网格存在，且能保证从较小电子器件到较大电子器件之间网格能够平滑过渡。利用图10中的网格进行热力学计算后的结果如图11所示，结果能和真实的物理场景的结果进行对标，符合数值仿真需求。

[0148] 与前述的电子器件装配体几何自适应数值仿真网格生成方法的实施例相对应，本申请还提供了电子器件装配体几何自适应数值仿真网格生成装置的实施例。

[0149] 图12是根据一示例性实施例示出的一种电子器件装配体几何自适应数值仿真网格生成装置框图。参照图12，该装置包括接收模块21、赋予模块22、预处理模块23、第一生成模块24、第二生成模块25、第三生成模块26和第四生成模块27。

[0150] 接收模块21，用于接收电子器件装配体几何模型，所述电子器件装配体几何模型包括若干电子器件几何模型；

[0151] 赋予模块22，用于赋予每个所述电子器件几何模型边界条件和材料属性，赋予所述电子器件装配体几何模型网格生成控制参数；

[0152] 预处理模块23，用于对所述电子器件装配体几何模型进行预处理，获得统一拓扑模型和背景网格；

[0153] 第一生成模块24，用于根据所述背景网格以及所述网格生成控制参数，生成尺寸场；

[0154] 第二生成模块25，用于根据所述统一拓扑模型和所述尺寸场，生成每个电子器件几何模型的点网格、线网格和面网格，并为所述点网格、线网格和面网格加上所述边界条件的标签；

[0155] 第三生成模块26，用于根据所述统一拓扑模型和所述尺寸场，利用所述面网格，生成每个电子器件几何模型的体网格，并为所述体网格加上所述材料属性的标签；

[0156] 第四生成模块27，用于根据每个电子器件几何模型的点网格、线网格、面网格和体网格，生成电子器件装配体几何模型的网格。

[0157] 关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

[0158] 对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

[0159] 相应的，本申请还提供一种电子设备，包括：一个或多个处理器；存储器，用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上述的电子器件装配体几何自适应数值仿真网格生成方法。

[0160] 相应的，本申请还提供一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如上述的电子器件装配体几何自适应数值仿真网格生成方法。

[0161] 本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求指出。

[0162] 应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。