像素电路、显示面板及显示装置

摘要

本申请涉及一种像素电路、显示面板及显示装置。像素电路的第一晶体管接收数据信号和第一扫描信号，第一扫描信号控制其导通或截止。第三晶体管的第一端接收第二电源电压，第三晶体管的第二端与发光元件的第一端电性连接，发光元件的第二端接收第一电源电压。存储电容的第一端电性连接至第一晶体管的第二端和第三晶体管的控制端。像素电路还包括第二晶体管，第二晶体管的控制端与第一晶体管的第二端、第三晶体管的控制端以及存储电容的第一端均电性连接，第二晶体管的第一端电性连接至第一晶体管的第二端。在本申请的像素电路中，设置第二晶体管，并对像素电路的结构进一步优化和完善，以避免显示面板存在显示画面的亮度不均匀或出现残影的问题。

权利要求

1.一种像素电路，所述像素电路包括第一晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容和发光元件，所述第一晶体管的控制端用于接收第一扫描信号，所述第一晶体管的第一端用于接收数据信号，所述第一晶体管根据所述第一扫描信号导通或截止，其特征在于，所述第三晶体管的控制端与所述第一晶体管的第二端电性连接，所述第三晶体管的第一端电性连接至第二电源端以接收第二电源电压，所述第三晶体管的第二端与所述发光元件的第一端电性连接，所述发光元件的第二端电性连接至第一电源端以接收第一电源电压；所述存储电容的第一端电性连接至所述第一晶体管的第二端和所述第三晶体管的控制端，所述存储电容的第二端电性连接至所述第一电源端，所述像素电路还包括第二晶体管，所述第二晶体管的控制端与所述第一晶体管的第二端、所述第三晶体管的控制端以及所述存储电容的第一端均电性连接，所述第二晶体管的第一端电性连接至所述第一晶体管的第二端，所述第二晶体管的第二端电性连接至所述第一电源端；

所述第四晶体管的控制端用于接收第二扫描信号，所述第四晶体管的第一端用于接收一门限电压，所述第四晶体管的第二端与所述存储电容的第一端电性连接；所述第二扫描信号控制所述门限电压选择性传输至所述存储电容，为所述存储电容提供预充电压；

所述第五晶体管的第一端同时电性连接至所述第一晶体管的第二端和所述第二晶体管的第一端，所述第五晶体管的第二端电性连接至所述第四晶体管的第二端，所述第五晶体管的控制端用于接收所述第一扫描信号或第三扫描信号；

所述第六晶体管的控制端用于接收所述第一扫描信号，所述第六晶体管的第一端电性连接至所述第二晶体管的控制端，所述第六晶体管的第二端电性连接至所述第三晶体管的控制端。

2.如权利要求1所述的像素电路，其特征在于，当所述第一扫描信号处于第一电位时，所述第一晶体管处于导通状态，所述数据信号传输至所述存储电容为所述存储电容充电；

当所述存储电容的电压达到预设电压值时，所述第二晶体管和所述第三晶体管导通，所述第二电源电压流经所述第三晶体管传输至所述发光元件，所述第二电源电压驱动所述发光元件发光；当第一扫描信号处于第二电位时，所述第一晶体管处于截止状态。

3.如权利要求1所述的像素电路，其特征在于，当所述第四晶体管的控制端接收的所述第二扫描信号处于第一电位时，所述第四晶体管处于导通状态，所述门限电压为所述存储电容提供预充电压；当所述第四晶体管的控制端接收的所述第二扫描信号处于第二电位时，所述第四晶体管处于截止状态，所述门限电压停止为所述存储电容提供预充电压。

4.如权利要求1所述的像素电路，其特征在于，所述第五晶体管的控制端用于接收第三扫描信号，当所述第一扫描信号处于第二电位，且所述第二扫描信号和所述第三扫描信号均处于第一电位时，所述第一晶体管处于截止状态，所述第四晶体管和所述第五晶体管处于导通状态，所述第五晶体管和所述第四晶体管为所述存储电容提供预充电压；当所述第一扫描信号和所述第三扫描信号处于第一电位，且所述第二扫描信号处于第二电位时，所述第一晶体管和所述第五晶体管处于导通状态，所述第四晶体管处于截止状态，所述数据信号为所述存储电容充电；或，所述第五晶体管的控制端用于接收所述第一扫描信号，当所述第一扫描信号处于第一电位，所述第二扫描信号处于第二电位时，所述第一晶体管和所述第五晶体管均处于导通状态，所述第四晶体管处于截止状态，所述数据信号流经所述第一晶体管和所述第五晶体管，为所述存储电容充电；当所述第一扫描信号处于第二电位，所述第二扫描信号处于第一电位时，所述第一晶体管和所述第五晶体管均处于截至状态，所述第四晶体管处于导通状态，所述第四晶体管和所述第五晶体管为所述存储电容提供预充电压。

5.如权利要求1‑4任一项所述的像素电路，其特征在于，所述像素电路还包括电阻，所述电阻的一端电性连接至所述第二晶体管的第二端，所述电阻的另一端电性连接至所述第一电源端。

6.一种显示面板，其特征在于，所述显示面板包括如权利要求1‑5任一项所述的像素电路，所述像素电路用于所述显示面板显示画面。

7.一种显示装置，其特征在于，所述显示装置包括如权利要求6所述的显示面板。

说明书

像素电路、显示面板及显示装置

技术领域

[0001] 本申请涉及显示技术领域，尤其涉及一种像素电路、一种具有该像素电路的显示面板以及一种具有该显示面板的显示装置。

背景技术

[0002] 随着显示技术的发展，有机发光二极管（Organic Light‑Emitting Diode，OLED）显示面板凭借高密度、宽视角、画质均匀、响应速度快、低功耗等特点被广泛应用于高性能显示领域。其中，有源矩阵有机发光二极管（Active‑matrix Organic Light‑Emitting Diode，AMOLED）显示面板包括多个像素单元，每个像素单元布置了至少两个晶体管和一个电容。考虑到AMOLED显示面板存在显示画面的亮度均匀性、残影等问题，往往需要在像素单元中设置更多的薄膜场效应晶体管（Thin Film Transistor，TFT）以驱动像素单元的发光元件发光。

[0003] 然而，无论对OLED显示面板或者AMOLED显示面板，上述方式会增加驱动架构的复杂度，而且仍然无法解决由于补偿问题导致的显示画面亮度不均，尤其是对于大尺寸的显
示面板而言问题更为明显。

发明内容

[0004] 鉴于现有技术的不足，本申请的目的在于提供一种像素电路、显示面板及显示装置，在像素电路中设置第二晶体管，并对像素电路的结构进一步优化和完善，以避免显示面板存在显示画面的亮度不均匀或出现残影的问题。

[0005] 第一方面，本申请提供了一种像素电路，所述像素电路包括第一晶体管、第三晶体管、存储电容和发光元件，所述第一晶体管的控制端用于接收第一扫描信号，所述第一晶体管的第一端用于接收数据信号，所述第一晶体管根据所述第一扫描信号导通或截止，所述第三晶体管的控制端与所述第一晶体管的第二端电性连接，所述第三晶体管的第一端电性
连接至第二电源端以接收第二电源电压，所述第三晶体管的第二端与所述发光元件的第一
端电性连接，所述发光元件的第二端电性连接至第一电源端以接收第一电源电压；所述存
储电容的第一端电性连接至所述第一晶体管的第二端和所述第三晶体管的控制端，所述存
储电容的第二端电性连接至所述第一电源端，所述像素电路还包括第二晶体管，所述第二
晶体管的控制端与所述第一晶体管的第二端、所述第三晶体管的控制端以及所述存储电容
的第一端均电性连接，所述第二晶体管的第一端电性连接至所述第一晶体管的第二端，所
述第二晶体管的第二端电性连接至所述第一电源端。

[0006] 在一些实施方式中，当所述第一扫描信号处于第一电位时，所述第一晶体管处于导通状态，所述数据信号传输至所述存储电容为所述存储电容充电；当所述存储电容的电
压达到预设电压值时，所述第二晶体管和所述第三晶体管导通，所述第二电源电压流经所
述第三晶体管传输至所述发光元件，所述第二电源电压驱动所述发光元件发光；当第一扫
描信号处于第一电位时，所述第一晶体管处于截止状态。

[0007] 在一些实施方式中，所述像素电路还包括第四晶体管，所述第四晶体管的控制端用于接收第二扫描信号，所述第四晶体管的第一端用于接收一门限电压，所述第四晶体管
的第二端与所述存储电容的第一端电性连接；所述第二扫描信号控制所述门限电压选择性
传输至所述存储电容，为所述存储电容提供预充电压。

[0008] 在一些实施方式中，当所述第四晶体管的控制端接收的所述第二扫描信号处于第一电位时，所述第四晶体管处于导通状态，所述门限电压为所述存储电容提供预充电压；当所述第四晶体管的控制端接收的所述第二扫描信号处于第二电位时，所述第四晶体管处于
截止状态，所述门限电压停止为所述存储电容提供预充电压。

[0009] 在一些实施方式中，所述像素电路还包括第五晶体管，所述第五晶体管的第一端同时电性连接至所述第一晶体管的第二端和所述第二晶体管的第一端，所述第五晶体管的
第二端电性连接至所述第四晶体管的第二端；

[0010] 所述第五晶体管的控制端用于接收所述第一扫描信号或第三扫描信号。

[0011] 在一些实施方式中，所述第五晶体管的控制端用于接收第三扫描信号，当所述第一扫描信号处于第二电位，且所述第二扫描信号和所述第三扫描信号均处于第一电位时，
所述第一晶体管处于截止状态，所述第四晶体管和所述第五晶体管处于导通状态，所述第
五晶体管和所述第四晶体管为所述存储电容提供预充电压；当所述第一扫描信号和所述第
三扫描信号处于第一电位，且所述第二扫描信号处于第二电位时，所述第一晶体管和所述
第五晶体管处于导通状态，所述第四晶体管处于截止状态，此时，所述数据信号为所述存储电容充电；或，

[0012] 所述第五晶体管的控制端用于接收所述第一扫描信号，当所述第一扫描信号处于第一电位，所述第二扫描信号处于第二电位时，所述第一晶体管和所述第五晶体管均处于
导通状态，所述第四晶体管处于截止状态，所述数据信号流经所述第一晶体管和所述第五
晶体管，为所述存储电容充电；当所述第一扫描信号处于第二电位，所述第二扫描信号处于第一电位时，所述第一晶体管和所述第五晶体管均处于截至状态，所述第四晶体管处于导
通状态，所述第四晶体管和所述第五晶体管为所述存储电容提供预充电压。

[0013] 在一些实施方式中，所述像素电路还包括电阻，所述电阻的一端电性连接至所述第二晶体管的第二端，所述电阻的另一端电性连接至所述第一电源端。

[0014] 在一些实施方式中，所述像素电路还包括第六晶体管，所述第六晶体管的控制端用于接收所述第一扫描信号，所述第六晶体管的第一端电性连接至所述第二晶体管的控制
端，所述第六晶体管的第二端电性连接至所述第三晶体管的控制端。

[0015] 第二方面，本申请还提供了一种显示面板，所述显示面板包括上述的像素电路，所述像素电路用于所述显示面板显示画面。

[0016] 第三方面，本申请还提供了一种显示装置，所述显示装置包括上述的显示面板。

[0017] 综上，在本申请的像素电路、显示面板及显示装置中，设置第二晶体管，由于第二晶体管和第三晶体管工作在放大区，属于电压控制型元器件，第二晶体管控制端的电流约等于零，则自第一晶体管的第二端流向第二晶体管的控制端的第三电流约等于零。根据基
尔霍夫定律，流过第一晶体管的第一电流等于自第一晶体管的第二端流向第二晶体管的控
制端的第三电流与流过第二晶体管的第二电流之和，基于此，可以得出第一电流等于第二
电流。

[0018] 又因为第二晶体管和第三晶体管关于存储电容镜像连接，所以，第二晶体管和第三晶体管的控制端电压相等，则第二电流等于用于驱动发光元件发光的第四电流，即得出
驱动发光元件发光的第四电流只与第一电流有关。此时，第一电流由输入第一晶体管的数
据信号决定，即使出现驱动晶体管阈值电压漂移、载流子迁移率偏差或固有迟滞效应、驱动电源电压阻抗压降、发光元件自身存在的老化的现象，第一电流的大小也不会受到影响。进一步地，驱动发光元件发光的第四电流的大小也不会受到影响，进而发光元件可以正常发
光，避免了显示面板显示画面亮度不均或出现残影的问题，提升了显示效果。

[0019] 同时，通过设置第四晶体管，或通过设置第四晶体管和第六晶体管，或通过设置第四晶体管、第五晶体管和第六晶体管为存储电容提供预充电压，可使得在像素电路处于发光阶段时，借助存储电容的预充电压，可加快存储电容的充电速度，避免了由于扫描时间较短导致充电不足以及发光元件的发光亮度不足，进而导致显示面板的显示画面出现显示不
均或残影的问题，从而有效地提升了显示面板的显示效果和显示品味。

附图说明

[0020] 图1为本申请实施例公开的一种显示装置的结构示意图；

[0021] 图2为图1所示的显示装置中显示面板的结构示意图；

[0022] 图3为图2所示的显示面板的部分结构示意图；

[0023] 图4为本申请第一实施例公开的一种像素电路的电路结构示意图；

[0024] 图5为本申请第二实施例公开的一种像素电路的电路结构示意图；

[0025] 图6为本申请第三实施例公开的一种像素电路的电路结构示意图；

[0026] 图7为本申请第四实施例公开的一种像素电路的电路结构示意图；

[0027] 图8为本申请第五实施例公开的一种像素电路的电路结构示意图；

[0028] 图9为本申请第六实施例公开的一种像素电路的电路结构示意图。

[0029] 附图标记说明：

[0030] 1000‑显示装置；10‑显示面板；20‑电源模组；30‑支撑框架；11‑显示区；13‑非显示区；40、50、60、66、70、77‑像素电路；41‑第一晶体管；42‑第二晶体管；43‑存储电容；44‑第三晶体管；45‑发光元件；51‑第四晶体管；61‑第五晶体管；71‑第六晶体管；S1 Sn‑扫描线；D1~ ~Dm‑数据线；F1‑第一方向；F2‑第二方向；Scan‑扫描信号；Data‑数据信号；Vref‑门限电压；
Scan a‑第一扫描信号；Scan b‑第二扫描信号；Scan c‑第三扫描信号；VSS‑第一电源电压；
VDD‑第二电源电压；Rd‑电阻；Idata‑第一电流；I2‑第二电流；I3‑第三电流；Ids‑第四电流。

具体实施方式

[0031] 为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更
加透彻全面。

[0032] 以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方
位构造和操作，因此不能理解为对本申请的限制。

[0033] 在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。还需要理解的是，本文中描述的“至少一个”的含义是一个及其以上，例如一个、两个或三个等，而“多个”的含义是至少两个，例如两个或三个等，除非另有明确具体的限定。本申请的说明书和权利要求书及所述附图中的术语“步骤1”、“步骤2”等是用于区别不同对象，而不是用于描述特定顺序。

[0034] 除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具
体的实施方式的目的，不是旨在于限制本申请。

[0035] 请参阅图1，图1为本申请实施例公开的一种显示装置1000的结构示意图。如图1所示，本申请实施例提供的显示装置1000至少可以包括显示面板10、电源模组20和支撑框架
30，其中，所述显示面板10固定于支撑框架30，所述电源模组20设置于所述显示面板10的背面，即所述显示面板10的非显示面，也即所述显示面板10背对用户的一侧。所述显示面板10用于显示图像，所述电源模组20与所述显示面板10电连接，用于为所述显示面板10行图像
显示提供电源电压，所述支撑框架30为所述显示面板10和所述电源模组20提供支撑与保护
作用。

[0036] 可以理解的是，所述显示面板10还具有与所述非显示面相对设置的显示面，即所述显示面板10的正面，也即所述显示面板10面对用户的一侧。所述显示面用于面对使用所
述显示装置1000的用户，以显示图像。

[0037] 请一并参阅图2，图2为图1所示的显示装置1000中显示面板10的结构示意图。如图2所示，所述显示面板10包括显示区11以及非显示区13。其中，所述显示区11用作图像显示，所述非显示区13环绕设置于所述显示区11周围，并不用作图像显示。

[0038] 请参阅图3，图3为图2所示的显示面板10的部分结构示意图。如图3所示，在本申请实施例中，显示面板10至少可以包括互相呈网格状设置有沿着第一方向F1延伸的多条扫描线S1 Sn（Scan line）和沿着第二方向F2延伸的多条数据线D1 Dm（Data line）。其中，所述~ ~
第一方向F1与第二方向F2相互垂直，并且多条扫描线S1 Sn之间、多条数据线D1 Dm之间、以~ ~
及扫描线S1 Sn与数据线D1 Dm之间均相互绝缘。也即，多条扫描线S1 Sn之间沿着所述第二~ ~ ~
方向F2间隔排列设置且相互绝缘，多条数据线D1 Dm之间沿着所述第一方向F1间隔排列设
~
置且相互绝缘，多条扫描线S1 Sn与多条数据线D1 Dm之间相互绝缘设置。
~ ~

[0039] 多条所述扫描线S1 Sn和多条所述数据线D1 Dm的交叉部均对应设置像素电路40。~ ~
具体为，任意相邻的两条扫描线和任意相邻的两条数据线之间设置有所述像素电路40，位
于同一列的所述像素电路40均与同一条所述数据线电连接，位于同一行的所述像素电路40
均与同一条所述扫描线电连接。本申请实施例中，多个像素电路40呈阵列分布。

[0040] 请一并参阅图4，图4为本申请第一实施例公开的一种像素电路40的电路结构示意图。如图4所示，在本申请实施例中，所述像素电路40包括第一晶体管41、第二晶体管42、存储电容43、第三晶体管44和发光元件45。其中，所述第一晶体管41的控制端电性连接至扫描线，用于接收扫描信号Scan。所述第一晶体管41的第一端电性连接至数据线，用于接收数据信号Data。所述第一晶体管41的第二端电性连接至所述第二晶体管42的第一端。

[0041] 所述第二晶体管42的控制端与所述第三晶体管44的控制端电性连接。所述第二晶体管42的第二端电性连接至第一电源端，用于接收第一电源电压VSS。所述第三晶体管44的第一端电性连接至第二电源端，用于接收第二电源电压VDD，所述第三晶体管44的第二端电性连接至所述发光元件45的第一端。所述发光元件45的第二端电性连接至第一电源端，用
于接收第一电源电压VSS。所述存储电容43的第一端同时电性连接于所述第二晶体管42的
控制端和所述第三晶体管44的控制端。所述存储电容43的第二端电性连接至第一电源端，
用于接收第一电源电压VSS。

[0042] 在本申请实施例中，所述第一晶体管41的控制端接收所述扫描信号Scan，所述扫描信号Scan控制所述第一晶体管41选择性将所述数据信号Data传输至所述第二晶体管42
的第一端。进一步地，所述第一晶体管41选择性为所述存储电容43充电。

[0043] 当所述第一晶体管41接收的所述扫描信号Scan处于第一电位时，所述第一晶体管41处于导通状态。所述第一晶体管41选择性将所述数据信号Data同时传输至第二晶体管42
的第一端、所述存储电容43和所述第三晶体管44的控制端。此时，所述存储电容43充电。当所述第一晶体管41接收的所述扫描信号Scan处于第二电位时，所述第一晶体管41处于截止
状态。

[0044] 在本申请实施例中，所述存储电容43的电压达到预设电压值时，所述第二晶体管42和所述第三晶体管44导通，进一步地，所述第二电源电压VDD流经所述第三晶体管44传输至所述发光元件45，驱动所述发光元件45发光。

[0045] 在本申请具体实施例中，所述像素电路40包括第一晶体管41、第三晶体管44、存储电容43和发光元件45，所述第一晶体管41包括控制端、第一端和第二端，所述第一晶体管41的控制端用于接收第一扫描信号，所述第一晶体管41的第一端用于接收数据信号，所述第一扫描信号控制所述第一晶体管41的第一端和第二端电性导通或电性断开；

[0046] 所述第三晶体管44包括控制端、第一端和第二端，所述第三晶体管44的控制端与所述第一晶体管41的第二端电性连接，所述第三晶体管44的第一端电性连接至第二电源
端，所述第三晶体管44的第二端与所述发光元件45的第一端电性连接，所述发光元件45的
第二端电性连接至第一电源端；

[0047] 所述存储电容43的第一端电性连接至所述第一晶体管41的第二端和所述第三晶体管44的控制端，所述存储电容43的第二端电性连接至所述第一电源端。

[0048] 所述像素电路40还包括第二晶体管42，所述第二晶体管42的控制端与所述第一晶体管41的第二端、所述第三晶体管44的控制端、所述存储电容43的第一端均电性连接，所述第二晶体管42的第一端电性连接至所述第一晶体管41的第二端，所述第二晶体管42的第二
端电性连接至所述第一电源端。

[0049] 在本申请实施例中，所述第二晶体管42和所述第三晶体管44关于所述存储电容43镜像连接。同时，所述第二晶体管42和所述第三晶体管44工作在放大区时，属于电压控制型元器件，则所述第二晶体管42的控制端的电流约等于零，可以得出自第一晶体管41的第二
端流向所述第二晶体管42的控制端的第三电流I3约等于零。

[0050] 可以理解的是，根据基尔霍夫定律：流过所述第一晶体管41的第一电流Idata等于所述第三电流I3与流过所述第二晶体管42的第二电流I2之和，即第一电流Idata=第二电流
I2+第三电流I3。由于第三电流I3约等于零，则可以得出在所述像素电路40中，第一电流
Idata=第二电流I2。

[0051] 又因为，所述第二晶体管42和所述第三晶体管44关于所述存储电容43镜像连接，则所述第二晶体管42的控制端电压VGS（施加在第二晶体管42的控制端与第二端之间的电
压）与所述第三晶体管44的控制端电压VGS（施加在第三晶体管44的控制端与第二端之间的电压）相等。又由于所述第二晶体管42和所述第三晶体管44距离设置较近，则电流流动中损耗较小。则可以理解为，所述第二电流I2等于用于驱动所述发光元件45发光的第四电流
Ids。基于此可以得出，驱动所述发光元件45发光的第四电流Ids只与第一电流Idata有关。
从而避免了由于晶体管的阈值电压漂移、载流子迁移率不稳定或固有迟滞效应，以及驱动
电源电压阻抗压降和发光元件45自身存在的老化等问题而导致显示面板10的各个发光元
件45的亮度不均匀，进而导致显示面板10显示画面亮度不均或出现残影的问题。

[0052] 在本申请实施例中，所述第一电位可以为高电位，所述第二电位可以为低电位，本申请对此不做具体限制。

[0053] 在本申请实施例中，所述发光元件45可以为有机发光二极管（Organic Light‑Emitting Diode，OLED）。

[0054] 在本申请实施例中，所述第三晶体管44作为驱动所述发光元件45发光的晶体管。

[0055] 在本申请实施例中，各个晶体管的第一端可为漏极，各个晶体管的第二端可为源极，各个晶体管的控制端可为栅极，本申请不做具体限制。本实施例中，施加在所述第二晶体管42的栅极与源极之间的电压VGS和施加在所述第三晶体管44的栅极与源极之间的电压
VGS相等。

[0056] 在本申请具体实施例中，所述第一晶体管41、所述第二晶体管42和所述第三晶体管44为N型场效应薄膜晶体管。

[0057] 在本申请实施例中，所述发光元件45的第一端可以为阳极，第二端可以为阴极，本申请对此不做具体限制。

[0058] 在本申请实施例中，所述第一晶体管41工作在截止区和饱和区，作为开关。第二晶体管42和第三晶体管44工作在放大区。

[0059] 请一并参阅图5，图5为本申请第二实施例公开的一种像素电路50的电路结构示意图。在本申请实施例中，图5所示第二实施例公开的像素电路50与第一实施例公开的所述像素电路40的区别在于：所述像素电路50还包括第四晶体管51，所述第四晶体管51包括控制
端、第一端和第二端。所述第四晶体管51的控制端用于接收扫描信号。

[0060] 为了区分所述第一晶体管41和所述第四晶体管51接收的扫描信号，故将所述第一晶体管41接收的扫描信号记为第一扫描信号Scan a。将所述第四晶体管51接收的扫描信号
记为第二扫描信号Scan b。

[0061] 所述第四晶体管51的第一端用于接收一门限电压Vref，所述门限电压Vref用于为所述存储电容43提供预充电压。所述第四晶体管51的第二端电性连接至所述存储电容43的
第一端。

[0062] 在本申请实施例中，所述第四晶体管51的控制端接收所述第二扫描信号Scan b，所述第二扫描信号Scan b控制所述第四晶体管51处于导通或截止状态。进一步地，所述门
限电压Vref通过所述第四晶体管51选择性为所述存储电容43提供预充电压。其中，所述存
储电容43的预充电压等于所述门限电压Vref。

[0063] 当所述第四晶体管51的控制端接收的所述第二扫描信号Scan b处于第一电位时，所述第四晶体管51处于导通状态，所述门限电压Vref为所述存储电容43提供预充电压。当
所述第四晶体管51的控制端接收的所述第二扫描信号Scan b处于第二电位时，所述第四晶
体管51处于截止状态，所述门限电压Vref停止为所述存储电容43提供预充电压。

[0064] 可以理解的是，所述存储电容43的预充电压，即所述门限电压Vref应当小于所述第三晶体管44的控制端电压VGS，以避免所述第二晶体管42和所述第三晶体管44在预充阶
段被误打开，进而造成所述发光元件45误打开，进而造成显示面板10不正常发光。

[0065] 在本申请具体实施例中，第一晶体管41、第二晶体管42、第三晶体管44和所述第四晶体管51可为N型场效应薄膜晶体管，本申请对此不做具体限制。所述第二晶体管42和第三晶体管44也可为P型场效应薄膜晶体管，本申请对此不做具体限制。

[0066] 在本申请实施例中，各个晶体管的第一端可为漏极，各个晶体管的第二端可为源极，各个晶体管的控制端可为栅极，本申请不做具体限制。

[0067] 在本申请实施例中，通过设置所述第四晶体管51选择性为所述存储电容43提供预充电压，使得在所述像素电路50处于发光阶段时，借助所述存储电容43的预充电压，可以加快所述存储电容43的充电速度，避免了由于扫描时间较短导致充电不足，进而导致发光元
件45发光亮度不足，进而导致显示面板10的显示画面出现显示不均或残影的问题。此外，通过设置所述第四晶体管51选择性为所述存储电容43提供预充电压，有效释放了所述第三晶
体管44的控制端的耦合电容，有效提高了所述像素电路的控制准确性，提高了所述发光元
件45发光亮度控制的准确性。有效提升了所述显示面板10的显示效果和显示品味。

[0068] 请一并参阅图6，图6为本申请第三实施例公开的一种像素电路60的电路结构示意图。在本申请实施例中，图6所示第三实施例公开的像素电路60与第二实施例公开的所述像素电路50的区别在于：所述像素电路60还包括第五晶体管61，所述第五晶体管61的控制端
电性连接至所述第一晶体管41的控制端，用于接收所述第一扫描信号Scan a。所述第五晶
体管61的第一端电性连接至所述第一晶体管41的第二端以及所述第二晶体管42的第一端。
所述第五晶体管61的第二端电性连接至所述第四晶体管51的第二端。

[0069] 当所述第一晶体管41和所述第五晶体管61的控制端接收的所述第一扫描信号Scan a处于第一电位，所述第二扫描信号Scan b处于第二电位时，所述第四晶体管处于截
止状态，所述第一晶体管41和所述第五晶体管61均处于导通状态。所述数据信号Data流经
所述第一晶体管41和所述第五晶体管61，为所述存储电容43充电。所述存储电容43的电压
达到预设电压值时，所述存储电容43控制所述第二晶体管42和所述第三晶体管44处于导通
状态。此时，所述第三晶体管44驱动所述发光元件45选择性接收所述第二电源电压VDD，进而控制所述发光元件45不同程度发光。

[0070] 其中，根据被驱动的发光元件45的发光亮度确定所述存储电容43的预设电压值，即所述发光元件45的发光亮度越强，则所述预设电压值越大。进一步地，通过控制所述数据信号Data的大小，进而实现为所述存储电容43充电至不同预设电压值，实现所述发光元件
45在接收所述第二电源电压VDD后不同程度发光。

[0071] 当所述第一晶体管41和所述第五晶体管61的控制端接收的所述第一扫描信号Scan a处于第二电位时，所述第一晶体管41和所述第五晶体管61处于截至状态。此时，所述第四晶体管51接收的所述第二扫描信号Scan b处于第一电位时，所述第四晶体管51处于导
通状态，所述门限电压Vref为所述存储电容43提供预充电压，即所述第四晶体管和所述第
五晶体管为所述存储电容提供预充电压。

[0072] 在本申请实施例中，所述第五晶体管61工作在截止区和饱和区，本申请对此不做具体限制。

[0073] 在本申请具体实施例中，所述第五晶体管61可为N型场效应薄膜晶体管，本申请对此不做具体限制。

[0074] 在本申请实施例中，各个晶体管的第一端可为漏极，各个晶体管的第二端可为源极，各个晶体管的控制端可为栅极，本申请不做具体限制。

[0075] 请一并参阅图7，图7为本申请第四实施例公开的一种像素电路66的电路结构示意图。在本申请实施例中，图7所示第四实施例公开的像素电路66与第三实施例公开的所述像素电路60的区别在于：所述第五晶体管61的控制端用于接收第三扫描信号Scan c，所述第
一晶体管41的控制端用于接收所述第一扫描信号Scan a。而在第三实施例中，所述第五晶
体管61的控制端和所述第一晶体管41的控制端均用于接收所述第一扫描信号Scan a。换言
之，本实施例中的像素电路66分别控制所述第一晶体管41和所述第五晶体管61处于导通或
截止状态，进而得到不同的电路控制结构。

[0076] 在本申请具体实施例中，所述像素电路66包括第五晶体管61，所述第五晶体管61的控制端用于接收第三扫描信号Scan c，所述第五晶体管61的第一端同时电性连接至所述
第一晶体管41的第二端和所述第二晶体管42的第一端，所述第五晶体管61的第二端电性连
接至所述第四晶体管51的第二端。

[0077] 在本申请实施例中，当所述第一扫描信号Scan a处于第二电位，所述第二扫描信号Scan b和所述第三扫描信号Scan c均处于第一电位时，所述第一晶体管41处于截止状
态，所述第四晶体管51和所述第五晶体管61处于导通状态。所述第四晶体管51和所述第五
晶体管61为所述存储电容43提供预充电压。此时，所述存储电容43的预充电压为所述第三
晶体管44的阈值电压Vth与所述第三晶体管44的控制端电压VGS之和。

[0078] 当第一扫描信号Scan a和第三扫描信号Scan c处于第一电位，第二扫描信号Scan b处于第二电位时，所述第一晶体管41和所述第五晶体管61处于导通状态，所述第四晶体管
51处于截止状态。此时，所述数据信号Data为存储电容43充电。所述存储电容43的电压达到预设电压值时，所述存储电容43控制第二晶体管42和所述第三晶体管44处于导通状态，进
一步地，所述第二电源电压VDD自所述第三晶体管44的第一端流经第二端传输至所述发光
元件45，所述发光元件45接收所述第二电源电压VDD后发光。

[0079] 在本申请实施例中，通过设置第一扫描信号Scan a和所述第三扫描信号Scan c分别控制所述第一晶体管41和所述第五晶体管61的导通或截止，进而实现为所述存储电容43
提供预充电压，使得在所述像素电路50处于发光阶段时，借助所述存储电容43的预充电压，加快所述存储电容43的充电速度，避免了由于扫描时间较短使得充电不足，从而导致发光
元件45发光亮度不足，进而导致显示面板10的显示画面出现显示不均或残影的问题，因此，可以有效提升所述显示面板10的显示效果和显示品味。

[0080] 请一并参阅图8，图8为本申请第五实施例公开的一种像素电路70的电路结构示意图。在本申请实施例中，图8所示第五实施例公开的像素电路70与第四实施例公开的所述像素电路66的区别在于：所述像素电路70还包括电阻Rd，所述电阻Rd的一端电性连接至所述
第二晶体管42的第二端，所述电阻Rd的另一端电性连接至所述第一电源端。

[0081] 可以理解的是，在本申请其他实施例中，即第一实施例至第六实施例中，所述像素电路均可以包括电阻Rd，所述电阻Rd的一端电性连接至所述第二晶体管42的第二端，所述电阻Rd的另一端电性连接至所述第一电源端。

[0082] 在本申请实施例中，所述电阻Rd的阻值等于所述发光元件45的阻值。

[0083] 在本申请实施例中，通过设置所述电阻Rd，使得所述第二晶体管42和所述第三晶体管44可以选用的型号更加多种，故可使得所述像素电路70的兼容性更高，更能够使用与
所述像素电路70更加匹配的晶体管，提升所述像素电路70控制的准确性，提升了所述显示
面板10的显示准确性，进一步提升了消除所述显示面板10出现亮度不均或残影的准确性。

[0084] 请一并参阅图9，图9为本申请第六实施例公开的一种像素电路77的电路结构示意图。

[0085] 在本申请实施例中，图9所示第六实施例公开的像素电路77与第三实施例公开的所述像素电路60的区别在于：所述像素电路77还包括第六晶体管71。所述第六晶体管71的
控制端用于接收所述第一扫描信号Scan a，所述第六晶体管71的第一端电性连接至所述第
二晶体管42的控制端，所述第六晶体管71的第二端电性连接至所述第三晶体管44的控制
端。

[0086] 在本申请实施例中，所述第六晶体管71接收所述第一扫描信号Scan a，所述第一扫描信号Scan a控制所述第六晶体管71处于导通或截止状态。

[0087] 具体为，当所述第六晶体管71接收的所述第一扫描信号Scan a处于第一电位时，所述第六晶体管71处于导通状态。当所述第六晶体管71接收的所述第一扫描信号Scan a处
于第二电位时，所述第六晶体管71处于截止状态。

[0088] 在本申请实施例中，当所述第一扫描信号Scan a处于第二电位，所述第二扫描信号Scan b处于第一电位时，所述第四晶体管51处于导通状态，所述第一晶体管41、第五晶体管61和所述第六晶体管71均处于截止状态。此时，所述门限电压Vref通过所述第四晶体管
51为所述存储电容43提供预充电压。由于所述第六晶体管71具有隔离作用，故所述存储电
容43的预充电压更大。

[0089] 当所述第一扫描信号Scan a处于第一电位，所述第二扫描信号Scan b处于第二电位时，所述第四晶体管51处于截止状态，所述第一晶体管41、第五晶体管61和所述第六晶体管71均处于导通状态。此时，所述数据信号Data为所述存储电容43充电。所述存储电容43的电压达到预设电压值时，所述存储电容43控制所述第二晶体管42和所述第三晶体管44处于
导通状态，进一步地，所述发光元件45在接收到所述第二电源电压VDD后发光。

[0090] 在本申请具体实施例中，所述第六晶体管71可为N型场效应薄膜晶体管，本申请对此不做具体限制。

[0091] 在本申请实施例中，各个晶体管的第一端可为漏极，各个晶体管的第二端可为源极，各个晶体管的控制端可为栅极，本申请不做具体限制。

[0092] 可以理解的是，在本申请第二实施例至第六实施例中，所述像素电路也可以包括所述第六晶体管71，所述第六晶体管71的控制端用于接收所述第一扫描信号Scan a，所述
第六晶体管71的第一端电性连接至所述第二晶体管42的控制端，所述第六晶体管71的第二
端电性连接至所述第三晶体管44的控制端。

[0093] 在本申请实施例中，所述第六晶体管71接收所述第一扫描信号Scan a，所述第一扫描信号Scan a控制所述第六晶体管71处于导通或截止状态。如此一来，所述第六晶体管
71作为隔离电容，可以使得通过所述第四晶体管51选择性为所述存储电容43提供预充电压
的预充效果增强，即使得所述存储电容43预充较大的电压，进一步提升所述存储电容43的
充电速度。

[0094] 在本申请实施例中，通过设置所述第六晶体管71，利用其具有隔离作用，为存储电容43提供更大的预充电压。借助所述存储电容43的预充电压，进一步加快了所述存储电容43的充电速度，避免了由于扫描时间较短造成充电不足，导致发光元件45的发光亮度不足，进而导致所述显示面板10的显示画面出现显示不均或残影的问题，从而有效地提升了所述
显示面板10的显示效果和显示品味。

[0095] 基于同一构思，本申请实施例还提供了一种显示面板10，所述显示面板10包括多个前述实施例的像素电路，所述像素电路用于所述显示面板10显示画面。

[0096] 基于同一构思，本申请实施例还提供了一种显示装置1000，所述显示装置1000包括前述的显示面板10。

[0097] 在本申请示意性实施例中，如图1所示，所述显示装置1000还可以包括电源模组20和支撑框架30，其中，所述显示面板10固定于支撑框架30，所述电源模组20设置于所述显示面板10的背面。所述显示面板10用于显示图像，所述电源模组20与所述显示面板10电连接，用于为所述显示面板10行图像显示提供电源电压，所述支撑框架30为所述显示面板10和所
述电源模组20提供支撑与保护作用。

[0098] 在本申请实施例的像素电路、显示面板10和显示装置1000中，通过设置第二晶体管42，同时将所述第二晶体管42和所述第三晶体管44关于所述存储电容43镜像连接，根据
电路中的控制驱动原理可以得出，驱动所述发光元件45发光的第四电流Ids只与第一电流
Idata有关，从而避免了由于晶体管的阈值电压漂移、载流子迁移率不稳定或固有迟滞效
应、驱动电源电压阻抗压降、发光元件45自身存在的老化等问题所导致的所述显示面板10
的各个发光元件45的亮度不均匀，进而造成所述显示面板10显示画面亮度不均或出现残影
的问题。

[0099] 同时，通过设置第四晶体管51，或通过设置第四晶体管51和所述第六晶体管71，或通过设置第四晶体管51、所述第五晶体管61和第六晶体管71为所述存储电容43提供预充电压，可使得在所述像素电路50处于发光阶段时，借助所述存储电容43的预充电压，可加快所述存储电容43的充电速度，避免了由于扫描时间较短导致充电不足以及所述发光元件45的
发光亮度不足，进而导致显示面板10的显示画面出现显示不均或残影的问题，从而有效地
提升了所述显示面板10的显示效果和显示品味。

[0100] 对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

[0101] 在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

[0102] 应当理解的是，以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。