一种自适应降低MOS管阈值电压电路

摘要

本发明公开了一种自适应降低MOS管阈值电压电路，应用于NMOS管；包括两个电阻、三个MOS管和两个电流源；其中一号和二号MOS管的漏端分别与一号电阻和二号电阻的一端连接；一号和二号电阻的另一端均与电源连接；二号电流源分别与三号MOS管的漏端以及电源连接；三号MOS管的栅端、背栅端和漏端相互连接，形成第一背栅极电压；一号和二号MOS管的背栅端相互连接，形成第二背栅极电压；两个背栅极电压的端口相互连接；一号和二号MOS管的源端均与一号电流源的一端连接，形成源极电压；一号电流源的另一端用于接地；三号MOS管的源端与源极电压处的端口连接；通过该电路可以降低工艺的固有束缚，同时降低MOS管的阈值电压。

权利要求

1.一种自适应降低MOS管阈值电压电路，应用于NMOS管，其特征在于，包括：一号电阻、二号电阻、一号MOS管、二号MOS管、三号MOS管、一号电流源和二号电流源；其中：所述一号MOS管的漏端与所述一号电阻的一端连接；所述二号MOS管的漏端与所述二号电阻的一端连接；所述一号电阻的另一端和所述二号电阻的另一端均与电源连接；

所述二号电流源的一端与所述三号MOS管的漏端连接；所述二号电流源的另一端与电源连接；

所述三号MOS管的栅端、背栅端和漏端相互连接在一起，形成第一背栅极电压；所述一号MOS管的背栅端与所述二号MOS管的背栅端连接，形成第二背栅极电压；所述第一背栅极电压的端口和所述第二背栅极电压的端口连接；

所述一号MOS管的源端和所述二号MOS管的源端均与所述一号电流源的一端连接，形成源极电压；所述一号电流源的另一端用于接地；

所述三号MOS管的源端与所述源极电压处的端口连接；

通过调节所述三号MOS管和二号电流源，实现降低所述一号MOS管和二号MOS管的固有阈值电压。

2.如权利要求1所述的一种自适应降低MOS管阈值电压电路，其特征在于，还包括三号电阻；

所述三号电阻的一端分别与所述三号MOS管的背栅端和漏端连接；

所述三号电阻的另一端分别与所述三号MOS管的栅端以及所述二号电流源的一端连接。

3.一种自适应降低MOS管阈值电压电路，应用于PMOS管，其特征在于，包括：一号电阻、二号电阻、一号MOS管、二号MOS管、三号MOS管、一号电流源和二号电流源；其中：所述一号MOS管的漏端与所述一号电阻的一端连接；所述二号MOS管的漏端与所述二号电阻的一端连接；所述一号电阻的另一端和所述二号电阻的另一端均用于接地；

所述二号电流源的一端与所述三号MOS管的漏端连接；所述二号电流源的另一端用于接地；

所述三号MOS管的栅端、背栅端和漏端相互连接在一起，形成第一背栅极电压；所述一号MOS管的背栅端与所述二号MOS管的背栅端连接，形成第二背栅极电压；所述第一背栅极电压的端口和所述第二背栅极电压的端口连接；

所述一号MOS管的源端和所述二号MOS管的源端均与所述一号电流源的一端连接，形成源极电压；所述一号电流源的另一端用于连接电源；

所述三号MOS管的源端与所述源极电压处的端口连接；

通过调节所述三号MOS管和二号电流源，实现降低所述一号MOS管和二号MOS管的固有阈值电压。

4.如权利要求3所述的一种自适应降低MOS管阈值电压电路，其特征在于，还包括三号电阻；

所述三号电阻的一端分别与所述三号MOS管的背栅端和漏端连接；

所述三号电阻的另一端分别与所述三号MOS管的栅端以及所述二号电流源的一端连接。

说明书

一种自适应降低MOS管阈值电压电路

技术领域

[0001] 本发明属于半导体集成电路设计技术领域，特别是一种自适应降低MOS管阈值电压电路。

背景技术

[0002] 现代模拟集成电路设计中，设计电路所使用的器件，皆由半导体加工制造厂，即fab厂所提供。在所提供的工艺中，往往NMOS管的阈值电压在0.7V左右，而PMOS管的阈值电压值相比NMOS管要稍高一些。但整体上来讲，NMOS管和PMOS管的阈值电压值均被工艺所束缚，这不利于设计低电源电压工作电路，同时也限制了电路的电压输入或输出范围。

[0003] 图1为现有技术中常见的输入电路结构示意图，其中输入MOS管NM1和MOS管NM2的buck端可以接在低于源极电压VS的电位处，从而产生体效应，使阈值电压增大；还可以将输入MOS管NM1和MOS管NM2的buck端接在VS端，用于消除体效应影响。但如果想要进一步超越工艺或器件本身参数的极限，即进一步减小阈值电压，上述两种现有的设计方案就会呈现出瓶颈。

[0004] 因此，如何降低工艺的固有束缚，同时降低MOS管的阈值电压，成为当前研究的关键问题。

发明内容

[0005] 鉴于上述问题，本发明提供一种至少解决上述部分技术问题的一种自适应降低MOS管阈值电压电路，通过该电路可以降低工艺的固有束缚，同时降低MOS管的阈值电压。

[0006] 一方面，本发明实施例提供了一种自适应降低MOS管阈值电压电路，应用于NMOS管，包括：一号电阻、二号电阻、一号MOS管、二号MOS管、三号MOS管、一号电流源和二号电流源；其中：

[0007] 所述一号MOS管的漏端与所述一号电阻的一端连接；所述二号MOS管的漏端与所述二号电阻的一端连接；所述一号电阻的另一端和所述二号电阻的另一端均与电源连接；

[0008] 所述二号电流源的一端与所述三号MOS管的漏端连接；所述二号电流源的另一端与电源连接；

[0009] 所述三号MOS管的栅端、背栅端和漏端相互连接在一起，形成第一背栅极电压；所述一号MOS管的背栅端与所述二号MOS管的背栅端连接，形成第二背栅极电压；所述第一背栅极电压的端口和所述第二背栅极电压的端口连接；

[0010] 所述一号MOS管的源端和所述二号MOS管的源端均与所述一号电流源的一端连接，形成源极电压；所述一号电流源的另一端用于接地；

[0011] 所述三号MOS管的源端与所述源极电压处的端口连接；

[0012] 通过调节所述三号MOS管和二号电流源，实现降低所述一号MOS管和二号MOS管的固有阈值电压。

[0013] 进一步地，还包括三号电阻；

[0014] 所述三号电阻的一端分别与所述三号MOS管的背栅端和漏端连接；

[0015] 所述三号电阻的另一端分别与所述三号MOS管的栅端以及所述二号电流源连接。

[0016] 另一方面，本发明实施例提供了一种自适应降低MOS管阈值电压电路，应用于PMOS管，包括：一号电阻、二号电阻、一号MOS管、二号MOS管、三号MOS管、一号电流源和二号电流源；其中：

[0017] 所述一号MOS管的漏端与所述一号电阻的一端连接；所述二号MOS管的漏端与所述二号电阻的一端连接；所述一号电阻的另一端和所述二号电阻的另一端均用于接地；

[0018] 所述二号电流源的一端与所述三号MOS管的漏端连接；所述二号电流源的另一端用于接地；

[0019] 所述三号MOS管的栅端、背栅端和漏端相互连接在一起，形成第一背栅极电压；所述一号MOS管的背栅端与所述二号MOS管的背栅端连接，形成第二背栅极电压；所述第一背栅极电压的端口和所述第二背栅极电压的端口连接；

[0020] 所述一号MOS管的源端和所述二号MOS管的源端均与所述一号电流源的一端连接，形成源极电压；所述一号电流源的另一端用于连接电源；

[0021] 所述三号MOS管的源端与所述源极电压处的端口连接；

[0022] 通过调节所述三号MOS管和二号电流源，实现降低所述一号MOS管和二号MOS管的固有阈值电压。

[0023] 进一步地，还包括三号电阻；

[0024] 所述三号电阻的一端分别与所述三号MOS管的背栅端和漏端连接；

[0025] 所述三号电阻的另一端分别与所述三号MOS管的栅端以及所述二号电流源连接。

[0026] 与现有技术相比，本发明记载的一种自适应降低MOS管阈值电压电路，具有如下有益效果：本发明提供了一种自适应降低MOS管阈值电压结构，结构简单，而且可以不受工艺、电压和温度等因素的影响，最少增加两个器件就可以实现进一步降低器件的阈值电压。本发明可进一步降低MOS管器件的固有阈值，从而使得可设计超越工艺本身的低电源电压工作电路；基于此，可设计超越工艺本身的宽电压输入范围或宽电压输出范围电路。

[0027] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

[0028] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

[0029] 附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

[0030] 图1为现有相关技术中电路的输入结构示意图。

[0031] 图2为现有相关技术中的MOS管体效应示意图。

[0032] 图3为现有相关技术中的MOS管形成耗尽层示意图。

[0033] 图4为本发明实施例提供的应用于NMOS管的降低阈值电路示意图。

[0034] 图5为本发明实施例提供的应用于NMOS管且增加有可调电阻的降低阈值电路示意图。

[0035] 图6为本发明实施例提供的应用于PMOS管的降低阈值电路示意图。

[0036] 图7为本发明实施例提供的应用于PMOS管且增加有可调电阻的降低阈值电路示意图。

具体实施方式

[0037] 下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

[0038] 由于MOS管的阈值电压VTH被工艺所束缚，因此，如果想要设计更低电源电压工作的电路，或更大输入输出动态范围的电路，显然是行不通的。MOS管存在体效应，使衬底电压减小到低于源极电压，如图2所示。由于源结和漏结维持反向偏置，假定器件仍能正常工作，但是某些特性可能会改变。为方便理解，假设源极电压Vs=漏极电压VD=0，而且栅极电压VG略小于阈值电压VTH，以使栅下形成耗尽层但没有反型层存在。当背栅电压Vb的负值更大时，将有更多的空穴被吸引到衬底电极，同时留下大量的负电荷，如图3所示，此时耗尽层会变得更宽。因为在反型层形成之前，栅极电荷镜像Qd会随着背栅电压Vb的下降而增加，同时阈值电压VTH也在增加；以上即为体效应或背栅效应。

[0039] 下面通过两个实施例对本发明所提供的一种自适应降低MOS管阈值电压电路进行详细说明。

[0040] 实施例1：

[0041] 参见图4所示，本发明实施例1利用MOS管的体效应，对于NMOS管适当的使背栅极电压Vb稍微高于源极电压VS，但又不超过pn结的正向导通电压，可以降低MOS的固有阈值电压VTH。基于这一设计原理，本发明实施例提供了一种自适应降低MOS管阈值电压电路，应用于NMOS管，该电路包括：原有电路中的一号电阻R1、二号电阻R2、一号MOS管NM1、二号MOS管NM2和一号电流源Is0；以及本发明实施例在该原有电路的基础上新增加的三号MOS管NM3和二号电流源Is1；其中：

[0042] 一号MOS管NM1的漏端Vd1与一号电阻R1的一端连接；二号MOS管NM2的漏端Vd2与二号电阻R2的一端连接；一号电阻R1的另一端和二号电阻R2的另一端均与电源连接；二号电流源Is1的一端与所述三号MOS管NM3的漏端连接；二号电流源Is1的另一端与电源连接；三号MOS管NM3的栅端Vg3、背栅端Vb3和漏端Vd3相互连接在一起，形成第一背栅极电压（即图4中原有电路部分中的Vb）；一号MOS管NM1的背栅端Vb1与二号MOS管NM2的背栅端Vb2连接，形成第二背栅极电压（即图4中降低阈值电路部分中的Vb）；第一背栅极电压的端口和第二背栅极电压的端口连接；一号MOS管NM1的源端Vs1和二号MOS管NM2的源端Vs2均与一号电流源Is0的一端连接，形成源极电压Vs；一号电流源Is0的另一端用于接地；三号MOS管NM3的源端Vs3与源极电压Vs处的端口连接；

[0043] 基于上述连接方式，可以使一号MOS管NM1和二号MOS管NM2的背栅极电压Vb相较于源极电压Vs提高一定电压（Vb‑Vs号MOS管NM1和二号MOS管NM2的固有阈值电压VTH，从而实现更低的电源电压工作，更宽的电压输入范围；在该电流平方律公式中，I0表示电流；K表示系数； 表示二号电流源Is1或三号MOS管NM3的宽长比；Vgs表示栅源电压。

[0044] 参见图5所示，在本发明实施例1中，还包括三号电阻R0；该三号电阻R0的一端分别与三号MOS管NM3的背栅端Vb3和漏端Vd3连接；三号电阻R0的另一端分别与三号MOS管NM3的栅端Vg3以及二号电流源Is1连接；

[0045] 通过设置三号电阻R0可进一步调节背栅极电压Vb；通过三号电阻R0进行分压，如增大R0，电流一定时，两端的电压增大，即可进一步减小Vb‑Vs的差值，从而进一步避免发生pn结正偏现象，使得整个电路更加安全可控。

[0046] 实施例2：

[0047] 参见图6所示，本发明实施例2提供了一种自适应降低MOS管阈值电压电路，应用于PMOS管，该电路包括：原有电路中的一号电阻R1、二号电阻R2、一号MOS管PM1、二号MOS管PM2和一号电流源Is0；以及本发明实施例在该原有电路的基础上新增加的三号MOS管PM3和二号电流源Is1；其中：

[0048] 一号MOS管PM1的漏端Vd1与一号电阻R1的一端连接；二号MOS管PM2的漏端Vd2与二号电阻R2的一端连接；一号电阻R1的另一端和二号电阻R2的另一端均用于接地；二号电流源Is1的一端与所述三号MOS管PM3的漏端连接；所述二号电流源Is1的另一端用于接地；三号MOS管PM3的栅端Vg3、背栅端Vb3和漏端Vd3相互连接在一起，形成第一背栅极电压（即图6中原有电路部分中的Vb）；一号MOS管PM1的背栅端Vb1与二号MOS管PM2的背栅端Vb2连接，形成第二背栅极电压（即图6中降低阈值电路部分中的Vb）；第一背栅极电压的端口和第二背栅极电压的端口连接；一号MOS管PM1的源端Vs1和二号MOS管PM2的源端Vs2均与一号电流源Is0的一端连接，形成源极电压Vs；一号电流源Is0的另一端用于连接电源；三号MOS管PM3的源端Vs3与源极电压Vs处的端口连接；

[0049] 基于上述连接方式，可以使一号MOS管PM1和二号MOS管PM2的背栅极电压Vb相较于源极电压Vs提高一定电压（|Vb‑Vs|<|VTH|），从而降低了一号MOS管PM1和二号MOS管PM2的固有阈值电压VTH，根据电流平方律公式： ，可调节二号电流源Is1和三号MOS管PM3的W/L大小调节一号MOS管PM1和二号MOS管PM2的固有阈值电压VTH，减小电流或增大W/L，可改变Vgs，从而实现更低的电源电压工作，更宽的电压输入范围；在该电流平方律公式中，I0表示电流；K表示系数； 表示二号电流源Is1或三号MOS管PM3的宽长比；
Vgs表示栅源电压；

[0050] 参见图7所示，在本发明实施例2中，还包括三号电阻R0；该三号电阻R0的一端分别与三号MOS管PM3的背栅端Vb3和漏端Vd3连接；三号电阻R0的另一端分别与三号MOS管PM3的栅端Vg3以及二号电流源Is1连接；

[0051] 通过设置三号电阻R0可进一步调节背栅极电压Vb；通过三号电阻R0进行分压，如增大R0，电流一定时，两端的电压增大，即可进一步减小|Vs‑Vb|的差值，从而进一步避免发生pn结正偏现象，使得整个电路更加安全可控。

[0052] 在本发明上述实施例中，栅端即为gate端；背栅端即为buck端；漏端即为drain端；

[0053] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。