用于谐振器制作的方法、体声波谐振器

摘要

本申请涉及谐振器技术领域，公开一种用于谐振器制作的方法，包括：刻蚀底电极层，暴露出压电层；利用键合层将刻蚀后的待处理结构与衬底键合，键合层、压电层、底电极层和衬底围合形成空腔；第一区域覆盖压电层上预设的待刻蚀区域；第一区域的面积大于待刻蚀区域的面积；第一区域为键合层与底电极层围合形成的孔所处区域；刻蚀顶电极层，暴露出压电层；第二区域覆盖压电层上预设的待刻蚀区域；第二区域的面积大于待刻蚀区域的面积；第二区域为顶电极层与顶电极层围合形成的孔所处区域。这样，在进行打孔时，只需要对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。能够提高制作出的谐振器的ESD能力。本申请还公开一种体声波谐振器。

权利要求

1.一种用于谐振器制作的方法，待处理结构包括底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的压电层；其特征在于，用于谐振器制作的方法包括：刻蚀所述底电极层，暴露出压电层；

利用键合层将刻蚀后的待处理结构与衬底键合，所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔；第一区域覆盖所述压电层上预设的待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；所述第一区域为键合层与底电极层围合形成的孔所处区域；

刻蚀所述顶电极层，暴露出压电层；第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；所述第二区域为顶电极层与顶电极层围合形成的孔所处区域；

刻蚀所述顶电极层，暴露出压电层后，还包括：刻蚀待刻蚀区域，形成释放孔。

2.根据权利要求1所述的方法，其特征在于，所述待处理结构还包括第一钝化层，所述第一钝化层设置在底电极层远离所述压电层的一侧；刻蚀所述底电极层，暴露出压电层，包括：刻蚀所述第一钝化层和所述底电极层，暴露出压电层。

3.根据权利要求1所述的方法，其特征在于，所述待处理结构还包括第二钝化层，所述第二钝化层设置在顶电极层远离所述压电层的一侧；刻蚀所述顶电极层，暴露出压电层，包括：刻蚀所述顶电极层和所述第二钝化层，暴露出压电层。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述第一区域的面积小于所述第二区域的面积。

5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一区域和待刻蚀区域的形状均为圆形；第一孔径差值的一半大于或等于4微米；所述第一孔径差值为第一区域的孔径减去待刻蚀区域的孔径。

6.根据权利要求1至3任一项所述的方法，其特征在于，所述第二区域和待刻蚀区域的形状均为圆形；第二孔径差值的一半大于或等于4微米；所述第二孔径差值为第二区域的孔径减去待刻蚀区域的孔径。

7.根据权利要求1至3任一项所述的方法，其特征在于，待刻蚀区域的数量大于或等于

2，且待刻蚀区域两两之间的距离大于预设距离。

8.一种体声波谐振器，其特征在于，所述体声波谐振器由执行权利要求1至7任一项所述的用于谐振器制作的方法制得。

9.根据权利要求8所述的体声波谐振器，其特征在于，包括：压电层，设置在顶电极层和底电极层之间；

所述顶电极层，设置有通孔，所述通孔暴露出压电层；所述通孔所处区域为第二区域；

所述第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；

所述底电极层，与所述压电层的一端连接，使所述压电层的另一端暴露在所述底电极层外；

键合层，与暴露在所述底电极层外的压电层和所述底电极层远离所述压电层的一侧连接；所述键合层与所述底电极层围合形成的孔所处区域为第一区域；所述第一区域覆盖所述压电层上预设的待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；

衬底，连接所述键合层，使所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔。

说明书

用于谐振器制作的方法、体声波谐振器

技术领域

[0001] 本申请涉及谐振器技术领域，例如涉及一种用于谐振器制作的方法、体声波谐振器。

背景技术

[0002] 通常，体声波谐振器都具有空腔。为了平衡空腔内的气压，通常会在体声波谐振器上设置释放孔或通气孔。同时，为了确保体声波谐振器的性能，在制作完体声波谐振器后，通常会对体声波谐振器施加高压，以测试体声波谐振器的ESD（Electro‑Static discharge，静电释放）能力。

[0003] 相关技术中，通常在制作完谐振器后，对顶电极层、压电层和底电极层打孔，从而形成释放孔或通气孔。由于是打孔直接贯穿顶电极层、压电层和底电极层这三层，因此顶电极层、压电层和底电极层位于释放孔所处位置的边缘近乎齐平。此时，由于顶电极层、压电层和底电极层位于释放孔位置的边缘近乎齐平，ESD的失效模式会处于压电层位于释放孔所处位置的边缘。而在打孔的过程中，可能造成顶电极层和底电极层位于释放孔所处位置的边缘出现损伤，使得顶电极层和压电层位于释放孔所处位置的边缘不光滑。此时，在对底电极层和顶电极层施加高压的情况下，会使电荷聚集在释放孔所处位置，很容易在释放孔所处位置形成ESD放电，从而导致ESD能力下降。

[0004] 在实现本申请实施例的过程中，发现相关技术中至少存在如下问题：现有的制作谐振器的工艺制作出来的谐振器，谐振器的ESD能力较低。

发明内容

[0005] 为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

[0006] 本发明实施例提供一种用于谐振器制作的方法、体声波谐振器，以提高谐振器的ESD能力。

[0007] 在一些实施例中，待处理结构包括底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的压电层；用于谐振器制作的方法，包括：刻蚀所述底电极层，暴露出压电层；利用键合层将刻蚀后的待处理结构与衬底键合，所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔；第一区域覆盖所述压电层上预设的待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；所述第一区域为键合层与底电极层围合形成的孔所处区域；刻蚀所述顶电极层，暴露出压电层；第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；所述第二区域为顶电极层与顶电极层围合形成的孔所处区域。

[0008] 在一些实施例中，所述待处理结构还包括第一钝化层，所述第一钝化层设置在底电极层远离所述压电层的一侧；刻蚀所述底电极层，暴露出压电层，包括：刻蚀所述第一钝化层和所述底电极层，暴露出压电层。

[0009] 在一些实施例中，所述待处理结构还包括第二钝化层，所述第二钝化层设置在顶电极层远离所述压电层的一侧；刻蚀所述顶电极层，暴露出压电层，包括：刻蚀所述顶电极层和所述第二钝化层，暴露出压电层。

[0010] 在一些实施例中，刻蚀所述顶电极层，暴露出压电层后，还包括：刻蚀待刻蚀区域，形成释放孔。

[0011] 在一些实施例中，所述第一区域的面积小于所述第二区域的面积。

[0012] 在一些实施例中，所述第一区域和待刻蚀区域的形状均为圆形；第一孔径差值的一半大于或等于4微米；所述第一孔径差值为第一区域的孔径减去待刻蚀区域的孔径。

[0013] 在一些实施例中，所述第二区域和待刻蚀区域的形状均为圆形；第二孔径差值的一半大于或等于4微米；所述第二孔径差值为第二区域的孔径减去待刻蚀区域的孔径。

[0014] 在一些实施例中，待刻蚀区域的数量大于或等于2，且待刻蚀区域两两之间的距离大于预设距离。

[0015] 在一些实施例中，体声波谐振器，由上述的用于谐振器制作的方法制得。

[0016] 在一些实施例中，所述体声波谐振器，包括：压电层，设置在顶电极层和底电极层之间；所述顶电极层，设置有通孔，所述通孔暴露出压电层；所述通孔所处区域为第二区域；所述第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；所述底电极层，与所述压电层的一端连接，使所述压电层的另一端暴露在所述底电极层外；键合层，与暴露在所述底电极层外的压电层和所述底电极层远离所述压电层的一侧连接；所述键合层与所述底电极层围合形成的孔所处区域为第一区域；所述第一区域覆盖待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；衬底，连接所述键合层，使所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔。

[0017] 本发明实施例提供一种用于谐振器制作的方法、体声波谐振器。可以实现以下技术效果：通过刻蚀底电极层，暴露出压电层。利用键合层将刻蚀后的待处理结构与衬底键合，键合层、压电层、底电极层和衬底围合形成空腔。第一区域覆盖压电层预设的待刻蚀区域。第一区域的面积大于待刻蚀区域的面积。第一区域为键合层与底电极层围合形成的孔所处区域。刻蚀顶电极层，暴露出压电层。第二区域覆盖压电层上预设的待刻蚀区域。第二区域的面积大于待刻蚀区域的面积。第二区域为顶电极层与顶电极层围合形成的孔所处区域。这样，在刻蚀底电极层和顶电极层时对将要制作释放孔的位置进行避让。在进行打孔时，只需要对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时，不会导致谐振器的ESD能力下降，从而能够提高制作出的谐振器的ESD能力。同时，由于做了开孔避让，压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平，使得在施加高压时，ESD失效需要击穿压电层，同样能够提高谐振器的ESD能力。

[0018] 以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

[0019] 一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

[0020] 图1是本发明实施例提供的一个用于谐振器制作的方法的示意图；

[0021] 图2是本发明实施例提供的一个待处理结构的结构示意图；

[0022] 图3是本发明实施例提供的一个刻蚀底电极层和第一钝化层后的结构示意图；

[0023] 图4是本发明实施例提供的一个键合结构的结构示意图；

[0024] 图5是本发明实施例提供的一个刻蚀顶电极层和第二钝化层后的结构示意图；

[0025] 图6是本发明实施例提供的一个形成释放孔后的结构示意图；

[0026] 图7是本发明实施例提供的第一个ESD弱点位置的示意图；

[0027] 图8是本发明实施例提供的第二个ESD弱点位置的示意图；

[0028] 图9是本发明实施例提供的第三个ESD弱点位置的示意图示意图；

[0029] 图10是本发明实施例提供的第四个ESD弱点位置的示意图示意图；

[0030] 图11是本发明实施例提供的第五个ESD弱点位置的示意图示意图；

[0031] 图12是本发明实施例提供的一具有两个释放孔的谐振结构的俯视示意图。

[0032] 附图标记：

[0033] 1：压电层；2：底电极层；3：顶电极层；4：第一钝化层；5：第二钝化层；6：键合层；7：衬底；8：释放孔；9：空腔区域。

具体实施方式

[0034] 为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。
然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

[0035] 本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

[0036] 本发明实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明实施例中的具体含义。

[0037] 另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。

[0038] 除非另有说明，术语“多个”表示两个或两个以上。

[0039] 本发明实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

[0040] 术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

[0041] 需要说明的是，在不冲突的情况下，本发明实施例中的实施例及实施例中的特征可以相互组合。

[0042] 结合图1所示，本发明实施例提供一个用于谐振器制作的方法，待处理结构包括底电极层、顶电极层和设置在底电极层和顶电极层之间的压电层，用于谐振器制作的方法包括：

[0043] 步骤S101，刻蚀底电极层，暴露出压电层。

[0044] 步骤S102，利用键合层将刻蚀后的待处理结构与衬底键合，键合层、压电层、底电极层和衬底围合形成空腔；第一区域覆盖压电层上预设的待刻蚀区域；第一区域的面积大于待刻蚀区域的面积；第一区域为键合层与底电极层围合形成的孔所处区域。

[0045] 步骤S103，刻蚀顶电极层，暴露出压电层；第二区域覆盖压电层上预设的待刻蚀区域；第二区域的面积大于待刻蚀区域的面积；第二区域为顶电极层与顶电极层围合形成的孔所处区域。

[0046] 采用本申请实施例提供的用于谐振器制作的方法，通过刻蚀底电极层，暴露出压电层。利用键合层将刻蚀后的待处理结构与衬底键合，键合层、压电层、底电极层和衬底围合形成空腔。第一区域覆盖压电层预设的待刻蚀区域。第一区域的面积大于待刻蚀区域的面积。第一区域为键合层与底电极层围合形成的孔所处区域。刻蚀顶电极层，暴露出压电层。第二区域覆盖压电层上预设的待刻蚀区域。第二区域的面积大于待刻蚀区域的面积。第二区域为顶电极层与顶电极层围合形成的孔所处区域。这样，在刻蚀底电极层和顶电极层时对将要制作释放孔的位置进行避让。在进行打孔时，只需要对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时，不会导致谐振器的ESD能力下降，从而能够提高制作出的谐振器的ESD能力。同时，由于做了开孔避让，压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平，使得在施加高压时，ESD失效需要击穿压电层，同样能够提高谐振器的ESD能力。

[0047] 在一些实施例中，在压电层靠近底电极层一侧设置有待刻蚀区域，在压电层靠近顶电极层一侧也设置有待刻蚀区域。压电层两侧的待刻蚀区域相对设置，且形状和面积均相等。其中，压电层上相对设置的待刻蚀区域被刻蚀后会形成释放孔。第一区域覆盖压电层上预设的待刻蚀区域，即第一区域覆盖压电层靠近底电极层一侧的待刻蚀区域。第二区域覆盖压电层上预设的待刻蚀区域，即第二区域覆盖压电层靠近顶电极层一侧的待刻蚀区域。

[0048] 进一步的，底电极层由具有导电性能钼Mo、铝Al、金Au、铜Cu、铂Pt、钽Ta、钨W、钯Pd和钌Ru等金属材料中的一种或多种制成。

[0049] 进一步的，顶电极层由具有导电性能钼Mo、铝Al、金Au、铜Cu、铂Pt、钽Ta、钨W、钯Pd和钌Ru等金属材料中的一种或多种制成。

[0050] 可选地，压电层由具有压电性能的氮化铝AlN 、氧化锌ZnO、铌酸锂LiNbO3、钽酸锂LiTaO3、锆钛酸铅PZT和钛酸锶钡BST等材料中的一种或多种制成。

[0051] 可选地，压电层由掺杂5‑30%比例稀土元素的氮化铝AlN制成。可选地，稀土元素包括：钪、铒和镧等中的一种或多种。例如：压电层由氮化铝制成，或，由掺杂10%比例钪的氮化铝制成。

[0052] 进一步的，衬底由硅制成。

[0053] 进一步的，键合层由二氧化硅、氮化硅、有机膜材料和硅酸乙酯的一种或多种组合制成。

[0054] 可选地，待处理结构还包括第一钝化层，第一钝化层设置在底电极层远离压电层的一侧。刻蚀底电极层，暴露出压电层，包括：刻蚀第一钝化层和底电极层，暴露出压电层。

[0055] 进一步的，刻蚀第一钝化层和底电极层，暴露出压电层，包括：刻蚀第一钝化层上的第一待处理区域，暴露出底电极层上的第二待处理区域。第一待处理区域覆盖底电极层上的第二待处理区域，第一待处理区域的面积大于或等于第二待处理区域的面积。刻蚀底电极层上的第二待处理区域，暴露出压电层。第二待处理区域覆盖压电层上预设的待刻蚀区域，第二待处理区域的面积大于待刻蚀区域的面积。

[0056] 进一步的，第一钝化层由氮化硅SiN、氮化铝AlN、二氧化硅SiO2和氮氧化硅SiNO中的一种或多种制成。

[0057] 可选地，利用键合层将刻蚀后的待处理结构与衬底键合，包括：将键合层的一侧与第一钝化层和暴露于底电极层外的压电层连接，键合层的另一侧连接衬底。

[0058] 可选地，利用键合层将刻蚀后的待处理结构与衬底键合，包括：将键合层的一侧与第一钝化层和暴露于底电极层外的压电层连接，键合层的另一侧连接高捕捉层。通过高捕捉层连接衬底。

[0059] 进一步的，高捕捉层由多晶硅polycrystalline silicon和/或非晶硅amorphous siliconα‑Si 制成。这样。通过设置高捕捉层能够提高制作出来的谐振器的Q值。

[0060] 可选地，待处理结构还包括第二钝化层，第二钝化层设置在顶电极层远离压电层的一侧；刻蚀顶电极层，暴露出压电层，包括：刻蚀顶电极层和第二钝化层，暴露出压电层。

[0061] 可选地，刻蚀顶电极层和第二钝化层，暴露出压电层，包括：刻蚀第二钝化层上的第三待处理区域，暴露出顶电极层上的第四待处理区域。第三待处理区域覆盖顶电极层上的第四待处理区域，第三待处理区域的面积大于或等于第四待处理区域的面积。刻蚀顶电极层上的第四待处理区域，暴露出压电层。第四待处理区域覆盖压电层上预设的待刻蚀区域，第四待处理区域的面积大于待刻蚀区域的面积。

[0062] 进一步的，第二钝化层由氮化硅SiN、氮化铝AlN、二氧化硅SiO2和氮氧化硅SiNO中的一种或多种制成。

[0063] 可选地，刻蚀顶电极层和第二钝化层，暴露出压电层，包括：刻蚀第二钝化层上的第三待处理区域，暴露出顶电极层上的第四待处理区域。刻蚀第二钝化层上的第五待处理区域，暴露出顶电极层上的第六待处理区域。第三待处理区域覆盖顶电极层上的第四待处理区域，第三待处理区域的面积大于或等于第四待处理区域的面积。第四待处理区域覆盖顶电极层上的第六待处理区域。第四待处理区域的面积大于或等于第六待刻蚀区域的面积。刻蚀顶电极层上的第四待处理区域和第六待刻蚀区域，暴露出压电层。

[0064] 第四待处理区域覆盖压电层上预设的待刻蚀区域，第四待处理区域的面积大于待刻蚀区域的面积。第六待处理区域覆盖连接区域，第六待处理区域的面积大于连接区域的面积。连接区域为待处理结构和键合层接触的区域。这样，由于谐振结构在空腔区域内存在底电极层、键合层、衬底、压电层和顶电极层的相互重叠，会导致具有该谐振结构的滤波器的通带波纹很大。使第六待处理区域覆盖连接区域，第六待处理区域的面积大于连接区域的面积。从而制作出来的谐振结构在空腔区域外不存在底电极层、键合层、衬底、压电层和顶电极层的相互重叠，能够减少具有该谐振结构的滤波器通带内波纹，使通带内平整。

[0065] 可选地，刻蚀顶电极层，暴露出压电层后，还包括：刻蚀待刻蚀区域，形成释放孔。

[0066] 进一步的，第一区域的面积小于第二区域的面积。

[0067] 可选地，第一区域和待刻蚀区域的形状均为圆形；第一孔径差值的一半大于或等于4微米；第一孔径差值为第一区域的孔径减去待刻蚀区域的孔径。这样，将第一区域的孔径减去待刻蚀区域的孔径的差值除以2获得第一孔径差值，使第一孔径差值大于或等于4微米，便于在刻蚀待刻蚀区域的时候，尽可能的避免底电极层位于释放孔所处位置的边缘出现损伤。

[0068] 在一些实施例中，待刻蚀区域的边界不与第一区域的边界重叠。

[0069] 可选地，第二区域和待刻蚀区域的形状均为圆形；第二孔径差值的一半大于或等于4微米；第二孔径差值为第二区域的孔径减去待刻蚀区域的孔径。这样，将第二区域的孔径减去待刻蚀区域的孔径的差值除以2获得第二孔径差值，使第二孔径差值大于或等于4微米，便于在刻蚀待刻蚀区域的时候，尽可能的避免顶电极层位于释放孔所处位置的边缘出现损伤。

[0070] 在一些实施例中，待刻蚀区域的边界不与第二区域的边界重叠。

[0071] 在一些实施例中，结合图2至图6所示，待处理结构包括：底电极层2、顶电极层3、压电层1、第一钝化层4和第二钝化层5。压电层1设置在底电极层2和顶电极层3之间，第一钝化层4设置在底电极层2远离压电层1的一侧，第二钝化层5设置在顶电极层3远离压电层1的一侧。刻蚀第一钝化层4和底电极层2，暴露出压电层1。利用键合层6将刻蚀后的待处理结构与衬底7键合，获得如图4所示的键合结构。其中，键合层6、压电层1、底电极层2、第一钝化层4、衬底7围合形成空腔。键合层6与底电极层2围合形成的孔所处区域覆盖压电层1上靠近底电极层2的一侧的待刻蚀区域，且键合层6与底电极层2围合形成的孔所处区域的面积大于待刻蚀区域的面积。刻蚀顶电极层3和第二钝化层5，暴露出压电层1。其中，顶电极层3与顶电极层3围合形成的孔所处区域覆盖压电层1上靠近顶电极层3的一侧的待刻蚀区域，且顶电极层3与顶电极层3围合形成的孔所处区域的面积大于待刻蚀区域的面积。刻蚀待刻蚀区域，形成释放孔。如图6所示，第一区域的孔径为d1，待刻蚀区域的孔径为d2，第二区域的孔径为d3。这样，如图7所示，由于在打孔的过程中，可能造成顶电极层3和底电极层2位于释放孔所处位置的边缘出现损伤，使得顶电极层3和底电极层2位于释放孔所处位置的边缘不光滑。此时，在对底电极层2和顶电极层3施加高压的情况下，会使电荷聚集在释放孔所处位置，使得压电层1位于释放孔所处位置的边缘成为ESD测试的weak point（弱点）。如图8所示，由于在打孔的过程中，可能造成压电层1位于释放孔所处位置的边缘受损伤，在对底电极层2和顶电极层3施加高压的情况下，同样会使得压电层1位于释放孔所处位置的边缘成为ESD测试的弱点。如图9所示，在打孔之前进行开孔避让。能够避免顶电极层3和底电极层2位于释放孔所处位置的边缘出现损伤。同时，通过开孔避让，使得压电层1、顶电极层3、底电极层2三者位于释放孔位置的边缘不齐平，使得ESD测试的弱点处于压电层1内部。此时，ESD失效需要击穿压电层1。如图10所示，通过开孔避让，使得压电层1、顶电极层3、底电极层2三者位于释放孔位置的边缘不齐平，即便是顶电极层3和底电极层2位于释放孔所处位置的边缘出现损伤。ESD测试的弱点处于压电层1内部，也不会影响谐振器的ESD能力。从而能够提高制造出来的谐振器的ESD能力。如图11所示，即便刻蚀工艺完美，不会造成压电层1、顶电极层3、底电极层2的损伤。由于击穿有边缘效应，压电层1的介质强度远大于空气，在对顶电极层3和底电极层2施加电压时，能够有效减弱边缘效应，从而提高谐振器的ESD能力。边缘效应即固体通常总是在气体或液体环境媒质中，因此对固体进行击穿试验时，击穿往往发生在击穿强度比较低的气体或液体媒质中。

[0072] 进一步的，待刻蚀区域的数量大于或等于2，且待刻蚀区域两两之间的距离大于预设距离。其中，预设距离为顶电极层和底电极层重叠形成的多边形的周长的1/3。也即谐振器的有效区域的周长的1/3。

[0073] 在一些实施例中，结合图12所示，图12为具有两个释放孔的谐振结构的俯视图。如图12所示，两个释放孔8均贯穿顶电极层3、压电层1和底电极层2。将由键合层、压电层、底电极层和衬底围合形成空腔所处位置称为空腔区域9。两个释放孔均位于空腔区域。

[0074] 本发明实施例提供一种体声波谐振器，由上述的用于谐振器制作的方法制得。

[0075] 可选地，体声波谐振器，包括：压电层，设置在顶电极层和底电极层之间。顶电极层，设置有通孔，通孔暴露出压电层。通孔所处区域为第二区域。第二区域覆盖压电层上预设的待刻蚀区域，第二区域的面积大于待刻蚀区域的面积。底电极层，与压电层的一端连接，使压电层的另一端暴露在底电极层外。键合层，与暴露在底电极层外的压电层和底电极层远离压电层的一侧连接；键合层与底电极层围合形成的孔所处区域为第一区域。第一区域覆盖待刻蚀区域，第一区域的面积大于待刻蚀区域的面积。衬底，连接键合层，使键合层、压电层、底电极层和衬底围合形成空腔。

[0076] 采用本申请实施例提供的体声波谐振器，由于在进行打孔时，进行了开孔避让，只对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时，不会导致谐振器的ESD能力下降，从而能够提高制作出的谐振器的ESD能力。同时，由于做了开孔避让，压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平，使得在施加高压时，ESD失效需要击穿压电层。由此，制作出来的体声波谐振器的ESD能力较高。

[0077] 在一些实施例中，体声波谐振器，包括：压电层、顶电极层、底电极层、键合层、衬底、第一钝化层和第二钝化层。其中，压电层设置在顶电极层和底电极层之间。顶电极层设置有通孔，且顶电极层与压电层的一端连接，使压电层的另一端暴露在顶电极层外。通孔所处区域为第二区域，第二区域覆盖压电层上预设的待刻蚀区域，第二区域的面积大于待刻蚀区域的面积。暴露在顶电极层外的压电层覆盖连接区域，暴露在顶电极层外的压电层的面积大于连接区域的面积。连接区域为第二钝化层和键合层接触的区域。第二钝化层设置在顶电极层远离压电层的一侧，连接顶电极层。底电极层，与压电层的一端连接，使压电层的另一端暴露在底电极层外。键合层，与底电极层和暴露在底电极层外的压电层连接；键合层与底电极层围合形成的孔所处区域为第一区域。第一区域覆盖待刻蚀区域，第一区域的面积大于待刻蚀区域的面积。第一钝化层设置在底电极层远离压电层的一侧，连接底电极层。衬底连接键合层，使键合层、压电层、第一钝化层、底电极层和衬底围合形成空腔。这样，由于谐振结构在空腔区域内存在底电极层、键合层、衬底、压电层和顶电极层的相互重叠，会导致具有该谐振结构的滤波器的通带波纹很大。使暴露在顶电极层外的压电层覆盖连接区域，暴露在顶电极层外的压电层的面积大于连接区域的面积。从而使谐振结构在空腔区域外不存在底电极层、键合层、衬底、压电层和顶电极层的相互重叠，能够减少具有该谐振结构的滤波器通带内波纹，使通带内平整。同时，由于在进行打孔时，进行了开孔避让，只对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时，不会导致谐振器的ESD能力下降，从而能够提高制作出的谐振器的ESD能力。同时，由于做了开孔避让，压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平，使得在施加高压时，ESD失效需要击穿压电层。由此，制作出来的谐振器的ESD能力较高且具有该谐振器的滤波器的通带内平整。

[0078] 以上描述和附图充分地示出了本发明的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。