LDMOS器件、LDMOS器件制造方法及芯片

摘要

本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。

权利要求

1.一种LDMOS器件，包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构和所述漏极结构之间；其特征在于，所述源极结构包括源极掺杂区和源极金属，所述源极掺杂区形成在所述体区内且距离半导体衬底上表面第一预设距离，所述源极金属与所述源极掺杂区相连；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连，漏极掺杂区植入漂移区第一预设距离；

所述源极掺杂区与所述漏极掺杂区上方还形成有low‑K介质层，所述low‑K介质层环绕在所述源极金属和所述漏极金属的四周。

2.根据权利要求1所述LDMOS器件，其特征在于，所述LDMOS器件还包括二氧化硅层，所述二氧化硅层形成在所述半导体衬底上，覆盖源极结构、栅极结构和漏极结构以外的区域。

3.根据权利要求2所述的LDMOS器件，其特征在于，所述LDMOS器件还包括层间介质层，所述层间介质层形成在所述二氧化硅层上方。

4.根据权利要求3所述的LDMOS器件，其特征在于，所述LDMOS器件还包括保护环结构；

所述保护环结构包括保护环掺杂区和保护环金属，所述保护环掺杂区形成在所述半导体衬底内且距离半导体衬底上表面第一预设距离，所述保护环金属穿过所述二氧化硅层和层间介质层与所述保护环掺杂区相连。

5.根据权利要求4所述的LDMOS器件，其特征在于，所述LDMOS器件还包括浅沟槽隔离结构，所述浅沟槽隔离结构形成在所述半导体衬底内；所述浅沟槽隔离结构包括第一浅沟槽隔离结构和第二浅沟槽隔离结构，第一浅沟槽隔离结构与第二浅沟槽隔离结构分别设置在所述保护环掺杂区的两侧，第一浅沟槽隔离结构一端位于所述漂移区内且与所述漏极结构相邻，另一端位于所述漂移区外。

6.根据权利要求1所述的LDMOS器件，其特征在于，所述栅极结构包括栅氧化层、栅场板和多晶硅栅；所述栅氧化层形成在所述漏极结构和所述源极结构之间，且所述栅氧化层的第二端位于漂移区上方，第一端位于体区上方；所述多晶硅栅形成在所述栅氧化层上方且第一端与所述栅氧化层的第一端齐平，第二端与所述栅氧化层的第二端间隔预设距离，所述栅场板形成在所述多晶硅栅和所述栅氧化层之间，且一端位于所述漂移区上方，另一端与所述栅氧化层的第二端齐平。

7.根据权利要求5所述的LDMOS器件，其特征在于，所述LDMOS器件还包括形成在所述半导体衬底内的高压P阱和高压N阱，所述漂移区和体区形成在所述高压N阱内；所述第二浅沟槽隔离结构的一端形成在高压N阱内，另一端与所述高压P阱相邻；所述高压P阱与高压N阱之间间隔预设距离。

8.一种LDMOS器件制造方法，其特征在于，所述方法用于制作权利要求3‑7中任一项所述的LDMOS器件，所述方法包括：采用离子注入工艺在半导体衬底内部形成漂移区和体区；

在半导体衬底表面沉积二氧化硅材料，光刻并刻蚀二氧化硅材料和半导体衬底，在划定的源极掺杂区和漏极掺杂区的对应位置处形成凹坑，所述凹坑的底面距离半导体衬底上表面第一预设距离；

采用离子注入工艺在凹坑对应处的半导体衬底内形成源极掺杂区和漏极掺杂区；

在半导体衬底上方制备栅极结构；

沉积 low‑K 介质材料，干法刻蚀 low‑K 介质材料，保留凹坑内填充的low‑K 介质材料；

沉积层间介质材料，光刻并刻蚀层间介质材料及low‑K 介质材料，形成接触孔；

沉积金属材料，光刻并刻蚀金属材料形成源极金属和漏极金属。

9.根据权利要求8所述的LDMOS器件制造方法，其特征在于，在形成漂移区和体区之前，所述方法还包括：采用离子注入工艺在半导体衬底内部形成高压P阱和高压N阱。

10.根据权利要求8所述的LDMOS器件制造方法，其特征在于，所述方法还包括：在半导体衬底表面沉积二氧化硅材料之前，在半导体衬底上制作浅沟槽隔离结构。

11.根据权利要求8所述的LDMOS器件制造方法，其特征在于，所述方法包括：采用同样的制作步骤，在形成源极掺杂区和漏极掺杂区的同时，形成保护环掺杂区；

采用同样的金属材料和制作步骤，在形成源极金属和漏极金属的同时，形成保护环金属。

12.一种芯片，其特征在于，所述芯片应用权利要求1‑7中任一项所述的LDMOS器件制成。

说明书

LDMOS器件、LDMOS器件制造方法及芯片

技术领域

[0001] 本发明涉及芯片领域，属于功率半导体芯片范畴，具体地涉及一种LDMOS器件、一种LDMOS器件制造方法以及一种芯片。

背景技术

[0002] 随着时代发展，半导体的应用领域也已从传统的工业控制、通信、计算机、消费电子扩展到了新能源、智能电网、轨道交通、汽车电子等新领域。功率半导体器件追求的是对电能的处理，要求其本身具有高耐压和大电流特性。LDMOS（Lateral Double‑Diffused MOSFET）作为一种横向功率器件，具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。

[0003] 通常LDMOSFET的工作电压和电流都较大。在LDMOSFET导通时，漏端在沟道方向的电场很强，影响导通时的击穿电压BVon，同时由于大量的电子流过高电场区域，容易引起热电子效应，从而影响LDMOSFET的可靠性。

发明内容

[0004] 本发明实施方式的目的是提供一种LDMOS器件、LDMOS器件制造方法及芯片，该LDMOS器件采用low‑K 介质材料部分填充漏极掺杂区上方，相当于以漏极金属作为侧面场板，降低漏端的电场，提高击穿电压。

[0005] 为了实现上述目的，本发明第一方面提供一种LDMOS器件，包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构和所述漏极结构之间；所述源极结构包括源极掺杂区和源极金属，所述源极掺杂区形成在所述体区内且距离半导体衬底上表面第一预设距离，所述源极金属与所述源极掺杂区相连；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述源极掺杂区与所述漏极掺杂区上方还形成有low‑K介质层，所述low‑K介质层环绕在所述源极金属和所述漏极金属的四周。漏极掺杂区植入漂移区第一预设距离，不在漂移区表面，这样表面的电子到达漏极掺杂区时就比较发散，减少电流的集中引发碰撞电离产生热电子效应。

[0006] 可选的，所述LDMOS器件还包括二氧化硅层，所述二氧化硅层形成在所述半导体衬底上，覆盖所述源极结构、栅极结构和漏极结构以外的区域。

[0007] 可选的，所述LDMOS器件还包括层间介质层，所述层间介质层形成在所述二氧化硅层上方。

[0008] 可选的，所述LDMOS器件还包括保护环结构；所述保护环结构包括保护环掺杂区和保护环金属，所述保护环掺杂区形成在所述半导体衬底内且距离半导体衬底上表面第一预设距离，所述保护环金属穿过所述二氧化硅层和层间介质层与所述保护环掺杂区相连。

[0009] 可选的，所述LDMOS器件还包括浅沟槽隔离结构，所述浅沟槽隔离结构形成在所述半导体衬底内；所述浅沟槽隔离结构包括第一浅沟槽隔离结构和第二浅沟槽隔离结构，第一浅沟槽隔离结构与第二浅沟槽隔离结构分别设置在所述保护环掺杂区的两侧，第一浅沟槽隔离结构一端位于所述漂移区内且与所述漏极结构相邻，另一端位于所述漂移区外。

[0010] 可选的，所述栅极结构包括栅氧化层、栅场板和多晶硅栅；所述栅氧化层形成在所述漏极结构和所述源极结构之间，且所述栅氧化层的第二端位于漂移区上方，第一端位于体区上方；所述多晶硅栅形成在所述栅氧化层上方且第一端与所述栅氧化层的第一端齐平，第二端与所述栅氧化层的第二端间隔预设距离，所述栅场板形成在所述多晶硅栅和所述栅氧化层之间，且一端位于所述漂移区上方，另一端与所述栅氧化层的第二端齐平。

[0011] 可选的，所述LDMOS器件还包括形成在所述半导体衬底内的高压P阱和高压N阱；所述漂移区和体区形成在所述高压N阱内；所述第二浅沟槽隔离结构的一端形成在高压N阱内，另一端与所述高压P阱相邻；所述高压P阱与高压N阱之间间隔预设距离。

[0012] 本发明第二方面提供一种LDMOS器件制造方法，所述方法用于制作所述的LDMOS器件，所述方法包括：

[0013] 采用离子注入工艺在半导体衬底内部形成漂移区和体区；

[0014] 在半导体衬底表面沉积二氧化硅材料，光刻并刻蚀二氧化硅材料和半导体衬底，在划定的源极掺杂区和漏极掺杂区的对应位置处形成凹坑，所述凹坑的底面距离半导体衬底上表面第一预设距离；

[0015] 采用离子注入工艺在凹坑对应处的半导体衬底内形成源极掺杂区和漏极掺杂区；

[0016] 在半导体衬底上方制备栅极结构；

[0017] 沉积 low‑K 介质材料，干法刻蚀 low‑K 介质材料，保留填凹坑内填充的low‑K 介质材料；

[0018] 沉积层间介质材料，光刻并刻蚀层间介质材料及low‑K 介质材料，形成接触孔；

[0019] 沉积金属材料，光刻并刻蚀金属材料形成源极金属和漏极金属。该方法制造的LDMOS器件漏极掺杂区植入漂移区第一预设距离，不在漂移区表面，这样表面的电子到达漏极掺杂区时就比较发散，减少电流的集中引发碰撞电离产生热电子效应，采用low‑K 介质材料部分填充漏极掺杂区上方，相当于以漏极金属作为侧面场板，降低漏端的电场，提高击穿电压。

[0020] 可选的，在形成漂移区和体区之前，所述方法还包括：采用离子注入工艺在半导体衬底内部形成高压P阱和高压N阱。

[0021] 可选的，所述方法还包括：在半导体衬底表面沉积二氧化硅材料之前，在半导体衬底上制作浅沟槽隔离结构。

[0022] 可选的，所述方法包括：采用同样的制作步骤，在形成源极掺杂区和漏极掺杂区的同时，形成保护环掺杂区；

[0023] 采用同样的金属材料和制作步骤，在形成源极金属和漏极金属的同时，形成保护环金属。

[0024] 本发明第三方面提供一种芯片，所述芯片应用所述的LDMOS器件制成。

[0025] 通过上述技术方案提供一种LDMOS器件、制造方法及芯片，该LDMOS器件漏极掺杂区植入漂移区第一预设距离，不在漂移区表面，这样表面的电子到达漏极掺杂区时就比较发散，减少电流的集中引发碰撞电离产生热电子效应，采用low‑K 介质材料部分填充漏极掺杂区上方，相当于以漏极金属作为侧面场板，降低漏端的电场，提高击穿电压。

[0026] 本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

[0027] 附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：

[0028] 图1是本发明一种实施方式提供的LDMOS器件结构示意图；

[0029] 图2是本发明一种实施方式提供的LDMOS器件制造方法流程图；

[0030] 图3A是本发明实施方式提供的LDMOS器件制造方法形成高压P阱、高压N阱、漂移区和体区后的结构示意图；

[0031] 图3B是本发明实施方式提供的LDMOS器件制造方法制作浅沟槽隔离结构后的结构示意图；

[0032] 图3C是本发明实施方式提供的LDMOS器件制造方法形成源极掺杂区和漏极掺杂区后的结构示意图；

[0033] 图3D是本发明实施方式提供的LDMOS器件制造方法制备栅极结构后的结构示意图；

[0034] 图3E是本发明实施方式提供的LDMOS器件制造方法沉积层间介质材料后的结构示意图。

[0035] 附图标记说明

[0036] 1‑半导体衬底，2‑高压N阱，3‑漂移区，4‑体区，5‑源极掺杂区、6‑漏极掺杂区，7‑保护环掺杂区，8‑low‑K介质层，9‑多晶硅栅，10‑层间介质层，11‑二氧化硅层，12‑源极金属，13‑漏极金属，14‑保护环金属，15‑高压P阱，16‑浅沟槽隔离结构，17‑栅氧化层，18‑栅场板。

具体实施方式

[0037] 以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

[0038] 实施例一

[0039] 图1是本发明一种实施方式提供的LDMOS器件结构示意图。如图1所示，所述LDMOS器件，包括：半导体衬底1以及形成在半导体衬底1上的源极结构、栅极结构和漏极结构；所述半导体衬底1内形成有漂移区3和体区4，所述源极结构与体区4相接，所述漏极结构与所述漂移区3相接，所述栅极结构形成在所述源极结构和所述漏极结构之间；所述源极结构包括源极掺杂区5和源极金属12，所述源极掺杂区5形成在所述体区4内且距离半导体衬底1上表面第一预设距离，所述源极金属12与所述源极掺杂区5相连；所述漏极结构包括漏极掺杂区6和漏极金属13，所述漏极掺杂区6形成在漂移区3内且距离半导体衬底1上表面第一预设距离，所述漏极金属13与所述漏极掺杂区6相连；所述源极掺杂区5与所述漏极掺杂区6上方还形成有low‑K介质层8，所述low‑K介质层8环绕在所述源极金属12和所述漏极金属13的四周。漏极掺杂区植入漂移区3第一预设距离，不在漂移区3表面，这样表面的电子到达漏极掺杂区时就比较发散，减少电流的集中引发碰撞电离产生热电子效应。

[0040] 在本实施例中，所述LDMOS器件还包括二氧化硅层11，所述二氧化硅层11形成在所述半导体衬底1上，覆盖所述源极结构、栅极结构和漏极结构以外的区域。

[0041] 在本实施例中，所述LDMOS器件还包括层间介质层10，所述层间介质层10形成在所述二氧化硅层上方。

[0042] 在本实施例中，所述LDMOS器件还包括保护环结构；所述保护环结构包括保护环掺杂区7和保护环金属14，所述保护环掺杂区7形成在所述半导体衬底1内且距离半导体衬底1上表面第一预设距离，所述保护环金属14穿过所述二氧化硅层11和层间介质层10与所述保护环掺杂区7相连。

[0043] 在本实施例中，所述LDMOS器件还包括浅沟槽隔离结构16，所述浅沟槽隔离结构16形成在所述半导体衬底1内；所述浅沟槽隔离结构16包括第一浅沟槽隔离结构和第二浅沟槽隔离结构，第一浅沟槽隔离结构与第二浅沟槽隔离结构分别设置在所述保护环掺杂区7的两侧，第一浅沟槽隔离结构一端位于所述漂移区3内且与所述漏极结构相邻，另一端位于所述漂移区3外。

[0044] 在本实施例中，所述栅极结构包括栅氧化层17、栅场板18和多晶硅栅9；所述栅氧化层17形成在所述漏极结构和所述源极结构之间，且所述栅氧化层17的第二端位于漂移区3上方，第一端位于体区4上方；所述多晶硅栅9形成在所述栅氧化层17上方且第一端与所述栅氧化层17的第一端齐平，第二端与所述栅氧化层17的第二端间隔预设距离，所述栅场板
18形成在所述多晶硅栅9和所述栅氧化层17之间，且一端位于所述漂移区3上方，另一端与所述栅氧化层17的第二端齐平。

[0045] 在本实施例中，所述LDMOS器件还包括形成在所述半导体衬底1内的高压P阱15和高压N阱2，所述漂移区3和体区4形成在所述高压N阱2内；所述第二浅沟槽隔离结构的一端形成在高压N阱2内，另一端与所述高压P阱15相邻；所述高压P阱15与高压N阱2之间间隔预设距离。

[0046] 本发明另一方面提供一种LDMOS器件制造方法，所述方法用于制作所述的LDMOS器件，如图2所示，所述方法包括：

[0047] S1：采用离子注入工艺在半导体衬底1内部形成高压P阱15、高压N阱2、漂移区3和体区4。

[0048] 在一些实施例中，为了形成高压P阱15、高压N阱2、漂移区3和体区4，首先在半导体衬底1上方氧化一层薄的二氧化硅，然后涂布光刻胶，光照显影，将高压P阱15和高压N阱2对应区域的光刻胶去除掉，留下的光刻胶作为离子注入过程中的掩膜，然后根据LDMOS器件的类型选择P‑type或N‑type离子注入，去光刻胶，高温推进，然后同样的流程制作漂移区3和体区4，制作完成后的结构如图3A所示。在一个实施例中，P‑type离子注入，形成了P型体区4，N‑type离子注入形成了N型漂移区3。

[0049] S2：在所述半导体衬底1上制作浅沟槽隔离结构16。

[0050] 在一些实施例中，首先热氧化一层薄二氧化硅SiO2，然后CVD SiN，光刻使浅沟槽隔离结构STI对应的区域裸露，干法刻蚀SiN、SiO2以及半导体衬底1，去胶，热氧化处理一下干法刻蚀硅引起的损伤，HDP CVD SiO2，CMP表面多余的SiO2，湿法去除SiN及其下面的薄SiO2层，高温退火，完成浅沟槽隔离结构制作，制作完成后的结构如图3B所示。

[0051] S3：在半导体衬底1表面沉积二氧化硅材料，光刻并刻蚀二氧化硅材料和半导体衬底1，在划定的源极掺杂区5和漏极掺杂区6的对应位置处形成凹坑，所述凹坑的底面距离半导体衬底1上表面第一预设距离。

[0052] 在一些实施例中，首先在半导体衬底1表面热氧化一层二氧化硅，然后CVD二氧化硅材料，然后涂布光刻胶，光照显影，将源极掺杂区5和漏极掺杂区6对应区域的光刻胶去除掉，留下的光刻胶作为后续刻蚀过程的掩膜，然后干法刻蚀二氧化硅材料和半导体衬底1，也就是说刻蚀需要穿透二氧化硅材料，同时刻蚀掉部分半导体衬底1，刻蚀后的结构在源极掺杂区5和漏极掺杂区6对应位置处形成凹坑，所述凹坑底面距离半导体衬底1表面第一预设距离。在本申请中，第一预设距离根据需要制作的LDMOS器件的参数进行具体设计。

[0053] S4：采用离子注入工艺在凹坑对应处的半导体衬底1内形成源极掺杂区5和漏极掺杂区6。步骤S3中的光刻胶在S4的离子注入过程中同样起到掩膜作用，节约了材料，离子注入后同样去胶和高温推进，制作完成后的漏极掺杂区6和源极掺杂区5结构与图3C所示的漏极掺杂区6和源极掺杂区5结构相同。图3C中还包括保护环的制作。

[0054] S5：在半导体衬底1上方制备栅极结构。

[0055] 在一些实施例中，首先在步骤S4的结构上涂布光刻胶，然后光刻，使栅极结构对应的二氧化硅材料裸露出来，然后干法刻蚀二氧化硅材料，去胶，栅氧化制作栅氧化层17，然后LPCVD 多晶硅（Polysilicon），离子注入对多晶硅重掺杂，光刻多晶硅，干法刻蚀多晶硅，去胶，制作得到栅极结构，制作完后的结构如图3D所示。

[0056] S6：沉积 low‑K 介质材料，干法刻蚀 low‑K 介质材料，保留凹坑内填充的low‑K 介质材料。

[0057] 在一些实施例中，采用PECVD制作low‑K 介质材料，low‑K 介质材料通常以SiO2为主要成分，介电常数1.5 2.5。~

[0058] S7：沉积层间介质材料，光刻并刻蚀层间介质材料及low‑K 介质材料，形成接触孔，沉积层间介质材料后的结构如图3E所示；

[0059] S8：沉积金属材料，光刻并刻蚀金属材料，形成源极金属12和漏极金属13。

[0060] 在一些实施例中，采用PVD技术沉积金属材料；采用干法刻蚀金属材料。

[0061] 该方法制造的LDMOS器件漏极掺杂区植入漂移区3第一预设距离，不在漂移区3表面，这样表面的电子到达漏极掺杂区时就比较发散，减少电流的集中引发碰撞电离产生热电子效应，采用low‑K 介质材料部分填充漏极掺杂区6上方，相当于以漏极金属作为侧面场板，降低漏端的电场，提高击穿电压。

[0062] 可选的，所述方法包括：采用同样的制作步骤，在形成源极掺杂区5和漏极掺杂区6的同时，形成保护环掺杂区7；

[0063] 采用同样的金属材料和制作步骤，在形成源极金属12和漏极金属13的同时，形成保护环金属14。同层同材料制作保护环金属14、源极金属12和漏极金属13，简化工艺，节约成本。

[0064] 本发明第三方面提供一种芯片，所述芯片应用所述LDMOS器件制成。

[0065] 另一方面，本发明提供的制造方法工艺简单，与现有工艺兼容，实用性强。

[0066] 以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。

[0067] 此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。