运放上钳位电路

摘要

本发明公开了一种运放上钳位电路，包括：误差放大器、第一晶体管、第二晶体管、电容器、电流镜电路、控制电路和差分电路，其中：误差放大器的输出端分别耦接差分电路的第一端和第一晶体管的第二极；控制电路被配置为控制差分电路第二端的电压与差分电路第三端的电压相等；差分电路被配置为经由第二端的差分运放节点向第一晶体管的控制极输出差分运放信号；第一晶体管被配置为根据差分运放信号，将误差放大器输出端的输出电压钳位至来自钳位电压端的上钳位电压。本发明通过控制电路使得差分电路的输入在接近电源电压时，仍能保持电流平衡，确保静态工作点正常，进行有效钳位并确保钳位精度。

权利要求

1.一种运放上钳位电路，其特征在于，包括：误差放大器、第一晶体管、第二晶体管、电容器、电流镜电路、控制电路和差分电路，其中：所述误差放大器的同相输入端耦接反馈电压端，所述误差放大器的反相输入端耦接参考电压端，所述误差放大器的输出端分别耦接所述差分电路的第一端和所述第一晶体管的第二极；

所述电流镜电路的输入端耦接电源电压端，所述电流镜电路的第一输出端耦接所述控制电路的第一输入端，所述电流镜电路的第二输出端耦接所述控制电路的第二输入端；

所述控制电路的第一输出端耦接所述差分电路的第三端，所述控制电路的第二输出端耦接所述差分电路的第二端，所述控制电路被配置为控制所述差分电路第二端的电压与所述差分电路第三端的电压相等；

所述差分电路的第二端分别耦接所述第一晶体管的控制极和所述电容器的第一端，所述差分电路的第四端耦接钳位电压端，所述差分电路的第五端耦接所述第二晶体管的第一极，所述差分电路被配置为经由第二端的差分运放节点向所述第一晶体管的控制极输出差分运放信号；

所述第一晶体管被配置为根据所述差分运放信号，将所述误差放大器输出端的输出电压钳位至来自所述钳位电压端的上钳位电压；以及所述第二晶体管的控制极耦接偏置电压端；

其中，所述第一晶体管的第一极、所述电容器的第二端和所述第二晶体管的第二极分别接地；

其中，所述电流镜电路包括第三晶体管和第四晶体管；

其中，所述电流镜电路的输入端对应为所述第三晶体管的第二极和所述第四晶体管的第二极，所述电流镜电路的第一输出端对应为所述第三晶体管的第一极，所述电流镜电路的第二输出端对应为所述第四晶体管的第一极；

所述第三晶体管的控制极分别耦接所述第四晶体管的控制极、所述第三晶体管的第一极和所述控制电路的第一输入端，所述第三晶体管的第一极耦接所述控制电路的第一输入端，所述第三晶体管的第二极分别耦接所述第四晶体管的第二极和所述电源电压端；

所述第四晶体管的第一极耦接所述控制电路的第二输入端，所述第四晶体管的第二极耦接所述电源电压端；

其中，所述控制电路为自偏置共源共栅管，包括第五晶体管和第六晶体管；

其中，所述控制电路的第一输入端对应为所述第五晶体管的第一极，所述控制电路的第二输入端对应为所述第六晶体管的第一极，所述控制电路的第一输出端对应为所述第五晶体管的第二极，所述控制电路的第二输出端对应为所述第六晶体管的第二极；

所述第五晶体管的控制极分别耦接所述第六晶体管的控制极、所述第六晶体管的第一极和所述电流镜电路的第二输出端，所述第五晶体管的第一极耦接所述电流镜电路的第一输出端，所述第五晶体管的第二极耦接所述差分电路的第三端；

所述第六晶体管的控制极分别耦接所述第六晶体管的第一极和所述电流镜电路的第二输出端，所述第六晶体管的第一极耦接所述电流镜电路的第二输出端，所述第六晶体管的第二极耦接所述差分电路的第二端；

所述第五晶体管和所述第六晶体管被配置为分别从所述第五晶体管的第二极和所述第六晶体管的第二极，向所述差分电路输出相等的电压；

其中，所述差分电路为两个差分输入对管，包括第七晶体管和第八晶体管；

其中，所述差分电路的第一端对应为所述第八晶体管的控制极，所述差分电路的第二端对应为所述第八晶体管的第一极，所述差分电路的第三端对应为所述第七晶体管的第一极，所述差分电路的第四端对应为所述第七晶体管的控制极，所述差分电路的第五端对应为所述第八晶体管的第二极和所述第七晶体管的第二极；

所述第七晶体管的控制极耦接所述钳位电压端，所述第七晶体管的第一极耦接所述控制电路的第一输出端，所述第七晶体管的第二极分别耦接所述第八晶体管的第二极和所述第二晶体管的第一极；

所述第八晶体管的控制极耦接所述误差放大器的输出端，所述第八晶体管的第一极分别耦接所述控制电路的第二输出端、所述电容器的第一端和所述第一晶体管的控制极，所述第八晶体管的第二极耦接所述第二晶体管的第一极；

所述第八晶体管被配置为从所述第八晶体管的第一极，经由差分运放节点向所述第一晶体管的控制极输出差分运放信号。

2.根据权利要求1所述的运放上钳位电路，其特征在于，所述第二晶体管、电流镜电路、控制电路和差分电路构成差分运放电路，所述差分运放电路被配置为经由差分运放节点向所述第一晶体管的控制极输出差分运放信号。

3.根据权利要求2所述的运放上钳位电路，其特征在于，所述第一晶体管、电容器和差分运放电路构成负反馈环路，所述负反馈环路被配置为将所述误差放大器输出端的输出电压钳位至来自所述钳位电压端的上钳位电压。

4.根据权利要求1所述的运放上钳位电路，其特征在于，所述电流镜电路和控制电路形成正反馈，以加快钳位的响应速度。

说明书

运放上钳位电路

技术领域

[0001] 本发明涉及集成电路技术领域，具体涉及一种运放上钳位电路。

背景技术

[0002] 在一些集成电路中，为了防止目标节点处的电压超出最高限制电压，需要在电路中设置相应的上钳位电路，将目标节点处周期性变化波形的顶部固定在上钳位电压，实现对目标节点处电压值的钳位。

[0003] 然而，在BOOST升压电路启动初期，会出现误差放大器输出端的上钳位电压很接近电源电压的情况，这会导致上钳位电压超出运放共模输入范围而无法进行有效钳位。

[0004] 针对相关技术中上钳位电压超出运放共模输入范围而无法进行有效钳位的问题，目前尚未提出有效的技术解决方案。

发明内容

[0005] 本发明的主要目的在于提供一种运放上钳位电路，以解决现有技术中上钳位电压超出运放共模输入范围而无法进行有效钳位的问题。

[0006] 为了实现上述目的，本发明提供了一种运放上钳位电路，包括：误差放大器、第一晶体管、第二晶体管、电容器、电流镜电路、控制电路和差分电路，其中：

[0007] 误差放大器的同相输入端耦接反馈电压端，误差放大器的反相输入端耦接参考电压端，误差放大器的输出端分别耦接差分电路的第一端和第一晶体管的第二极；

[0008] 电流镜电路的输入端耦接电源电压端，电流镜电路的第一输出端耦接控制电路的第一输入端，电流镜电路的第二输出端耦接控制电路的第二输入端；

[0009] 控制电路的第一输出端耦接差分电路的第三端，控制电路的第二输出端耦接差分电路的第二端，控制电路被配置为控制差分电路第二端的电压与差分电路第三端的电压相等；

[0010] 差分电路的第二端分别耦接第一晶体管的控制极和电容器的第一端，差分电路的第四端耦接钳位电压端，差分电路的第五端耦接第二晶体管的第一极，差分电路被配置为经由第二端的差分运放节点向第一晶体管的控制极输出差分运放信号；

[0011] 第一晶体管被配置为根据差分运放信号，将误差放大器输出端的输出电压钳位至来自钳位电压端的上钳位电压；以及

[0012] 第二晶体管的控制极耦接偏置电压端。

[0013] 可选地，电流镜电路包括第三晶体管和第四晶体管；

[0014] 其中，电流镜电路的输入端对应为第三晶体管的第二极和第四晶体管的第二极，电流镜电路的第一输出端对应为第三晶体管的第一极，电流镜电路的第二输出端对应为第四晶体管的第一极。

[0015] 进一步地，第三晶体管的控制极分别耦接第四晶体管的控制极、第三晶体管的第一极和控制电路的第一输入端，第三晶体管的第一极耦接控制电路的第一输入端，第三晶体管的第二极分别耦接第四晶体管的第二极和电源电压端；

[0016] 第四晶体管的第一极耦接控制电路的第二输入端，第四晶体管的第二极耦接电源电压端。

[0017] 可选地，控制电路为自偏置共源共栅管，包括第五晶体管和第六晶体管；

[0018] 其中，控制电路的第一输入端对应为第五晶体管的第一极，控制电路的第二输入端对应为第六晶体管的第一极，控制电路的第一输出端对应为第五晶体管的第二极，控制电路的第二输出端对应为第六晶体管的第二极。

[0019] 进一步地，第五晶体管的控制极分别耦接第六晶体管的控制极、第六晶体管的第一极和电流镜电路的第二输出端，第五晶体管的第一极耦接电流镜电路的第一输出端，第五晶体管的第二极耦接差分电路的第三端；

[0020] 第六晶体管的控制极分别耦接第六晶体管的第一极和电流镜电路的第二输出端，第六晶体管的第一极耦接电流镜电路的第二输出端，第六晶体管的第二极耦接差分电路的第二端；

[0021] 第五晶体管和第六晶体管被配置为分别从第五晶体管的第二极和第六晶体管的第二极，向差分电路输出相等的电压。

[0022] 可选地，差分电路为两个差分输入对管，包括第七晶体管和第八晶体管；

[0023] 其中，差分电路的第一端对应为第八晶体管的控制极，差分电路的第二端对应为第八晶体管的第一极，差分电路的第三端对应为第七晶体管的第一极，差分电路的第四端对应为第七晶体管的控制极，差分电路的第五端对应为第八晶体管的第二极和第七晶体管的第二极。

[0024] 进一步地，第七晶体管的控制极耦接钳位电压端，第七晶体管的第一极耦接控制电路的第一输出端，第七晶体管的第二极分别耦接第八晶体管的第二极和第二晶体管的第一极；

[0025] 第八晶体管的控制极耦接误差放大器的输出端，第八晶体管的第一极分别耦接控制电路的第二输出端、电容器的第一端和第一晶体管的控制极，第八晶体管的第二极耦接第二晶体管的第一极；

[0026] 第八晶体管被配置为从第八晶体管的第一极，经由差分运放节点向第一晶体管的控制极输出差分运放信号。

[0027] 可选地，第一晶体管的第一极、电容器的第二端和第二晶体管的第二极分别接地；

[0028] 第二晶体管、电流镜电路、控制电路和差分电路构成差分运放电路，差分运放电路被配置为经由差分运放节点向第一晶体管的控制极输出差分运放信号。

[0029] 进一步地，第一晶体管、电容器和差分运放电路构成负反馈环路，负反馈环路被配置为将误差放大器输出端的输出电压钳位至来自钳位电压端的上钳位电压。

[0030] 可选地，电流镜电路和控制电路形成正反馈，以加快钳位的响应速度。

[0031] 在本发明实施例提供的运放上钳位电路中，包括：误差放大器、第一晶体管、第二晶体管、电容器、电流镜电路、控制电路和差分电路，其中，控制电路的第一输出端耦接差分电路的第三端，控制电路的第二输出端耦接差分电路的第二端，控制电路被配置为控制差分电路第二端的电压与差分电路第三端的电压相等；通过控制电路使得差分电路的输入在接近电源电压时，仍能保持电流平衡，确保静态工作点正常；

[0032] 差分电路的第二端分别耦接第一晶体管的控制极和电容器的第一端，差分电路的第四端耦接钳位电压端，差分电路的第五端耦接第二晶体管的第一极，差分电路被配置为经由第二端的差分运放节点向第一晶体管的控制极输出差分运放信号；第一晶体管被配置为根据差分运放信号，将误差放大器输出端的输出电压钳位至来自钳位电压端的上钳位电压；第一晶体管作为钳位管，将误差放大器输出电压钳位至上钳位电压，进行有效钳位并确保钳位精度，解决了相关技术中上钳位电压超出运放共模输入范围而无法进行有效钳位的问题。

附图说明

[0033] 为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0034] 图1为传统的运放上钳位电路的电路图；

[0035] 图2为本发明实施例提供的运放上钳位电路的示例性框图；

[0036] 图3为本发明实施例提供的运放上钳位电路的示例性电路图。

具体实施方式

[0037] 为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明保护的范围。

[0038] 除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本发明主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

[0039] 在本发明的所有实施例中，由于晶体管的源极和漏极(发射极和集电极)是对称的，并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反，因此在本发明的实施例中，将晶体管的受控中间端称为控制极，将晶体管的其余两端分别称为第一极和第二极。本发明的实施例中所采用的晶体管主要是开关晶体管。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

[0040] 在一些集成电路中，为了防止目标节点处的电压超出最高限制电压，需要在电路中设置相应的上钳位电路，将目标节点处周期性变化波形的顶部固定在上钳位电压，实现对目标节点处电压值的钳位。

[0041] 图1示出了一种运放上钳位电路的电路图，应用于BOOST升压电路，BOOST升压电路为开关直流升压电路，它可以使输出电压比输入电压高；图1中的运放上钳位电路包括误差放大器EA和负反馈电路两部分，误差放大器EA通过将反馈电压FB与参考电压VREF的差值进行放大，生成输出电压eaout；晶体管Mn0、Mn1、Mn2、Mp1和Mp2构成的五管差分运放通过差分运放节点A与钳位管Mp0形成单位增益负反馈，将输出电压eaout最大值钳位在上钳位电压V_CLH附近，上钳位电压V_CLH就是输出电压eaout的最大限制电压。

[0042] 当输出电压eaout高于上钳位电压V_CLH时，A点电压变低，由晶体管Mn0、Mn1、Mn2、Mp1、Mp2构成的五管差分运放将钳位管Mp0开启，依靠五管差分运放与钳位管Mp0构成的负反馈将输出电压eaout电压钳位到上钳位电压V_CLH。

[0043] 然而，在BOOST低压启动初期，会出现误差放大器EA输出端的上钳位电压V_CLH很接近电源电压VCC的情况，上钳位电压V_CLH与电源电压VCC只有200mV压差，这会导致Mn2工作在线性区而Mn1工作在饱和区，上钳位电压V_CLH超出运放共模输入范围而无法进行有效钳位，钳位运放将因超出运放共模输入范围上限而脱离静态工作点，导致负反馈环路增益急剧下跌，从而失去上钳位作用；其中，运放共模输入范围是运算放大器输入电压的一个区间，它是指运放能够线性工作的区间，当输入电压在这个区间内发生变化时，输出电压能够线性地发生变化。

[0044] 针对上钳位电压超出运放共模输入范围而无法进行有效钳位的问题，现有的技术方案为采用轨到轨运放进行上钳位，或者折叠共源共栅运放进行上钳位，但是这种方式会增加静态电流，导致芯片功耗变大，并且增加电路复杂度。

[0045] 为了解决上钳位电压超出运放共模输入范围而无法进行有效钳位的问题，同时不增加静态电流和芯片功耗，图2示出了本发明实施例提供的一种运放上钳位电路的示例性框图，包括：误差放大器EA、第一晶体管Mp0、第二晶体管Mn0、电容器Cf、电流镜电路、控制电路和差分电路，其中：

[0046] 误差放大器EA的同相输入端耦接反馈电压端，误差放大器EA的反相输入端耦接参考电压端，误差放大器EA的输出端分别耦接差分电路的第一端和第一晶体管Mp0的第二极；通过反馈电压端输入反馈电压FB，反馈电压FB是通过两个反馈电阻得到，通过参考电压端输入参考电压VREF，可以由外部电路提供参考电压VREF，从误差放大器EA的输出端可以得到输出电压eaout。

[0047] 电流镜电路的输入端耦接电源电压端，电流镜电路的第一输出端耦接控制电路的第一输入端，电流镜电路的第二输出端耦接控制电路的第二输入端；从电源电压端得到电源电压Vcc，电流镜电路可以作为负载，并且实现流向控制电路的电流信号的复制。

[0048] 控制电路的第一输出端耦接差分电路的第三端，控制电路的第二输出端耦接差分电路的第二端，控制电路被配置为控制差分电路第二端的电压与差分电路第三端的电压相等；

[0049] 差分电路的第二端分别耦接第一晶体管Mp0的控制极和电容器Cf的第一端，差分电路的第四端耦接钳位电压端，差分电路的第五端耦接第二晶体管Mn0的第一极，差分电路被配置为经由第二端的差分运放节点A向第一晶体管Mp0的控制极输出差分运放信号；电容器Cf作为负反馈环，电容器Cf的第二端耦接接地端GND。

[0050] 第一晶体管Mp0被配置为根据差分运放信号，将误差放大器EA输出端的输出电压eaout钳位至来自钳位电压端的上钳位电压V_CLH；第一晶体管Mp0可以为P型晶体管，第一晶体管Mp0的第一极耦接接地端GND，第一晶体管Mp0作为钳位管，将输出电压eaout钳位至上钳位电压V_CLH，上钳位电压V_CLH可以由外部提供。

[0051] 第二晶体管Mn0的控制极耦接偏置电压端，第二晶体管Mn0的第二极耦接接地端GND；第二晶体管Mn0可以为N型晶体管，并且可以通过偏置电压端由外部提供偏置电压VBN。

[0052] 图3示出了本发明实施例提供的一种运放上钳位电路的示例性电路图，电流镜电路包括第三晶体管Mp1和第四晶体管Mp2；第三晶体管Mp1和第四晶体管Mp2均为P型晶体管；

[0053] 其中，电流镜电路的输入端对应为第三晶体管Mp1的第二极和第四晶体管Mp2的第二极，电流镜电路的第一输出端对应为第三晶体管Mp1的第一极，电流镜电路的第二输出端对应为第四晶体管Mp2的第一极。

[0054] 第三晶体管Mp1的控制极分别耦接第四晶体管Mp2的控制极、第三晶体管Mp1的第一极和控制电路的第一输入端，第三晶体管Mp1的第一极耦接控制电路的第一输入端，第三晶体管Mp1的第二极分别耦接第四晶体管Mp2的第二极和电源电压端；从电源电压端得到电源电压Vcc；

[0055] 第四晶体管Mp2的第一极耦接控制电路的第二输入端，第四晶体管Mp2的第二极耦接电源电压端。

[0056] 第三晶体管Mp1的控制极分别与第三晶体管Mp1的第一极、第四晶体管Mp2的控制极耦接，通过节点D点为第三晶体管Mp1和第四晶体管Mp2提供自偏置电压。

[0057] 在本发明一种可选的实施方式中，控制电路可以为自偏置共源共栅管，包括第五晶体管Mnc1和第六晶体管Mnc2，第五晶体管Mnc1和第六晶体管Mnc2均为N型晶体管；

[0058] 其中，控制电路的第一输入端对应为第五晶体管Mnc1的第一极，控制电路的第二输入端对应为第六晶体管Mnc2的第一极，控制电路的第一输出端对应为第五晶体管Mnc1的第二极，控制电路的第二输出端对应为第六晶体管Mnc2的第二极。

[0059] 第五晶体管Mnc1的控制极分别耦接第六晶体管Mnc2的控制极、第六晶体管Mnc2的第一极和电流镜电路的第二输出端，第五晶体管Mnc1的第一极耦接电流镜电路的第一输出端，第五晶体管Mnc1的第二极耦接差分电路的第三端；

[0060] 第六晶体管Mnc2的控制极分别耦接第六晶体管Mnc2的第一极和电流镜电路的第二输出端，第六晶体管Mnc2的第一极耦接电流镜电路的第二输出端，第六晶体管Mnc2的第二极耦接差分电路的第二端；

[0061] 第五晶体管Mnc1和第六晶体管Mnc2被配置为分别从第五晶体管Mnc1的第二极和第六晶体管Mnc2的第二极，向差分电路输出相等的电压。

[0062] 自偏置共源共栅管包括的第五晶体管Mnc1和第六晶体管Mnc2中，第六晶体管Mnc2的控制极分别与第六晶体管Mnc2的第一极、第五晶体管Mnc1的控制极耦接，通过节点B点为第五晶体管Mnc1和第六晶体管Mnc2提供自偏置电压。

[0063] 在本发明一种可选的实施方式中，差分电路可以为两个差分输入对管，包括第七晶体管Mn1和第八晶体管Mn2，第七晶体管Mn1和第八晶体管Mn2均为N型晶体管；

[0064] 其中，差分电路的第一端对应为第八晶体管Mn2的控制极，差分电路的第二端对应为第八晶体管Mn2的第一极，差分电路的第三端对应为第七晶体管Mn1的第一极，差分电路的第四端对应为第七晶体管Mn1的控制极，差分电路的第五端对应为第八晶体管Mn2的第二极和第七晶体管Mn1的第二极。

[0065] 第七晶体管Mn1的控制极耦接钳位电压端，第七晶体管Mn1的第一极耦接控制电路的第一输出端，第七晶体管Mn1的第二极分别耦接第八晶体管Mn2的第二极和第二晶体管Mn0的第一极；

[0066] 第八晶体管Mn2的控制极耦接误差放大器EA的输出端，第八晶体管Mn2的第一极分别耦接控制电路的第二输出端、电容器Cf的第一端和第一晶体管Mp0的控制极，第八晶体管Mn2的第二极耦接第二晶体管Mn0的第一极；

[0067] 第八晶体管Mn2被配置为从第八晶体管Mn2的第一极，经由差分运放节点A向第一晶体管Mp0的控制极输出差分运放信号。两个差分输入对管经由差分运放节点A向第一晶体管Mp0的控制极输出差分运放信号，并通过第一晶体管Mp0的控制极向误差放大器EA进行负反馈，将误差放大器EA输出端的输出电压eaout钳位至上钳位电压V_CLH。

[0068] 本发明实施例通过自偏置共源共栅管(第五晶体管Mnc1和第六晶体管Mnc2)，确保两个差分输入对管(第七晶体管Mn1和第八晶体管Mn2)在输入接近电源电压VCC时，仍能保持电流平衡，确保静态工作点正常，解决了现有技术中上钳位电压超出运放共模输入范围而无法进行有效钳位的问题；

[0069] 并且，自偏置共源共栅管与PMOS电流镜负载(第三晶体管Mp1和第四晶体管Mp2)形成局部正反馈，可以提高钳位响应速度。

[0070] 在本发明一种可选的实施方式中，第一晶体管Mp0的第一极、电容器Cf的第二端和第二晶体管Mn0的第二极分别接地，即第一晶体管Mp0的第一极、电容器Cf的第二端和第二晶体管Mn0的第二极分别耦接接地端GND；

[0071] 第二晶体管Mn0、电流镜电路、控制电路和差分电路构成差分运放电路，差分运放电路被配置为经由差分运放节点A向第一晶体管Mp0的控制极输出差分运放信号。

[0072] 在第二晶体管Mn0、电流镜电路、控制电路和差分电路构成差分运放电路的基础上，第一晶体管Mp0、电容器Cf和差分运放电路构成负反馈环路，负反馈环路被配置为将误差放大器EA输出端的输出电压eaout钳位至来自钳位电压端的上钳位电压V_CLH。

[0073] 在本发明一种可选的实施方式中，电流镜电路和控制电路形成正反馈，以加快钳位的响应速度。控制电路为自偏置共源共栅管，包括第五晶体管Mnc1和第六晶体管Mnc2，电流镜电路包括第三晶体管Mp1和第四晶体管Mp2，自偏置共源共栅管Mnc1、Mnc2与PMOS电流镜负载Mp1、Mp2形成局部正反馈，可以加快钳位响应速度。

[0074] 下面结合图3中的示例性电路图来说明运放上钳位电路的工作原理。

[0075] 本发明实施例提供的运放上钳位电路应用于低压高输入环境，针对BOOST低压启动初期，上钳位电压V_CLH非常接近电源电压VCC的情况，由于第五晶体管Mnc1和第六晶体管Mnc2的控制作用，控制第七晶体管Mn1的漏极电压和第八晶体管Mn2的漏极电压相等，从而确保第七晶体管Mn1的漏极电压和第八晶体管Mn2都工作在线性区，保证上钳位电路处于正常的静态工作点，负反馈环路增益不会大幅下降，从而确保上钳位作用和钳位精度，解决了现有技术中上钳位电压超出运放共模输入范围而无法进行有效钳位的问题。

[0076] 并且，第五晶体管Mnc1和第六晶体管Mnc2构成的自偏置共源共栅管与第三晶体管Mp1和第四晶体管Mp2构成的PMOS电流镜负载形成局部正反馈，加快钳位响应速度。

[0077] 此外，本发明实施例与现有技术相比，不会增加静态电流或芯片功耗，降低了电路复杂度。

[0078] 从以上的描述中，可以看出，本发明实现了如下技术效果：

[0079] 本发明通过第五晶体管Mnc1和第六晶体管Mnc2的控制作用，控制第七晶体管Mn1的漏极电压和第八晶体管Mn2的漏极电压相等，从而确保第七晶体管Mn1的漏极电压和第八晶体管Mn2都工作在线性区，保证上钳位电路处于正常的静态工作点，负反馈环路增益不会大幅下降，从而确保钳位作用和钳位精度，解决了相关技术中上钳位电压超出运放共模输入范围而无法进行有效钳位的问题；

[0080] 并且，第五晶体管Mnc1和第六晶体管Mnc2构成的自偏置共源共栅管与第三晶体管Mp1和第四晶体管Mp2构成的PMOS电流镜负载形成局部正反馈，加快钳位响应速度；

[0081] 此外，本发明实施例不会增加静态电流或芯片功耗，降低了电路复杂度。

[0082] 附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

[0083] 除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

[0084] 进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

[0085] 虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。