扇入型封装结构及其制备方法

摘要

本发明的实施例提供了一种扇入型封装结构及其制备方法，涉及半导体封装技术领域，该扇入型封装结构包括第一芯片、支撑载具、第二芯片、布线组合层和焊球，其中，第二芯片与第一芯片对应设置，布线组合层与第一芯片和第二芯片同时电连接，焊球与布线组合层电连接，第二芯片两侧的支撑载具上设置有缓冲沟槽，缓冲沟槽朝向靠近第二芯片的方向延伸，用于缓冲第一芯片和布线组合层之间的结构应力。相较于现有技术，本发明提供的扇入型封装结构及其制备方法，其能够有效解决塑封翘曲问题，并且实现芯片堆叠，提升芯片集成度，并缩小产品体积。同时能够有效消除内部结构应力，起到良好的缓冲效果和散热效果。

权利要求

1.一种扇入型封装结构，其特征在于，包括：

第一芯片；

设置在所述第一芯片一侧的支撑载具，所述支撑载具上开设有贴装凹槽；

设置在所述贴装凹槽内的第二芯片；

设置在所述支撑载具远离所述第一芯片一侧的布线组合层；

设置在所述布线组合层远离所述第一芯片一侧的焊球；

其中，所述第二芯片与所述第一芯片对应设置，所述布线组合层与所述第一芯片和所述第二芯片同时电连接，所述焊球与所述布线组合层电连接，所述第二芯片两侧的所述支撑载具上设置有缓冲沟槽，所述缓冲沟槽朝向靠近所述第二芯片的方向延伸，用于缓冲所述第一芯片和所述布线组合层之间的结构应力。

2.根据权利要求1所述的扇入型封装结构，其特征在于，所述布线组合层包括第一布线层、第二布线层、第一介质层、导电层和第二介质层，所述第一介质层设置在所述支撑载具远离所述第一芯片的一侧表面，所述第一布线层和所述第二布线层设置在所述第一介质层中，且所述第一布线层与所述第二芯片对应设置，并同时与所述第一芯片和所述第二芯片电连接，所述第二介质层设置在所述第一介质层上，所述导电层设置在所述第二介质层上，且所述导电层同时与所述第一布线层和所述第二布线层电连接。

3.根据权利要求2所述的扇入型封装结构，其特征在于，所述支撑载具还贯通设置有导电柱，所述导电柱位于所述第二芯片的两侧，并位于所述第二芯片与所述缓冲沟槽之间，所述导电柱的一端与所述第一布线层连接，另一端与所述第一芯片连接，以使所述第一布线层通过所述导电柱与所述第一芯片电连接。

4.根据权利要求3所述的扇入型封装结构，其特征在于，所述支撑载具和所述第一芯片之间还设置有胶膜层，所述导电柱穿过所述胶膜层与所述第一芯片连接。

5.根据权利要求3所述的扇入型封装结构，其特征在于，所述第一芯片的正面设置有第一焊盘，所述导电柱延伸至所述第一焊盘，并与所述第一焊盘连接，所述缓冲沟槽靠近所述第二芯片的一端在所述第一芯片的正面上的投影落在所述第一焊盘与所述第一芯片的侧壁边缘之间。

6.根据权利要求1所述的扇入型封装结构，其特征在于，所述扇入型封装结构还包括塑封体，所述塑封体设置在所述支撑载具远离所述布线组合层的一侧，并包覆在所述第一芯片外。

7.根据权利要求1所述的扇入型封装结构，其特征在于，所述扇入型封装结构还包括基底载具，所述第一芯片设置在所述基底载具上，所述基底载具位于所述第一芯片远离所述支撑载具的一侧。

8.根据权利要求1所述的扇入型封装结构，其特征在于，所述贴装凹槽中填充形成有缓冲胶层，所述缓冲胶层包覆在所述第二芯片周围。

9.一种扇入型封装结构的制备方法，用于制备如权利要求1‑8任一项所述的扇入型封装结构，其特征在于，所述制备方法包括：提供一带有晶粒的晶圆片；

在所述晶圆片的背面贴装基底载具；

在所述晶圆片的正面贴装支撑载具，所述支撑载具上预先制备有牺牲沟槽；

去除基底载具；

切割所述晶圆片，以形成第一芯片；

在所述支撑载具上开槽，形成贴装凹槽；

在所述贴装凹槽中贴装第二芯片；

在所述支撑载具上形成布线组合层；

在所述布线组合层上形成焊球；

沿两个错位切割道切割至所述牺牲沟槽，断裂后在所述支撑载具上形成缓冲沟槽；

其中，两个所述切割道均与所述牺牲沟槽对应，所述第二芯片与所述第一芯片对应设置，所述布线组合层与所述第一芯片和所述第二芯片同时电连接，所述焊球与所述布线组合层电连接，所述缓冲沟槽位于所述第二芯片两侧的所述支撑载具上，且所述缓冲沟槽朝向靠近所述第二芯片的方向延伸，用于缓冲所述第一芯片和所述布线组合层之间的结构应力。

10.根据权利要求9所述的扇入型封装结构的制备方法，其特征在于，切割所述晶圆片的步骤之后，所述制备方法还包括：在所述支撑载具贴装有所述第一芯片的一侧形成塑封体，所述塑封体包覆在所述第一芯片外。

11.根据权利要求10所述的扇入型封装结构的制备方法，其特征在于，沿两个错位切割道切割至所述牺牲沟槽的步骤，包括：沿第一切割道由所述布线组合层切割至所述牺牲沟槽；

沿第二切割道由所述塑封体切割至所述牺牲沟槽；

其中，所述第一切割道和所述第二切割道错位设置，且均与所述牺牲沟槽对应，相邻的所述第一切割道之间的距离大于相邻的所述第二切割道之间的距离。

说明书

扇入型封装结构及其制备方法

技术领域

[0001] 本发明涉及半导体封装技术领域，具体而言，涉及一种扇入型封装结构及其制备方法。

背景技术

[0002] 随着半导体行业的快速发展，晶圆级封装分为扇出型（fan‑out）和扇入型（fan‑in），扇出型封装是将晶圆圆片切割为单颗晶粒，再次贴装晶粒塑封后，针对晶粒进行重新布线，从而获得更多的布线面积，从而增加更多的I/O垫其密度随而增加。

[0003] 然而扇出型封装在激光开孔以及贴装芯片需要更高的要求（例如：设备精准度以及塑封体平整度）以及需要更多的模制化合物以及填充物，塑封翘曲问题一直困扰产品良率。此外，现有的扇入型封装结构，在制程过程中或上板过程中容易产生局部应力，影响产品安全。同时其采用多面塑封结构，导致其是散热效果较差。并且，常规的扇入型封装结构，其难以实现芯片堆叠结构，当需要多个芯片同时封装时，只能将多个芯片进行平铺封装，使得封装体积较大，不利于产品的小型化。

发明内容

[0004] 本发明的目的包括，例如，提供了一种扇入型封装结构及其制备方法，其能够有效解决塑封翘曲问题，并且实现芯片堆叠，提升芯片集成度，并缩小产品体积。同时能够有效消除内部结构应力，起到良好的缓冲效果和散热效果。

[0005] 本发明的实施例可以这样实现：

[0006] 在一方面，本发明实施例提供了一种扇入型封装结构，包括：

[0007] 第一芯片；

[0008] 设置在所述第一芯片一侧的支撑载具，所述支撑载具上开设有贴装凹槽；

[0009] 设置在所述贴装凹槽内的第二芯片；

[0010] 设置在所述支撑载具远离所述第一芯片一侧的布线组合层；

[0011] 设置在所述布线组合层远离所述第一芯片一侧的焊球；

[0012] 其中，所述第二芯片与所述第一芯片对应设置，所述布线组合层与所述第一芯片和所述第二芯片同时电连接，所述焊球与所述布线组合层电连接，所述第二芯片两侧的所述支撑载具上设置有缓冲沟槽，所述缓冲沟槽朝向靠近所述第二芯片的方向延伸，用于缓冲所述第一芯片和所述布线组合层之间的结构应力。

[0013] 进一步地，所述布线组合层包括第一布线层、第二布线层、第一介质层、导电层和第二介质层，所述第一介质层设置在所述支撑载具远离所述第一芯片的一侧表面，所述第一布线层和所述第二布线层设置在所述第一介质层中，且所述第一布线层与所述第二芯片对应设置，并同时与所述第一芯片和所述第二芯片电连接，所述第二介质层设置在所述第一介质层上，所述导电层设置在所述第二介质层上，且所述导电层同时与所述第一布线层和所述第二布线层电连接。

[0014] 进一步地，所述支撑载具还贯通设置有导电柱，所述导电柱位于所述第二芯片的两侧，并位于所述第二芯片与所述缓冲沟槽之间，所述导电柱的一端与所述第一布线层连接，另一端与所述第一芯片连接，以使所述第一布线层通过所述导电柱与所述第一芯片电连接。

[0015] 进一步地，所述支撑载具和所述第一芯片之间还设置有胶膜层，所述导电柱穿过所述胶膜层与所述第一芯片连接。

[0016] 进一步地，所述第一芯片的正面设置有第一焊盘，所述导电柱延伸至所述第一焊盘，并与所述第一焊盘连接，所述缓冲沟槽靠近所述第二芯片的一端在所述第一芯片的正面上的投影落在所述第一焊盘与所述第一芯片的侧壁边缘之间。

[0017] 进一步地，所述扇入型封装结构还包括塑封体，所述塑封体设置在所述支撑载具远离所述布线组合层的一侧，并包覆在所述第一芯片外。

[0018] 进一步地，所述扇入型封装结构还包括基底载具，所述第一芯片设置在所述基底载具上，所述基底载具位于所述第一芯片远离所述支撑载具的一侧。

[0019] 进一步地，所述贴装凹槽中填充形成有缓冲胶层，所述缓冲胶层包覆在所述第二芯片周围。

[0020] 在另一方面，本发明实施例提供了一种扇入型封装结构的制备方法，用于制备前述的扇入型封装结构，所述制备方法包括：

[0021] 提供一带有晶粒的晶圆片；

[0022] 在所述晶圆片的背面贴装基底载具；

[0023] 在所述晶圆片的正面贴装支撑载具，所述支撑载具上预先制备有牺牲沟槽；

[0024] 去除基底载具；

[0025] 切割所述晶圆片，以形成第一芯片；

[0026] 在所述支撑载具上开槽，形成贴装凹槽；

[0027] 在所述贴装凹槽中贴装第二芯片；

[0028] 在所述支撑载具上形成布线组合层；

[0029] 在所述布线组合层上形成焊球；

[0030] 沿两个错位切割道切割至所述牺牲沟槽，断裂后在所述支撑载具上形成缓冲沟槽；

[0031] 其中，两个所述切割道均与所述牺牲沟槽对应，所述第二芯片与所述第一芯片对应设置，所述布线组合层与所述第一芯片和所述第二芯片同时电连接，所述焊球与所述布线组合层电连接，所述缓冲沟槽位于所述第二芯片两侧的所述支撑载具上，且所述缓冲沟槽朝向靠近所述第二芯片的方向延伸，用于缓冲所述第一芯片和所述布线组合层之间的结构应力。

[0032] 进一步地，切割所述晶圆片的步骤之后，所述制备方法还包括：

[0033] 在所述支撑载具贴装有所述第一芯片的一侧形成塑封体，所述塑封体包覆在所述第一芯片外。

[0034] 进一步地，沿两个错位切割道切割至所述牺牲沟槽的步骤，包括：

[0035] 沿第一切割道由所述布线组合层切割至所述牺牲沟槽；

[0036] 沿第二切割道由所述塑封体切割至所述牺牲沟槽；

[0037] 其中，所述第一切割道和所述第二切割道错位设置，且均与所述牺牲沟槽对应，相邻的所述第一切割道之间的距离大于相邻的所述第二切割道之间的距离。

[0038] 本发明实施例的有益效果包括，例如：

[0039] 本发明实施例提供的扇入型封装结构及其制备方法，通过在第一芯片一侧设置支撑载具，并且在支撑载具上开设贴装凹槽，然后将第二芯片设置在该贴装凹槽内，实现了第一芯片和第二芯片的堆叠结构，提升了芯片集成度，同时也降低了堆叠高度，使得整个产品体积较小，有利于产品的小型化。同时，第二芯片与第一芯片对应设置，布线组合层与第一芯片和第二芯片同时电连接，焊球与布线组合层电连接，第二芯片两侧的支撑载具上设置有缓冲沟槽，缓冲沟槽朝向靠近第二芯片的方向延伸，用于缓冲第一芯片和布线组合层之间的结构应力，能够有效地缓冲制程过程中和上板过程中产生的结构应力，保证产品安全，有效解决翘曲问题。同时缓冲沟槽的设置也使得产品表面的散热面积得以提升，从而增强了产品的散热能力。相较于现有技术，本发明提供的扇入型封装结构及其制备方法，其能够有效解决塑封翘曲问题，并且实现芯片堆叠，提升芯片集成度，并缩小产品体积。同时能够有效消除内部结构应力，起到良好的缓冲效果和散热效果。

附图说明

[0040] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

[0041] 图1为本发明实施例提供的扇入型封装结构的示意图；

[0042] 图2至图12为本发明实施例提供的扇入型封装结构的工艺流程图。

[0043] 图标：100‑扇入型封装结构；110‑第一芯片；111‑第一焊盘；113‑晶圆片；130‑支撑载具；131‑缓冲沟槽；133‑导电柱；135‑胶膜层；137‑牺牲沟槽；140‑贴装凹槽；141‑缓冲胶层；150‑第二芯片；160‑基底载具；170‑布线组合层；171‑第一布线层；173‑第二布线层；175‑第一介质层；177‑导电层；179‑第二介质层；180‑塑封体；190‑焊球。

具体实施方式

[0044] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0045] 因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0046] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

[0047] 在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0048] 此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0049] 正如背景技术中所公开的，现有技术中若采用扇出型封装，在激光开孔以及贴装芯片需要更高的要求（例如：设备精准度以及塑封体平整度）以及需要更多的模制化合物以及填充物，塑封翘曲问题一直困扰产品良率。

[0050] 此外，采用常规的扇入型封装是将整片晶圆进行塑封后，针对晶圆上的晶粒单个进行布线，其中每一晶粒的I/O垫限于相应晶粒的表面正上方的区域。 在晶粒的有限区域的情况下，I/O垫的数目因为I/O垫的间距的限制而受到限制，这又限制了可以在晶粒的表面上封装的I/O端锡球的数目，导致产品性能受到一定影响。

[0051] 并且，现有的扇入型封装结构，难以实现堆叠结构，芯片集成度较低，导致产品体积较大。同时现有的扇入型封装结构，在制程过程中或上板过程中容易产生局部应力，影响产品安全。同时其采用多面塑封结构，导致其是散热效果较差。

[0052] 为了解决上述问题，本发明提供了一种新型的扇入型封装结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

[0053] 具体实施例

[0054] 参见图1，本实施例提供了一种扇入型封装结构100，能够有效解决塑封翘曲问题，并且实现芯片堆叠，提升芯片集成度，并缩小产品体积。同时能够有效消除内部结构应力，起到良好的缓冲效果和散热效果。同时提升布线密度和布线面积，进而提升了产品性能。

[0055] 本实施例提供的扇入型封装结构100，包括第一芯片110、支撑载具130、第二芯片150、布线组合层170和焊球190，第一芯片110为晶圆片113切割形成，支撑载具130设置在第一芯片110的一侧，且支撑载具130上开设有贴装凹槽140，第二芯片150设置在贴装凹槽140内，布线组合层170设置在支撑载具130远离第一芯片110一侧，焊球190设置在布线组合层
170远离第一芯片110一侧；其中，第二芯片150与第一芯片110对应设置，布线组合层170与第一芯片110和第二芯片150同时电连接，焊球190与布线组合层170电连接，第二芯片150两侧的支撑载具130上设置有缓冲沟槽131，缓冲沟槽131朝向靠近第二芯片150的方向延伸，用于缓冲第一芯片110和布线组合层170之间的结构应力。

[0056] 在本实施例中，通过在第一芯片110一侧设置支撑载具130，并且在支撑载具上开设贴装凹槽140，然后将第二芯片150设置在该贴装凹槽140内，实现了第一芯片110和第二芯片150的堆叠结构，提升了芯片集成度，同时也降低了堆叠高度，使得整个产品体积较小，有利于产品的小型化。同时，第二芯片150与第一芯片110对应设置，布线组合层170与第一芯片110和第二芯片150同时电连接，焊球190与布线组合层170电连接，第二芯片150两侧的支撑载具130上设置有缓冲沟槽131，缓冲沟槽131朝向靠近第二芯片150的方向延伸，用于缓冲第一芯片110和布线组合层170之间的结构应力，能够有效地缓冲制程过程中和上板过程中产生的结构应力，保证产品安全。同时缓冲沟槽131的设置也使得产品表面的散热面积得以提升，从而增强了产品的散热能力。

[0057] 在本实施例中，支撑载具130为板状结构，并且在两侧形成有缓冲沟槽131，缓冲沟槽131一方面减薄部分的支撑载具130，另一方面朝向第二芯片150延伸，从而大幅提升了散热面积，并形成缓冲结构，以吸收结构应力实现缓冲效果。通过设置缓冲沟槽131，能够使得支撑载具130的截面呈现工字型，并且支撑载具130的上部端点之间的宽度远大于下部端点之间的宽度。

[0058] 需要说明的是，该扇入型封装结构100在制程中采用的是扇入型工艺，故需要首先在晶圆片113的底部贴装基底载具160，在顶部贴装支撑载具130，固定后再去除基底载具160并完成晶圆片113的切割，以形成第一芯片110。该过程由于有载具的支撑，能够避免翘曲问题。

[0059] 布线组合层170包括第一布线层171、第二布线层173、第一介质层175、导电层177和第二介质层179，第一介质层175设置在支撑载具130远离第一芯片110的一侧表面，第一布线层171和第二布线层173设置在第一介质层175中，且第一布线层171与第二芯片150对应设置，并同时与第一芯片110和第二芯片150电连接，第二介质层179设置在第一介质层175上，导电层177设置在第二介质层179上，且导电层177同时与第一布线层171和第二布线层173电连接。具体地，第二布线层173与第一芯片110错位设置，且第二布线层173的宽度大于第一芯片110的宽度，通过设置第一布线层171和第二布线层173，能够大幅提升布线面积，从而提升产品性能。其中，第一布线层171和第二布线层173的布线空间可以通过巧妙的切割手段得以拓展，使得第二布线层173的布线范围远大于第一芯片110对应的上部空间，通过在支撑载具130上方完成第一布线层171和第二布线层173的设置，其中第二布线层173可以增加线路集成度，解决传统的扇入型封装结构100在单位芯片面积上制作布线层带来的布线面积较小的问题。

[0060] 在本实施例中，第一布线层171、第二布线层173以及导电层177均可以采用铜层，第一介质层175和第二介质层179均可以采用介质材料，例如聚酰亚胺、氮化硅、氮氧化硅、苯并环丁烯等。导电层177能够相互独立地设置在第一布线层171和第二布线层173上，并外露于第二介质层179，多个焊球190分立设置在导电层177上。

[0061] 在本实施例中，支撑载具130还贯通设置有导电柱133，导电柱133位于第二芯片150的两侧，并位于第二芯片150与缓冲沟槽131之间，导电柱133的一端与第一布线层171连接，另一端与第一芯片110连接，以使第一布线层171通过导电柱133与第一芯片110电连接。
具体地，导电柱133可以是电镀铜层，在实际制备时可以通过激光开孔的方式在支撑载具
130上开槽形成导电孔，然后在导电孔中电镀铜层形成导电柱133，其中导电孔需要开槽至第一芯片110，使得导电柱133能够直接与第一芯片110电连接。

[0062] 在本实施例中，支撑载具130和第一芯片110之间还设置有胶膜层135，导电柱133穿过胶膜层135与第一芯片110连接。具体地，胶膜层135一方面可以起到粘接支撑载具130的作用，在第一芯片110和支撑载具130贴装时可以先涂覆一层胶膜层135，然后再贴装支撑载具130，而此处导电柱133需要穿过胶膜层135并直接与第一芯片110接触。此外，胶膜层135也能够起到缓冲作用，其导电柱133采用激光开槽方式形成，其胶膜层135起到缓冲作用。胶膜层135为热固性材料，例如高分子环氧树脂聚合物或者酚醛、服醛、三聚氰胺甲醛、环氧、不饱和聚酯、有机硅等。

[0063] 在本实施例中，第一芯片110的正面设置有第一焊盘111，导电柱133延伸至第一焊盘111，并与第一焊盘111连接，缓冲沟槽131靠近第二芯片150的一端在第一芯片110的正面上的投影落在第一焊盘111与第一芯片110的侧壁边缘之间。具体地，导电柱133与第一焊盘111直接连接，从而实现了导电柱133与第一芯片110的布线结构之间的连接，并且，此处缓冲沟槽131在水平方向上伸入到靠近第一焊盘111的位置，从而使得缓冲沟槽131在竖直方向上与第一芯片110部分重叠，在封装结构贴装在外部PCB板上时，缓冲沟槽131能够进一步减缓第一芯片110带来的结构应力，以实现更好的缓冲效果。

[0064] 进一步地，扇入型封装结构100还包括塑封体180，塑封体180设置在支撑载具130远离布线组合层170的一侧，并包覆在第一芯片110外。具体地，塑封体180的塑封宽度小于支撑载具130的上部端点之间的宽度，而与支撑载具130的下部端点之间的宽度相同。通过设置塑封体180，能够有效地对第一芯片110进行保护，同时使得整个结构承载性能更好。

[0065] 在本发明其他较佳的实施例中，扇入型封装结构100还包括基底载具160，即用基底载具160取代塑封体180，第一芯片110设置在基底载具160上，基底载具160位于第一芯片110远离支撑载具130的一侧。通过基底载具160取代塑封体180，能够减少去除基底载具160的工艺步骤，简化了制备过程。

[0066] 在本实施例中，贴装凹槽140中填充形成有缓冲胶层141，缓冲胶层141包覆在第二芯片150周围。具体地，在形成贴装凹槽140后，可以贴装第二芯片150，然后在贴装凹槽140中灌入胶体，固化后即在第二芯片150周围形成了缓冲胶层141，缓冲胶层141能够起到保护和缓冲作用，有效地保证了第二芯片150的结构完整性。其中，缓冲胶层141的热膨胀系数小于第二芯片150热膨胀系数以及塑封体180热膨胀系数，优先变形，吸收应力，提升布线层精准度。

[0067] 在本实施例中，可以通过激光开孔方式形成贴装凹槽140，激光开孔形成贴装凹槽140时，能够解决现有技术中单颗产品激光开孔位移偏差问题，由于贴装第一芯片110的方式存在贴装偏移量，从而表避免后续的电镀金属形成的导电柱133偏移，避免了影响其导电性能。

[0068] 本实施例还提供了一种扇入型封装结构100的制备方法，用于制备前述的扇入型封装结构100，该制备方法包括以下步骤：

[0069] S1：提供一带有晶粒的晶圆片113。

[0070] 具体地，结合参见图2，首先取一晶圆片113，该晶圆片113预先完成晶粒制备，并且在晶圆片113的正面还设置有多个第一焊盘111。第一焊盘111和内部布线也可以提前制备完成。

[0071] S2：在晶圆片113的背面贴装基底载具160。

[0072] 具体地，结合参见图3，将晶圆片113贴装在基底载具160上，贴装时可以首先在基底载具160上涂覆一层胶层，通过胶层来实现晶圆片113和基底载具160之间的粘接固定，其中基底载具160可以是玻璃、氧化硅、金属等材料，同时该胶层可以是UV胶层，其材质可以通过照射UV光来进行分离作用。具体地，该胶层可以是环氧树脂(Epoxy)、聚酰亚胺(PI)其中一种，通过UV固化或热固化后可以作为后续形成的芯片封装结构的分离层，将基底载具160去除。

[0073] S3：在晶圆片113的正面贴装支撑载具130。

[0074] 具体地，结合参见图4，支撑载具130上预先制备有牺牲沟槽137。在完成基底载具160的贴装后，可以在晶圆片113的正面贴装支撑载具130，同样需要先涂覆一层胶层，固化后形成胶膜层135，通过该胶膜层135能够将支撑载具130和晶圆片113牢牢地固定在一起。
其中支撑载具130可以采用玻璃、氧化硅、金属等材料，同时胶膜层135为热固性材料，例如可以是高分子环氧树脂聚合物或者酚醛、三聚氰胺甲醛、不饱和聚酯、有机硅等材料。

[0075] 需要说明的是，此处支撑载具130上提前设计有牺牲沟槽137，其中牺牲沟槽137可以是通槽结构，并利用激光开槽手段在支撑载具130的侧壁上开槽，在后续制程中，牺牲沟槽137由于直接与外部导通，故可以起到散热作用。

[0076] 还需要说明的是，此处支撑载具130能够起到支撑限位作用，避免后续的塑封以及其他制程中出现翘曲现象。

[0077] S4：去除基底载具160。

[0078] 具体地，结合参见图5，翻转基底载具160，然后通过UV照射基底载具160表面，使得胶层与晶圆片113分离，将基底载具160去除，并露出晶圆片113的背面。

[0079] S5：切割晶圆片113，以形成第一芯片110。

[0080] 具体地，结合参见图6，在晶圆片113露出后，可以利用激光切割或机械切割方式从晶圆片113背面切割道位置分离晶圆，从而形成第一芯片110。其中晶圆背面切割道位置根据晶圆表面切割道位置图谱切割，在晶圆来料前先进行扫描晶圆切割位置以及切割道位置，形成图谱上传至服务器，在进行晶圆背面切割时，从服务器下载切割图谱位置，便于背面切割。其中，在切割晶圆时，胶膜层135可以作为切割停止层，避免切割影响结构载具130。

[0081] 结合参见图7在形成第一芯片110后，还可以在支撑载具130贴装有第一芯片110的一侧形成塑封体180，塑封体180包覆在第一芯片110外。

[0082] 需要说明的是，此处的切割工艺可以也可以放置在后续切割工艺一起，做2次切割，其塑封体180也可以由基底载具160取代，即去除步骤S4，在后续的切割制程中一并切割基底载具160和晶圆片113，带基底载具160出货，省去了塑封体180的制备，减小后续塑封制程，其中基底载具160和支撑载具130的结构，制程工艺较为稳定，封装翘曲度小，可以提升激光开孔以及布线层精准度。

[0083] S6：在支撑载具130上开槽，形成贴装凹槽140。

[0084] 结合参见图8，在完成贴装凹槽140的步骤之前，可以制备导电柱133。具体地，通过激光开槽方式将支撑载具130和胶膜层135烧灼形成导电孔，并露出第一芯片110上的第一焊盘111，然后再次利用电镀方式，在导电孔内电镀铜层，形成导电柱133。其中，相邻两个导电柱133的宽度应当大于贴装凹槽140的宽度。

[0085] 具体地，结合参见图9，在形成贴装凹槽140时，利用蚀刻方式或者激光开槽方式，将支撑载具130进行开槽，形成贴装凹槽140，其中贴装凹槽140的尺寸需要大于第二芯片150的尺寸。

[0086] 需要说明的是，在使用离子气体轰击支撑载具130进行开槽的过程中，由于轰击区域周围设置有牺牲沟槽137，可以使得腔体内的气体流速得以增大，有助于提升离子轰击效果，保证贴装凹槽140的成型精确度和成型效率。

[0087] 此外，在蚀刻或激光开槽形成贴装凹槽的过程中，由于胶膜层135的存在，可以作为停止层，避免蚀刻或激光开槽动作影响到下方的第一芯片110。

[0088] S7：在贴装凹槽140中贴装第二芯片150。

[0089] 具体地，结合参见图10，完成贴装凹槽140的制备后，将第二芯片150贴装在贴装凹槽140中，贴装时可以在第二芯片150的底部涂覆胶层或银浆，利用胶层或银浆将第二芯片150固定在贴装凹槽140内，然后再次在贴装凹槽140内填充胶体，胶体包覆第二芯片150的侧壁以及四周，能够起到保护第二芯片150的作用。

[0090] S8：在支撑载具130上形成布线组合层170。

[0091] 具体地，结合参见图11，首先在支撑载具130上形成第一介质层175，然后在第一介质层175上形成第一布线层171和第二布线层173，然后再形成第二介质层179，在第二介质层179上形成导电层177。

[0092] 在实际制备时，首先可以利用涂布机以旋转涂布等方式将液体介质层材料，例如聚酰亚胺Polyimide，均匀涂布在支撑载具130上，再经由热盘（Hot plate）进行软烤（soft bake）定型成膜，最后使用烤箱（Oven）加热将介质材料加速固化至完全熟化的稳定状态，形成第一介质层175，此处介质材料也可以为氮化硅或者氮化矽等材料。然后在第一介质层175上进行图案化开槽，例如曝光显影形成图案化开口，开口槽内电镀金属层，其材料可以是铜层，以形成第一布线层171和第二布线层173。其中铜层也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射或化学镀中的一种制备得到。再在第一介质层175上再次利用旋转涂布方式形成第二介质层179，然后开槽，并电镀形成导电层177。

[0093] 其中，第二芯片150与第一芯片110对应设置，第一布线层171同时与第一芯片110和第二芯片150电连接，且第二布线层173与第一芯片110错位设置。

[0094] S9：在布线组合层170上形成焊球190。

[0095] 具体地，结合参见图12，通过钢网印刷方式或者植球方式，在导电层177上进行植球工艺，形成焊球190，其焊球190材料可以为SnAg、SnAgCu等。

[0096] S10：沿两个错位切割道切割至牺牲沟槽137，断裂后在支撑载具130上形成缓冲沟槽。

[0097] 具体地，请继续参见图12（图中竖向虚线表示切割道）两个切割道均与牺牲沟槽137对应，缓冲沟槽131位于第二芯片150两侧的支撑载具130上，且缓冲沟槽131朝向靠近第二芯片150的方向延伸，用于缓冲第一芯片110和布线组合层170之间的结构应力。

[0098] 在切割时，首先沿第一切割道由布线组合层170切割至牺牲沟槽137，然后沿第二切割道由塑封体180切割至牺牲沟槽137，其中，第一切割道和第二切割道错位设置，且均与牺牲沟槽137对应，相邻的第一切割道之间的距离大于相邻的第二切割道之间的距离。

[0099] 具体而言，第一切割道为支撑载具130的切割道，第二切割道为晶圆片113的切割道。第一切割道之间的宽度为W1，例如为40μm，第二切割道之间的宽度为W2，例如为25μm，通过切割道宽度的差别，能够使得切割完成后的产品上大下小，上部的支撑载具130的宽度远远大于下部的塑封体180的宽度，通过该在支撑载具130上重新布线，提升布线面积。

[0100] 综上所述，本实施例提供的扇入型封装结构100及其制备方法，通过在第一芯片110一侧设置支撑载具130，并且在支撑载具上开设贴装凹槽140，然后将第二芯片150设置在该贴装凹槽140内，实现了第一芯片110和第二芯片150的堆叠结构，提升了芯片集成度，同时也降低了堆叠高度，使得整个产品体积较小，有利于产品的小型化。同时，第二芯片150与第一芯片110对应设置，布线组合层170与第一芯片110和第二芯片150同时电连接，焊球
190与布线组合层170电连接，第二芯片150两侧的支撑载具130上设置有缓冲沟槽131，缓冲沟槽131朝向靠近第二芯片150的方向延伸，用于缓冲第一芯片110和布线组合层170之间的结构应力，能够有效地缓冲制程过程中和上板过程中产生的结构应力，保证产品安全。同时缓冲沟槽131的设置也使得产品表面的散热面积得以提升，从而增强了产品的散热能力。相较于现有技术，本实施例提供的扇入型封装结构100及其制备方法，其能够有效解决塑封翘曲问题，并且实现芯片堆叠，提升芯片集成度，并缩小产品体积。同时能够有效消除内部结构应力，起到良好的缓冲效果和散热效果。

[0101] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。