差分放大器

摘要

本发明公开了一种差分放大器，其包括基于反相器结构的基础放大电路和共模抑制电路；基础放大电路包含与直流电源连接的两个晶体管；共模抑制电路的输出端分别与两个晶体管的背栅连接，共模抑制电路的第一输入端与基础放大电路的输出端连接，共模抑制电路的第二输入端用于输入参考电压；共模抑制电路用于检测基础放大电路的输出端的共模电压，并根据共模电压和参考电压输出反馈电压至两个晶体管的背栅以基于反馈机制将共模电压调节至等于参考电压。本发明实现了对共模信号的抑制作用，同时不损失差模增益和输出电压摆幅，具有优异的电路性能。

权利要求

1.一种差分放大器，其特征在于，所述差分放大器包括基于反相器结构的基础放大电路和共模抑制电路；

所述基础放大电路包含源极相连的两个晶体管且所述两个晶体管的源极均连接直流电源；

所述共模抑制电路的输出端分别与两个晶体管的背栅连接，所述共模抑制电路的第一输入端与所述基础放大电路的输出端连接，所述共模抑制电路的第二输入端用于输入参考电压；

所述共模抑制电路用于检测所述基础放大电路的输出端的共模电压，并根据所述共模电压和所述参考电压输出反馈电压至两个晶体管的背栅以基于反馈机制将所述共模电压调节至等于所述参考电压；

所述基础放大电路包括：第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管；

所述第一PMOS管的背栅和所述第二PMOS管的背栅与所述共模抑制电路的输出端电连接；

所述第一NMOS管的漏极和所述第一PMOS管的漏极均与所述基础放大电路的第一输出端连接；所述第二NMOS管的漏极和所述第二PMOS管的漏极均与所述基础放大电路的第二输出端连接；所述第一PMOS管的栅极和所述第一NMOS管的栅极均与所述基础放大电路的第一输入端连接；所述第二PMOS管的栅极与所述第二NMOS管的栅极均与所述基础放大电路的第二输入端连接；

所述第一PMOS管的源极和所述第二PMOS管的源极均与所述直流电源连接；

所述第一NMOS管的源极、所述第二NMOS管的源极、所述第一NMOS管的背栅和所述第二NMOS管的背栅均接地。

2.如权利要求1所述的差分放大器，其特征在于，所述共模抑制电路包括：第一电阻、第二电阻和反馈放大器；

所述第一电阻的一端作为所述共模抑制电路的第一输入端且与所述基础放大电路的第一输出端连接，所述第一电阻的另一端与所述反馈放大器的第一输入端连接；

所述第二电阻的一端作为所述共模抑制电路的第二输入端且与所述基础放大电路的第二输出端连接，所述第二电阻的另一端与所述反馈放大器的第一输入端连接；

所述反馈放大器的输出端作为所述共模抑制电路的输出端，所述反馈放大器的第二输入端作为所述共模抑制电路的第二输入端。

3.如权利要求2所述的差分放大器，其特征在于，所述共模抑制电路还包括：第一电容和第二电容；

所述第一电容的一端与所述第一PMOS管的背栅连接，所述第一电容的另一端与所述第二PMOS管的漏极和所述第二NMOS管的漏极连接；所述第二电容的一端与所述第二PMOS管的背栅连接，所述第二电容的另一端与所述第一PMOS管的漏极和所述第一NMOS管的漏极连接。

4.如权利要求1‑3中任一项所述的差分放大器，其特征在于，所述差分放大器包括偏置电路；所述偏置电路与所述基础放大电路、所述共模抑制电路电连接。

5.如权利要求4所述的差分放大器，其特征在于，所述偏置电路包括电流镜子电路和第三PMOS管；

所述第三PMOS管的源极接直流电源；

所述第三PMOS管的漏极分别与所述电流镜子电路和所述共模抑制电路的第二输入端电连接；

所述第三PMOS管的背栅与所述共模抑制电路的输出端连接；所述第三PMOS管的栅极与所述共模抑制电路的第一输入端电连接。

6.如权利要求5所述的差分放大器，其特征在于，所述电流镜子电路包括电流源、第三NMOS管和第四NMOS管；

所述电流源的一端与所述第三PMOS管的源极连接，所述电流源的另一端与所述第三NMOS管的栅极和所述第三NMOS管的漏极连接；

所述第三NMOS管的栅极与所述第四NMOS管的栅极连接；所述第三NMOS管的背栅、所述第四NMOS管的背栅和所述第三PMOS管的背栅连接；所述第三NMOS管的源极和第四NMOS管的源极接地；所述第四NMOS管的漏极和所述第三PMOS的漏极连接。

7.如权利要求1所述的差分放大器，其特征在于，所述差分放大器还包括输入引脚和低通滤波电路；

所述输入引脚通过所述低通滤波电路与所述基础放大电路的输入端电连接；

所述低通滤波电路用于抑制输入所述基础放大电路的输入信号所包含的高频共模信号。

8.如权利要求2或3任一项所述的差分放大器，其特征在于，所述反馈放大器为五管差分放大器。

9.如权利要求2或3任一项所述的差分放大器，其特征在于，所述第一电阻和所述第二电阻的电阻值的取值范围均为[200KΩ，400KΩ]。

说明书

差分放大器

技术领域

[0001] 本发明涉及集成电路技术领域，尤其涉及一种差分放大器。

背景技术

[0002] 随着集成电路工艺的不断进步，对低功率电子产品需求的不断增长，使电路工作在低电源电压的电路设计技术逐渐成为研究和创新的重点。但是低电源电压使得差分放大器的输出阻抗降低，导致其差模增益降低，同时差分放大器的输出电压摆幅也随之减少，恶化了信号链路上信号的动态范围。

[0003] 为了应对这些问题，基于反相器结构的放大器逐渐得到重视。目前，参见图1和图2，现有技术中，有一些较为典型的基于反相器的放大器设计。图1所示电路是最简单的基于反相器的全差分放大器电路，该结构对共模信号不具备抑制功能，因此不具有实际的应用场合。图2所示的电路虽然可以对输入共模信号进行抑制，但是降低了输出信号的电压摆幅，同时其在晶体管M3和晶体管M4的源极也引入了较强的非线性。除此之外，图2所示的电路的直流偏置电流也会随着工艺角的变化而变化。

[0004] 综上所述，现有的基于反相器结构的放大器可以提供一定的共模信号抑制能力，但是会一定程度地损害差分放大器的差模增益，降低输出信号的电压摆幅以及影响晶体管的线性度。

发明内容

[0005] 本发明要解决的技术问题是为了克服现有技术中的具有共模信号抑制能力的差分放大器存在损失差模增益和输出电压摆幅的缺陷，提供一种差分放大器。

[0006] 本发明是通过下述技术方案来解决上述技术问题：

[0007] 本发明提供一种差分放大器，所述差分放大器包括基于反相器结构的基础放大电路和共模抑制电路；

[0008] 所述基础放大电路包含源极相连的两个晶体管且所述两个晶体管的源极均连接直流电源或者接地；

[0009] 所述共模抑制电路的输出端分别与两个晶体管的背栅连接，所述共模抑制电路的第一输入端与所述基础放大电路的输出端连接，所述共模抑制电路的第二输入端用于输入参考电压；

[0010] 所述共模抑制电路用于检测所述基础放大电路的输出端的共模电压，并根据所述共模电压和所述参考电压输出反馈电压至两个晶体管的背栅以基于反馈机制将所述共模电压调节至等于所述参考电压。

[0011] 优选地，所述基础放大电路包括：第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管；

[0012] 所述第一PMOS管的背栅和所述第二PMOS管的背栅与所述共模抑制电路的输出端电连接；

[0013] 所述第一NMOS管的漏极和所述第一PMOS管的漏极均与所述基础放大电路的第一输出端连接；所述第二NMOS管的漏极和所述第二PMOS管的漏极均与所述基础放大电路的第二输出端连接；所述第一PMOS管的栅极和所述第一NMOS管的栅极均与所述基础放大电路的第一输入端连接；所述第二PMOS管的栅极与所述第二NMOS管的栅极均与所述基础放大电路的第二输入端连接；

[0014] 所述第一PMOS管的源极和所述第二PMOS管的源极均与所述直流电源连接；

[0015] 所述第一NMOS管的源极、所述第二NMOS管的源极、所述第一NMOS管的背栅和所述第二NMOS管的背栅均接地。

[0016] 优选地，所述共模抑制电路包括：第一电阻、第二电阻和反馈放大器；

[0017] 所述第一电阻的一端作为所述共模抑制电路的第一输入端且与所述基础放大电路的第一输出端连接，所述第一电阻的另一端与所述反馈放大器的第一输入端连接；

[0018] 所述第二电阻的一端作为所述共模抑制电路的第二输入端且与所述基础放大电路的第二输出端连接，所述第二电阻的另一端与所述反馈放大器的第一输入端连接；

[0019] 所述反馈放大器的输出端作为所述共模抑制电路的输出端，所述反馈放大器的第二输入端作为所述共模抑制电路的第二输入端。

[0020] 优选地，所述共模抑制电路还包括：第一电容和第二电容；

[0021] 所述第一电容的一端与所述第一PMOS管的背栅连接，所述第一电容的另一端与所述第二PMOS管的漏极和所述第二NMOS管的漏极连接；所述第二电容的一端与所述第二PMOS管的背栅连接，所述第二电容的另一端与所述第一PMOS管的漏极和所述第一NMOS管的漏极连接。

[0022] 优选地，所述差分放大器包括偏置电路；所述偏置电路与所述基础放大电路、所述共模抑制电路电连接。

[0023] 优选地，所述偏置电路包括电流镜子电路和第三PMOS管；

[0024] 所述第三PMOS管的源极接直流电源；

[0025] 所述第三PMOS管的漏极分别与所述电流镜子电路和所述共模抑制电路的第二输入端电连接；

[0026] 所述第三PMOS管的背栅与所述共模抑制电路的输出端连接；所述第三PMOS管的栅极与所述共模抑制电路的第一输入端电连接。

[0027] 优选地，所述电流镜子电路包括电流源、第三NMOS管和第四NMOS管；

[0028] 所述电流源的一端与所述第三PMOS管的源极连接，所述电流源的另一端与所述第三NMOS管的栅极和所述第三NMOS管的漏极连接；

[0029] 所述第三NMOS管的栅极与所述第四NMOS管的栅极连接；所述第三NMOS管的背栅、所述第四NMOS管的背栅和所述第三PMOS管的背栅连接；所述第三NMOS管的源极和第四NMOS管的源极接地；所述第四NMOS管的漏极和所述第三PMOS的漏极连接。

[0030] 优选地，所述差分放大器还包括输入引脚和低通滤波电路；

[0031] 所述输入引脚通过所述低通滤波电路与所述基础放大电路的输入端电连接；

[0032] 所述低通滤波电路用于抑制输入所述基础放大电路的输入信号所包含的高频共模信号。

[0033] 优选地，所述反馈放大器为五管差分放大器。

[0034] 优选地，所述第一电阻和所述第二电阻的电阻值的取值范围均为[200KΩ，400KΩ]。

[0035] 本发明的积极进步效果在于：

[0036] 本发明根据所述共模电压和所述参考电压输出反馈电压至基于反相器结构的基础放大电路包含的两个晶体管的背栅，以基于反馈机制对晶体管的背栅电压进行调节，使得共模电压调节至等于参考电压，从而实现了对共模信号的抑制作用，同时不损失差模增益和输出电压摆幅，具有优异的电路性能。

附图说明

[0037] 图1为现有技术中一种基于反相器的放大器的电路图；

[0038] 图2为现有技术中另一种基于反相器的放大器的电路图；

[0039] 图3为本发明实施例1提供的一种差分放大器的电路图；

[0040] 图4为本发明实施例1共模信号的等效小信号电路图中反馈电压Vtune的正负反馈回路；

[0041] 图5为本发明实施例1共模信号的等效小信号电路图中共模电压Vcm的正负反馈回路；

[0042] 图6为三种电路结构在tt工艺角下的差模增益和共模增益的频率响应曲线。

具体实施方式

[0043] 下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在的实施例范围之中。

[0044] 实施例1

[0045] 本实施例提供一种差分放大器，参考图3，差分放大器包括基于反相器结构的基础放大电路和共模抑制电路。

[0046] 本实施例的基础放大电路包含的两个晶体管为源极相连的两个P型晶体管且两个P型晶体管的源极连接直流电源，即图3中的M3和M4。本实施例的基础放大电路还包括两个源极相连的N型晶体管，且两个N型晶体管的源极接地，即图3中的M1和M2。本实施方式的共模抑制电路的输出端分别与两个晶体管（M3和M4）的背栅连接，共模抑制电路的第一输入端与基础放大电路的输出端连接，共模抑制电路的第二输入端用于输入参考电压Vsen。

[0047] 共模抑制电路用于检测基础放大电路的输出端的共模电压Vcm，并根据共模电压Vcm和参考电压Vsen输出反馈电压Vtune至两个晶体管的背栅以基于反馈机制将共模电压Vcm调节至等于参考电压。

[0048] 对 于 一 个 符 合 平 方 律 模 型 的 场 效 应 管 ，其 流 过 的 电 流 为 ：，

[0049] 其中，  为流过基础放大电路的直流电流，  为PMOS管的空穴迁移率，  为PMOS管的栅极与其沟道之间的单位寄生电容，  为PMOS管的栅极宽度，  为PMOS管的栅极长度，VGS为PMOS管的栅极和源极之间的电压，VTH为阈值电压。

[0050] 其中，阈值电压VTH与PMOS管背栅电压的关系为：，该公式中，  是栅极与源极之间无电位差
时的阈值电压，  是衬底效应参数，  则是与半导体能阶相关的费米电势，  为PMOS管的栅极电压，  为PMOS管的背栅电压。

[0051] 综上所述，本实施例根据共模电压和参考电压输出反馈电压至基础放大电路包含的晶体管M3和M4的背栅，以基于反馈机制对晶体管M3和M4的背栅电压进行调节，使得共模电压调节至等于参考电压，从而实现了对共模信号的抑制作用，同时不损失差模增益和输出电压摆幅。

[0052] 从上面的两个公式中可以看出流过基础放大电路的直流电流可以通过控制PMOS的背栅电压来实现一定的调节。需要说明的是，背栅电压对电流的影响程度比栅极电压要弱，所以当栅极电压剧烈变化时，背栅电压的调节可能会无法维持一个恒定的直流电流。但是需要指出的是在通常的应用场景，即使工艺角温度不同，栅端的电压一般都被负反馈控制在直流电源的电压的一半附近，满足变化不大的条件，因此，在通常的应用场景下，流经基础放大电路的电流是一个相对恒定的直流电流。

[0053] 在本实施方式中，通过调节第一PMOS管M3和第二PMOS管M4的背栅电压，即使在不同工艺角温度下，流经基础放大电路的电流仍然是一个相对恒定的直流电流，从而基础放大电路的输出信号摆幅可以实现轨到轨的最大电压摆幅，并且将所有流过PMOS管和NMOS管的电流利用起来，实现最大的输入跨导，从而在简化了差分放大器的电路结构的前提下，达到该结构下的最大差模增益，节省了基础放大电路的功耗。

[0054] 在一个实施方式中，参见图3，共模抑制电路包括：第一电阻R1、第二电阻R2和反馈放大器I1；第一电阻R1的一端作为共模抑制电路的第一输入端且与基础放大电路的第一输出端Voutn连接，第一电阻R1的另一端与反馈放大器I1的第一输入端连接；第二电阻R2的一端作为共模抑制电路的第二输入端且与基础放大电路的第二输出端Voutp连接，第二电阻R2的另一端与反馈放大器I1的第一输入端连接。第一电阻R1和第二电阻R2为电阻值较大的电阻，接在基础放大电路的输出端，用于检测基础放大电路的输出端的共模电压Vcm。

[0055] 反馈放大器I1的输出端作为共模抑制电路的输出端，反馈放大器I1的第二输入端作为共模抑制电路的第二输入端。

[0056] 其中，反馈放大器I1的第一输入端可以为反馈放大器I1的反相输入端，这时，反馈放大器I1的第二输入端为反馈放大器I1的同相输入端；反馈放大器I1的第一输入端也可以为反馈放大器I1的同相输入端，这时，反馈放大器I1的第二输入端为反馈放大器I1的反相输入端。

[0057] 在本实施方式中，引入较大电阻值的第一电阻R1和第二电阻R2检测共模电压Vcm，可以有效滤除低频率的干扰信号，使原有信号放大，即本实施方式的共模抑制电路对于频率较低的共模信号，可以达到较好的抑制作用。

[0058] 在一个实施方式中，为了降低差分放大器的功耗，反馈放大器I1可以选择五管差分放大器，因为流经五管差分放大器的电流很低，也即其带宽较低，从而可以降低共模抑制电路的功耗，进而降低差分放大器的功耗。

[0059] 在一个实施方式中，第一电阻R1和第二电阻R2的电阻值的取值范围可以为大于或者等于200KΩ，且小于或者等于400KΩ。优选地，电阻值为330KΩ。

[0060] 在一个实施方式中，参见图3，共模抑制电路还包括：第一电容C1和第二电容C2；其中，第一电容C1和第二电容C2是一对交叉耦合的电容。第一电容C1的一端与第一PMOS管M3的背栅连接，第一电容C1的另一端与第二PMOS管M4的漏极和第二NMOS管M2的漏极连接；第二电容C2的一端与第二PMOS管M4的背栅连接，第二电容C2的另一端与第一PMOS管M3的漏极和第一NMOS管M1的漏极连接。

[0061] 随着共模抑制电路接收到的共模信号的频率逐渐增加，反馈放大器I1的带宽不再具有较高频率的共模信号抑制能力，为了缓解这个问题，在共模抑制电路中增加第一电容C1和第二电容C2，极大降低了高频共模信号的输出阻抗，从而降低了高频共模信号的共模增益，提高了差分放大器在较高频率的共模抑制比性能。

[0062] 在本实施方式中，在共模抑制电路中增加一对交叉耦合的电容，降低了高频共模信号的输出阻抗，从而提高了差分放大器对高频共模信号的抑制能力。

[0063] 在一个实施方式中，差分放大器还包括输入引脚和低通滤波电路，输入引脚通过低通滤波电路与基础放大电路的输入端电连接，低通滤波电路用于抑制输入基础放大电路的输入信号所包含的高频共模信号。

[0064] 低通滤波电路可使低频信号较少损失地传输到输出端，使高频信号得到有效抑制，基础放大电路的输入端引入的通频带宽可以选择为‑3dB，进一步抑制基础放大电路的高频输入信号的共模信号。

[0065] 在本实施方式中，在可以接受的范围内，例如当系统宽带小于1兆赫兹时，在不降低系统带宽，同时不是严重恶化系统噪声的情况下，还可以在基础放大电路的输入端引入‑3dB点带宽为大于1兆赫兹的低通滤波电路，进一步抑制高频输入信号的共模信号。其中，严重恶化系统噪声的情况是指系统整体噪声性能不再满足要求的情况。

[0066] 在一个实施方式中，差分放大器包括偏置电路；偏置电路与基础放大电路、共模抑制电路电连接。

[0067] 偏置电路调节共模抑制电路输出端的输出电压，从整体效果上看，可以进一步调节基础放大电路中的第一PMOS管M3和第二PMOS管M4的背栅电压，使得流过第一PMOS管M3和第二PMOS管M4的电流为不随工艺角的变化而变化，使得第一PMOS管M3和第二PMOS管M4的电流有受控的电流源。

[0068] 在本实施方式中，在不降低输入跨导和输出信号的电压摆幅的情况下，差分放大器可以控制在各个工艺角下流经基础放大电路的电流。

[0069] 在一个实施方式中，偏置电路包括电流镜子电路和第三PMOS管M7，第三PMOS管M7的源极接直流电源，第三PMOS管M7的漏极分别与电流镜子电路和共模抑制电路的第二输入端电连接，第三PMOS管M7的背栅与共模抑制电路的输出端连接；第三PMOS管M7的栅极与共模抑制电路的第一输入端电连接。

[0070] 在本实施方式中，偏置电路中的第三PMOS管M7与基础放大电路的第一PMOS管M3和第二PMOS管M4的直流工作状态几乎一致，从而实现电流镜功能，即通过调节第三PMOS管M7的背栅电压，来调整基础放大电路的第一PMOS管M3和第二PMOS管M4的背栅电压，控制包含各个工艺角的基础放大电路的直流电流。

[0071] 在一个实施方式中，电流镜子电路包括电流源、第三NMOS管M5和第四NMOS管M6；电流源的一端与第三PMOS管M7的源极连接，电流源的另一端与第三NMOS管M5的栅极和第三NMOS管M5的漏极连接；第三NMOS管M5的栅极与第四NMOS管M6的栅极连接；第三NMOS管M5的背栅、第四NMOS管M6的背栅和第三PMOS管M7的背栅连接，用于调节基础放大电路的第一PMOS管M3和第二PMOS管M4的背栅电压并产生第三PMOS管M7的背栅偏置电压。

[0072] 第三NMOS管M5的源极和第四NMOS管M6的源极接地；第四NMOS管M6的漏极和第三PMOS的漏极连接，即第四NMOS管M6的漏极电压和第三PMOS的漏极电压相同。

[0073] 第三NMOS管M5和第四NMOS管M6形成一个电流镜，栅极电压由第三NMOS管M5自偏置形成，第四NMOS管M6的漏极电压与第三NMOS管M5的漏极电压相同，均为参考电压Vsen，所以第三PMOS的漏极电压也为参考电压Vsen。第三PMOS的栅极电压为共模电压Vcm。

[0074] 下面介绍一种确定参考电压的方法：

[0075] 参考Vsen电压是由第三NMOS管M5，第四NMOS管M6和第三PMOS管M7确定的。当第三NMOS管M5的栅极和第三NMOS管M5的漏极连接在一起，同时第三NMOS管M5，第四NMOS管M6和第三PMOS管M7的背栅连接在一起时，参考电压Vsen便被该结构确定下来。如果电源电压是700mV，参考电压Vsen的范围是200mV到500mV，参考电压Vsen不一定为一半的电源电压，参考电压Vsen的典型值为一半的电源电压左右。

[0076] 当反馈建立起来时，参考电压Vsen会被调节到与共模电压Vcm相同，此时，相当反馈放大器I1的两个输入端短路，基础放大电路的第一PMOS管M3和第二PMOS管M4在直流工作状态下的栅极电压和漏极电压几乎一致，第一PMOS管M3、第二PMOS管M4和第三PMOS管M7形成了一组电流镜，最终流过基础放大电路的直流电流被图3中的电流源I2所控制。

[0077] 在本实施方式中的偏置电路，通过第三NMOS管M5和第四NMOS管M6形成一个电流镜，从而能更好地控制第三PMOS管M7的背栅电压，进而便于调整基础放大电路的第一PMOS管M3和第二PMOS管M4的背栅电压，控制包含各个工艺角的基础放大电路的直流电流。

[0078] 图3示出的差分放大器电路，能够实现直流工作点的控制并抑制低频共模信号和高频共模信号，同时也不损失差模增益和输出电压摆幅。本实施方式的差分放大电路结构简单，功耗较低，适用于低电源电压情况，相比于传统差分放大器的结构，具有更高的差分信号处理能量效率，拓宽了差分放大器的应用范围。

[0079] 另外，需要说明的是，本实施方式中共模电压Vcm和反馈电压Vtune需要由反馈机制确定，对于这两个电压，分别存在一个正反馈环路和一个负反馈环路能够影响这个两个电压的大小。由于这两个电压的反馈回路均存在于共模信号中，所以可以参考图4和图5（图3的等效电路）来研究稳定性问题。其中，Vincm为基础放大电路的输入端；Voutcm为基础放大电路的输出端。图4为图3的等效电路图，并体现了反馈电压Vtune的共模信号的正负反馈回路。其中，逆时针的回路表征正反馈回路，顺时针的回路表征负反馈回路。一个可以正常工作的差分放大器，负反馈环路的增益需要比正反馈环路的增益大。

[0080] 因此，参见图4，若反馈放大器I1的共模增益为  ，第一PMOS管M3的体跨导为 ，第四NMOS管M6为  和第三PMOS管M7的体跨导分别为  ，放大器输出级总的输出等效小信号电阻为  ，第四NMOS管M6和第三PMOS管M7相连的漏极的信号输出电阻为  ，在反馈放大器I1的输入端打开环路，可以得到正反馈环路的直流增益 为： 负反馈环路的直流增益  为：，其中， 
。

[0081] 图5为图3的等效电路图，并体现了共模电压Vcm的共模信号的正负反馈回路。其中，逆时针的回路表征正反馈回路，顺时针的回路表征负反馈回路。同样，一个可以正常工作的差分放大器，负反馈环路的增益需要比正反馈环路的增益大。

[0082] 因此，参见图5，若第三PMOS管M7的输入跨导为  ，第一PMOS管M3为 和第一NMOS管M1的跨导为  ，则可以得到正反馈环路的直流增益LoopGain2+为：，负反馈环路的直流增益
LoopGain2‑为： 本实施例的差分放大器的低频差模增益 
是比较明显的，为： 下面为了直观地表现本实施例差分放大器
的优异性能，在28nm工艺平台，在直流电源电压为0.7V的情况下，对图1，图2和图3中的电路在各个工艺角下进行了仿真，分别展示了三种电路的差模响应和共模响应以及各个工艺角下电路的偏置变化情况和线性度变化情况。

[0083] 对于三个电路的差模增益和共模增益，预先设定这个三个电路所消耗的功耗均约为35微瓦，负载均为200fF的电容。图6显示的是在tt（一种工艺角）下，三种电路的差模增益和共模增益的频率响应曲线，横坐标表征频率（freq），单位为赫兹（HZ），纵坐标表征幅度（V），单位为分贝（dB）。从图6中可以看出，图1的差分放大器的共模响应与差模响应几乎完全一致，使得该差分放大器的共模抑制比为1，使其适用范围大大降低。图2中的差分放大器对输入的共模信号有抑制能力，差模增益也足够的大，仅从该交流小信号仿真结果看，是一个具有较大适用范围的电路结构。图3的差分放大器的差模增益与图2相当，同时其能够抑制输入的共模信号，其带宽比其他两种放大器略有降低，这是因为使用了第一电容C1和第二电容C2，在降低高频共模信号的输出阻抗的同时也增大了差模负载，但是差模带宽的轻微降低不影响低功耗的应用。

[0084] 对于三个电路的动态范围的性能差异，预先设定三个差分放大器都被分别用于直流电源的电压为0.7V的低功耗接收机中的跨阻放大器中，使三个差分放大器的输出摆幅达到360mVpp并得到三个差分放大器的SFDR（无杂散动态范围）性能，具体结果见下表：

[0085]

[0086]  从表中可以看出图1的动态范围性能虽然达到51dB，但是在实际应用中，由一系列非理想因素产生的共模信号和从电源、地以及背栅耦合而来的干扰信号会极大限制图1电路结构所能达到的信号动态范围。图2虽然有很好的共模信号抑制能力，但是其线性度在跨阻放大器的应用中表现出较低的性能，仅为27dB。而图3的电路结构，在实现共模信号抑制的同时，达到了较高的信号动态范围。

[0087] 对于三个电路在各个工艺角下对偏置电流的控制能力，下表展示了在不同工艺角下（tt、ff、ss、fs、sf均为工艺角的类型）的放大器所消耗的直流电流大小：

[0088] 从表中可以看出图3电路结构的偏置电流变化较小，几乎不随工艺角的变化而变化，其偏置电流完全由输入的电流源的电流确定，这样可以通过控制输入电流源的电流的类型实现恒跨导，恒带宽等功能，而图1和图2两种电路结构的差分放大器的直流功耗受到工艺角的严重影响，与典型情况产生较大偏差。

[0089] 另外，由于三种电路结构的输出共模点均是由负反馈结构自动确定的，下表给出了在直流电源电压为0.7V的情况下，三种差分放大器的共模输出电压随工艺角的变化情况。

[0090]

[0091] 从表中可以看出图3电路结构的差分放大器损失了大概50mV的电压摆幅，能够较好的保持输出共模电压Vcm在直流电源电压的一般附近。

[0092] 本实施例的差分放大器在保持较高的增益的同时能够抑制输入的共模信号，能够在不同的工艺角提供稳定的偏置电流，进而保持共模电压Vcm在直流电源电压的一般附近，有优于图1和图2的电路性能。

[0093] 实施例2

[0094] 本实施例提供一种差分放大器，其与实施例1的差分放大器的不同之处在于基础放大电路包含源极相连的两个N型晶体管且两个N型晶体管的源极均接地，即两个N型晶体管可以为图3中的M1和M2。当两个N型晶体管为图3中的M1和M2时，M1和M2采用深N井(Deep N‑well)的NMOS晶体管。本实施例的基础放大电路还包括两个源极相连的P型晶体管，且两个P型晶体管的源极接直流电源，即图3中的M3和M4。

[0095] 本实施例根据共模电压和参考电压输出反馈电压至基础放大电路包含的晶体管M1和M2的背栅，以基于反馈机制对晶体管M1和M2的背栅电压进行调节，使得共模电压调节至等于参考电压，从而实现了对共模信号的抑制作用，同时不损失差模增益和输出电压摆幅。

[0096] 本实施例的差分放大器的实现原理和电路结构与实施例1类似，在此不再赘述。

[0097] 虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。