本发明公开了一种高压集成电路，其包括依次连接的信号输入端、第一施密特电路、滤波器、电平转换电路、温控脉冲电路、高侧驱动电路以及信号输出端；所述温控脉冲电路包括分别与所述电平转换电路的输出端连接的第一单脉冲GEN电路和第二单脉冲GEN电路、连接至所述第一单脉冲GEN电路的第一温控电路以及连接至所述第二单脉冲GEN电路的第二温控电路。本发明可以在高压集成电路的内部温度过高时，将信号输入端输入的信号拉低，以使高压集成电路停止工作，从而避免高压集成电路的温度逐渐升高，最终导致高压集成电路失效的问题。
1.一种高压集成电路，其特征在于，包括依次连接的信号输入端、第一施密特电路、滤波器、电平转换电路、温控脉冲电路、高侧驱动电路以及信号输出端；
所述温控脉冲电路包括分别与所述电平转换电路的输出端连接的第一单脉冲GEN电路和第二单脉冲GEN电路、连接至所述第一单脉冲GEN电路的第一温控电路以及连接至所述第二单脉冲GEN电路的第二温控电路；
所述第一温控电路包括第一场效应管、第一电阻、第二电阻、第一三极管、第二三极管、第三电阻、第一电容、第四电阻、第五电阻、第六电阻、第七电阻、第一电压比较器以及第二电压比较器；
所述第一场效应管的漏极连接至供电电压，所述第一电阻的第一端连接至所述场效应管的栅极和源极，所述第二电阻的第一端连接至所述场效应管的栅极和源极；
所述第一三极管的集电极连接至所述第一电阻的第二端，所述第一三极管的基极分别连接至所述第一电阻的第二端和所述第二三极管的基极，所述第一三极管的发射极接地；
所述第二三极管集电极连接至第二电阻的第二端，所述第三电阻的第一端连接至所述第二三极管的发射极，所述第三电阻的第二端连接至所述第一三极管的发射极；
所述第一电容的第一端连接至所述第二电阻的第二端，所述第一电容的第二端连接至所述第三电阻的第二端；
所述第四电阻的第一端连接至所述第一场效应管的漏极，所述第五电阻的第一端连接至所述第四电阻的第二端，所述第五电阻的第二端连接至所述第一电容的第二端；
所述第六电阻的第一端连接至所述第四电阻的第一端，所述第七电阻的第一端连接至所述第六电阻的第二端，所述第七电阻的第二端连接至所述第五电阻的第二端；
所述第一电压比较器的正相输入端连接至所述第一电容的第一端，所述第一电压比较器的负相输入端连接至所述第六电阻的第二端，所述第一电压比较器的输出端连接至所述信号输入端；
所述第二电压比较器的正相输入端连接至所述第五电阻的第一端，所述第二电压比较器的负相输入端连接至所述第一电容的第一端，所述第二电压比较器的输出端连接至所述第一单脉冲GEN电路；
所述第二温控电路的电路结构与所述第一温控电路的电路结构相同,所述第二温控电路中的第二电压比较器的输出端连接至所述第二单脉冲GEN电路。
2.如权利要求1所述的高压集成电路，其特征在于，所述第一温控电路还包括二极管，所述二极管的正极连接至所述信号输入端，所述二极管的负极连接至所述第一电压比较器的输出端。
3.如权利要求2所述的高压集成电路，其特征在于，所述温控脉冲电路还包括连接所述第一单脉冲GEN电路和所述第一温控电路的第一控制电路以及连接所述第二单脉冲GEN电路和所述第二温控电路的第二控制电路；所述第一控制电路用于控制所述第一温控电路与所述第一单脉冲GEN电路的连通或断开，所述第二控制电路用于控制所述第二温控电路与所述第二单脉冲GEN电路的连通或断开。
4.如权利要求3所述的高压集成电路，其特征在于，所述第一控制电路包括第八电阻、第二电容以及第二场效应管；
所述第八电阻的第一端和所述第二电容的第一端均连接至所述第一单脉冲GEN电路，所述第二场效应管的漏极分别连接至所述第八电阻的第二端和所述第二电容的第二端，所述第二场效应管的源极接地；所述第一温控电路中的第二电压比较器的输出端与所述第二场效应管的栅极连接。
5.如权利要求4所述的高压集成电路，其特征在于，所述第二控制电路的电路结构与所述第一控制电路的电路结构相同；所述第二温控电路中的第二电压比较器的输出端与所述第二控制电路中的第二场效应管的栅极连接。
6.如权利要求5所述的高压集成电路，其特征在于，所述第一单脉冲GEN电路包括非门、第三场效应管、第四场效应管、第九电阻、第三电容、第二施密特电路以及或非门；
所述非门的输入端与所述电平转换电路的输出端连接，所述第三场效应管的栅极和所述第四场效应管的栅极均连接至所述非门的输入端，所述第九电阻的两端分别连接至所述第三场效应管的源极和第四场效应管的漏极，所述第四场效应管的源极接地；
所述第三电容的第一端连接至所述第三场效应管的源极，所述第三电容的第二端连接至所述第四场效应管的源极；
所述第二施密特电路的输入端连接至所述第三电容的第一端，所述或非门的第一端连接至所述第二施密特电路的输出端，所述或非门的第二端连接至所述非门的输出端，所述或非门的输出端作为所述第一单脉冲GEN电路的输出端；
所述第八电阻的第一端和所述第二电容的第一端均连接至所述第二施密特电路的输入端。
7.如权利要求6所述的高压集成电路，其特征在于，所述第二单脉冲GEN电路的电路结构与所述第一单脉冲GEN电路的电路结构相同；所述第二单脉冲GEN电路中的非门的输入端连接至所述第一单脉冲GEN电路中非门的输出端，所述第二单脉冲GEN电路中或非门的输出端作为所述第二单脉冲GEN电路的输出端。
8.如权利要求7所述的高压集成电路，其特征在于，所述高侧驱动电路包括第五场效应管、第十电阻、第六场效应管、第十一电阻、RS触发器、第七场效应管、第十二电阻、第十三电阻以及第八场效应管；
所述第五场效应管的栅极连接至所述第一单脉冲GEN电路的输出端，所述第五场效应管的源极接地，所述第十电阻的第一端连接至所述第五场效应管的漏极；
所述第六场效应管的栅极连接至所述第二单脉冲GEN电路的输出端，所述第六场效应管的源极接地，所述第十一电阻的第一端连接至所述第六场效应管的漏极，所述第十一电阻的第二端与所述第十电阻的第二端连接；
所述RS触发器的S引脚连接至所述第五场效应管的漏极，所述RS触发器的R引脚连接至所述第六场效应管的漏极；
所述第七场效应管的漏极连接至所述第十一电阻的第二端，所述第七场效应管的栅极连接至所述RS触发器的Q引脚，所述第十二电阻的第一端连接至所述第七场效应管的源极；
所述第十三电阻的第一端连接至所述第十二电阻的第二端，所述第八场效应管的漏极连接至所述第十三电阻的第二端，所述第八场效应管的栅极连接至所述RS触发器的Q引脚；
所述第七场效应管的漏极作为所述高侧驱动电路的浮动电源端，所述第十二电阻的第二端作为所述信号输出端，所述第八场效应管的源极作为所述高侧驱动电路的浮动地端。
9.如权利要求8所述的高压集成电路，其特征在于，所述第一场效应管、所述第三场效应管以及所述第七场效应管为PMOS管；所述第二场效应管、所述第四场效应管、所述第五场效应管、所述第六场效应管以及所述第八场效应管为NMOS管。
一种高压集成电路
技术领域
[0001] 本发明涉及电路技术领域，尤其涉及一种高压集成电路。
背景技术
[0002] 高压集成电路简称HVIC，是一种把MCU信号转换成驱动IGBT信号的集成电路产品，其把PMOS管、NMOS管、三极管、二极管、稳压管、电阻以及电容等元器件集成在一起，以及形成斯密特、低压LEVELSHIFT（电平转换）、高压LEVELSHIFT、脉冲发生电路、延时电路、滤波电路、过电流保护电路、过热保护电路、欠压保护电路以及自举电路等电路。
[0003] 现有的HVIC中高侧驱动电路的单脉冲GEN电路，在HIN信号的上升沿和下降沿分别产生脉冲，用于驱动DMOS器件,其脉冲宽度一般在几百纳秒，使HIN与HO对应。
[0004] 虽然现有的HVIC中高侧驱动电路的单脉冲GEN电路能驱动DMOS器件，但HVIC中并未设置有用于检测电路内部温度的相关电路，这容易由于DMOS器件的长时间导通，而使HVIC的温度逐渐升高，最终导致HVIC失效。
发明内容
[0005] 本发明的目的在于提供一种高压集成电路，以解决现有的高压集成电路容易由于DMOS器件的长时间导通，而使高压集成电路的温度逐渐升高，最终导致高压集成电路失效的问题。
[0006] 为了解决上述问题，本发明提供了一种高压集成电路，其包括依次连接的信号输入端、第一施密特电路、滤波器、电平转换电路、温控脉冲电路、高侧驱动电路以及信号输出端；
[0007] 所述温控脉冲电路包括分别与所述电平转换电路的输出端连接的第一单脉冲GEN电路和第二单脉冲GEN电路、连接至所述第一单脉冲GEN电路的第一温控电路以及连接至所述第二单脉冲GEN电路的第二温控电路；
[0008] 所述第一温控电路包括第一场效应管、第一电阻、第二电阻、第一三极管、第二三极管、第三电阻、第一电容、第四电阻、第五电阻、第六电阻、第七电阻、第一电压比较器以及第二电压比较器；
[0009] 所述第一场效应管的漏极连接至供电电压，所述第一电阻的第一端连接至所述场效应管的栅极和源极，所述第二电阻的第一端连接至所述场效应管的栅极和源极；
[0010] 所述第一三极管的集电极连接至所述第一电阻的第二端，所述第一三极管的基极分别连接至所述第一电阻的第二端和所述第二三极管的基极，所述第一三极管的发射极接地；
[0011] 所述第二三极管集电极连接至第二电阻的第二端，所述第三电阻的第一端连接至所述第二三极管的发射极，所述第三电阻的第二端连接至所述第一三极管的发射极；
[0012] 所述第一电容的第一端连接至所述第二电阻的第二端，所述第一电容的第二端连接至所述第三电阻的第二端；
[0013] 所述第四电阻的第一端连接至所述第一场效应管的漏极，所述第五电阻的第一端连接至所述第四电阻的第二端，所述第五电阻的第二端连接至所述第一电容的第二端；
[0014] 所述第六电阻的第一端连接至所述第四电阻的第一端，所述第七电阻的第一端连接至所述第六电阻的第二端，所述第七电阻的第二端连接至所述第五电阻的第二端；
[0015] 所述第一电压比较器的正相输入端连接至所述第一电容的第一端，所述第一电压比较器的负相输入端连接至所述第六电阻的第二端，所述第一电压比较器的输出端连接至所述信号输入端；
[0016] 所述第二电压比较器的正相输入端连接至所述第五电阻的第一端，所述第二电压比较器的负相输入端连接至所述第一电容的第一端，所述第二电压比较器的输出端连接至所述第一单脉冲GEN电路；
[0017] 所述第二温控电路的电路结构与所述第一温控电路的电路结构相同,所述第二温控电路中的第二电压比较器的输出端连接至所述第二单脉冲GEN电路。
[0018] 优选的，所述第一温控电路还包括二极管，所述二极管的正极连接至所述信号输入端，所述二极管的负极连接至所述第一电压比较器的输出端。
[0019] 优选的，所述温控脉冲电路还包括连接所述第一单脉冲GEN电路和所述第一温控电路的第一控制电路以及连接所述第二单脉冲GEN电路和所述第二温控电路的第二控制电路；所述第一控制电路用于控制所述第一温控电路与所述第一单脉冲GEN电路的连通或断开，所述第二控制电路用于控制所述第二温控电路与所述第二单脉冲GEN电路的连通或断开。
[0020] 优选的，所述第一控制电路包括第八电阻、第二电容以及第二场效应管；
[0021] 所述第八电阻的第一端和所述第二电容的第一端均连接至所述第一单脉冲GEN电路，所述第二场效应管的漏极分别连接至所述第八电阻的第二端和所述第二电容的第二端，所述第二场效应管的源极接地；所述第一温控电路中的第二电压比较器的输出端与所述第二场效应管的栅极连接。
[0022] 优选的，所述第二控制电路的电路结构与所述第一控制电路的电路结构相同；所述第二温控电路中的第二电压比较器的输出端与所述第二控制电路中的第二场效应管的栅极连接。
[0023] 优选的，所述第一单脉冲GEN电路包括是非门、第三场效应管、第四场效应管、第九电阻、第三电容、第二施密特电路以及或非门；
[0024] 所述是非门的输入端与所述电平转换电路的输出端连接，所述第三场效应管的栅极和所述第四场效应管的栅极均连接至所述是非门的输入端，所述第九电阻的两端分别连接至所述第三场效应管的源极和第四场效应管的漏极，所述第四场效应管的源极接地；
[0025] 所述第三电容的第一端连接至所述第三场效应管的源极，所述第三电容的第二端连接至所述第四场效应管的源极；
[0026] 所述第二施密特电路的输入端连接至所述第三电容的第一端，所述或非门的第一端连接至所述第二施密特电路的输出端，所述或非门的第二端连接至所述是非门的输出端，所述或非门的输出端作为所述第一单脉冲GEN电路的输出端；
[0027] 所述第八电阻的第一端和所述第二电容的第一端均连接至所述第二施密特电路的输入端。
[0028] 优选的，所述第二单脉冲GEN电路的电路结构与所述第一单脉冲GEN电路的电路结构相同；所述第二单脉冲GEN电路中的是非门的输入端连接至所述第一单脉冲GEN电路中是非门的输出端，所述第二单脉冲GEN电路中或非门的输出端作为所述第二单脉冲GEN电路的输出端。
[0029] 优选的，所述高侧驱动电路包括第五场效应管、第十电阻、第六场效应管、第十一电阻、RS触发器、第七场效应管、第十二电阻、第十三电阻以及第八场效应管；
[0030] 所述第五场效应管的栅极连接至所述第一单脉冲GEN电路的输出端，所述第五场效应管的源极接地，所述第十电阻的第一端连接至所述第五场效应管的漏极；
[0031] 所述第六场效应管的栅极连接至所述第二单脉冲GEN电路的输出端，所述第六场效应管的源极接地，所述第十一电阻的第一端连接至所述第六场效应管的漏极，所述第十一电阻的第二端与所述第十电阻的第二端连接；
[0032] 所述RS触发器的S引脚连接至所述第五场效应管的漏极，所述RS触发器的R引脚连接至所述第六场效应管的漏极；
[0033] 所述第七场效应管的漏极连接至所述第十一电阻的第二端，所述第七场效应管的栅极连接至所述RS触发器的Q引脚，所述第十二电阻的第一端连接至所述第七场效应管的源极；
[0034] 所述第十三电阻的第一端连接至所述第十二电阻的第二端，所述第八场效应管的漏极连接至所述第十三电阻的第二端，所述第八场效应管的栅极连接至所述RS触发器的Q引脚；
[0035] 所述第七场效应管的漏极作为所述高侧驱动电路的浮动电源端，所述第十二电阻的第二端作为所述信号输出端，所述第八场效应管的源极作为所述高侧驱动电路的浮动地端。
[0036] 优选的，所述第一场效应管、所述第三场效应管以及所述第七场效应管为PMOS管；所述第二场效应管、所述第四场效应管、所述第五场效应管、所述第六场效应管以及所述第八场效应管为NMOS管。
[0037] 与现有技术比较，本发明中的高压集成电路通过设置连接于第一单脉冲GEN电路与信号输入端之间的第一温控电路以及连接于第二单脉冲GEN电路于信号输入端之间的第二温控电路，从而可以使高压集成电路通过第一温控电路和第二温控电路检测其内部温度，以在高压集成电路的内部温度过高时，将信号输入端输入的信号拉低，以使高压集成电路停止工作，进而避免高压集成电路的温度逐渐升高，最终导致高压集成电路失效的问题。
附图说明
[0038] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0039] 图1为本发明实施例提供的一种高压集成电路的整体电气原理图；
[0040] 图2为本发明实施例提供的一种高压集成电路中温控脉冲电路与高侧驱动电路的电气原理图；
[0041] 图3为本发明实施例提供的一种高压集成电路中第一单脉冲GEN电路、第二单脉冲GEN电路、第一控制电路以及第二控制电路的电气原理图；
[0042] 图4为本发明实施例提供的一种高压集成电路中第一温控电路的电气原理图；
[0043] 图5为本发明实施例提供的一种高压集成电路的第一种信号波形图；
[0044] 图6为本发明实施例提供的一种高压集成电路的温度与信号波形图；
[0045] 图7为本发明实施例提供的一种高压集成电路的第二种信号波形图。
具体实施方式
[0046] 下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0047] 本发明实施例提供了一种高压集成电路，结合图1至图4所示，其包括依次连接的信号输入端HIN、第一施密特电路1、滤波器2、电平转换电路3、温控脉冲电路4、高侧驱动电路5以及信号输出端HO。
[0048] 具体地，温控脉冲电路4包括分别与电平转换电路3的输出端连接的第一单脉冲GEN电路41和第二单脉冲GEN电路42、连接至第一单脉冲GEN电路41的第一温控电路43以及连接至第二单脉冲GEN电路42的第二温控电路44。
[0049] 本实施例中，第一温控电路43包括第一场效应管Q3、第一电阻R1、第二电阻R2、第一三极管Q4、第二三极管Q5、第三电阻R3、第一电容C1、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电压比较器Q6以及第二电压比较器Q7。
[0050] 第一场效应管Q3的漏极连接至供电电压，第一电阻R1的第一端连接至场效应管的栅极和源极，第二电阻R2的第一端连接至场效应管的栅极和源极。
[0051] 第一三极管Q4的集电极连接至第一电阻R1的第二端，第一三极管Q4的基极分别连接至第一电阻R1的第二端和第二三极管Q5的基极，第一三极管Q4的发射极接地。
[0052] 第二三极管Q5集电极连接至第二电阻R2的第二端，第三电阻R3的第一端连接至第二三极管Q5的发射极，第三电阻R3的第二端连接至第一三极管Q4的发射极。
[0053] 第一电容C1的第一端连接至第二电阻R2的第二端，第一电容C1的第二端连接至第三电阻R3的第二端。
[0054] 第四电阻R4的第一端连接至第一场效应管Q3的漏极，第五电阻R5的第一端连接至第四电阻R4的第二端，第五电阻R5的第二端连接至第一电容C1的第二端。
[0055] 第六电阻R6的第一端连接至第四电阻R4的第一端，第七电阻R7的第一端连接至第六电阻R6的第二端，第七电阻R7的第二端连接至第五电阻R5的第二端。
[0056] 第一电压比较器Q6的正相输入端连接至第一电容C1的第一端，第一电压比较器Q6的负相输入端连接至第六电阻R6的第二端，第一电压比较器Q6的输出端连接至信号输入端HIN。
[0057] 第二电压比较器Q7的正相输入端连接至第五电阻R5的第一端，第二电压比较器Q7的负相输入端连接至第一电容C1的第一端，第二电压比较器Q7的输出端连接至第一单脉冲GEN电路41。
[0058] 第二温控电路44的电路结构与第一温控电路43的电路结构相同,第二温控电路44中的第二电压比较器Q7的输出端连接至第二单脉冲GEN电路42；即第二温控电路44也包括第一场效应管Q3、第一电阻R1、第二电阻R2、第一三极管Q4、第二三极管Q5、第三电阻R3、第一电容C1、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电压比较器Q6以及第二电压比较器Q7。
[0059] 另外，第一温控电路43还包括二极管D1，二极管D1的正极连接至信号输入端HIN，二极管D1的负极连接至第一电压比较器Q6的输出端；由于第二温控电路44与第一温控电路43的电路结构相同，因此第二温控电路44中也包括二极管。
[0060] 具体地，温控脉冲电路4还包括连接第一单脉冲GEN电路41和第一温控电路43的第一控制电路45以及连接第二单脉冲GEN电路42和第二温控电路44的第二控制电路46；第一控制电路45用于控制第一温控电路43与第一单脉冲GEN电路41的连通或断开，第二控制电路46用于控制第二温控电路44与第二单脉冲GEN电路42的连通或断开。
[0061] 本实施例中，第一控制电路45包括第八电阻450、第二电容452以及第二场效应管453。
[0062] 第八电阻450的第一端和第二电容452的第一端均连接至第一单脉冲GEN电路41，第二场效应管453的漏极分别连接至第八电阻450的第二端和第二电容452的第二端，第二场效应管453的源极接地；第一温控电路43中的第二电压比较器Q7的输出端与第二场效应管453的栅极连接。
[0063] 本实施例中，第二控制电路46的电路结构与第一控制电路45的电路结构相同，即第二控制电路46也包括第八电阻450、第二电容452以及第二场效应管453；第二温控电路44中的第二电压比较器Q7的输出端与第二控制电路46中的第二场效应管453的栅极连接。
[0064] 具体地，第一单脉冲GEN电路41包括是非门411、第三场效应管412、第四场效应管413、第九电阻414、第三电容415、第二施密特电路416以及或非门417。
[0065] 其中，是非门411的输入端与电平转换电路3的输出端连接，第三场效应管412的栅极和第四场效应管413的栅极均连接至是非门411的输入端，第九电阻414的两端分别连接至第三场效应管412的源极和第四场效应管413的漏极，第四场效应管413的源极接地。
[0066] 第三电容415的第一端连接至第三场效应管412的源极，第三电容415的第二端连接至第四场效应管413的源极。
[0067] 第二施密特电路416的输入端连接至第三电容415的第一端，或非门417的第一端连接至第二施密特电路416的输出端，或非门417的第二端连接至是非门411的输出端，或非门417的输出端作为第一单脉冲GEN电路41的输出端。
[0068] 第八电阻450的第一端和第二电容452的第一端均连接至第二施密特电路416的输入端。
[0069] 本实施例中，第二单脉冲GEN电路42的电路结构与第一单脉冲GEN电路41的电路结构相同，即第二单脉冲GEN电路42也包括是非门411、第三场效应管412、第四场效应管413、第九电阻414、第三电容415、第二施密特电路416以及或非门417；第二单脉冲GEN电路42中的是非门411的输入端连接至第一单脉冲GEN电路41中是非门411的输出端，第二单脉冲GEN电路42中或非门417的输出端作为第二单脉冲GEN电路42的输出端。
[0070] 具体地，高侧驱动电路5包括第五场效应管Q1、第十电阻501、第六场效应管Q2、第十一电阻502、RS触发器6、第七场效应管503、第十二电阻504、第十三电阻505以及第八场效应管506。
[0071] 其中，第五场效应管Q1的栅极连接至第一单脉冲GEN电路41的输出端，第五场效应管Q1的源极接地，第十电阻501的第一端连接至第五场效应管Q1的漏极。
[0072] 第六场效应管Q2的栅极连接至第二单脉冲GEN电路42的输出端，第六场效应管Q2的源极接地，第十一电阻502的第一端连接至第六场效应管Q2的漏极，第十一电阻502的第二端与第十电阻501的第二端连接。
[0073] RS触发器6的S引脚连接至第五场效应管Q1的漏极，RS触发器6的R引脚连接至第六场效应管Q2的漏极。
[0074] 第七场效应管503的漏极连接至第十一电阻502的第二端，第七场效应管503的栅极连接至RS触发器6的Q引脚，第十二电阻504的第一端连接至第七场效应管503的源极。
[0075] 第十三电阻505的第一端连接至第十二电阻504的第二端，第八场效应管506的漏极连接至第十三电阻505的第二端，第八场效应管506的栅极连接至RS触发器6的Q引脚。
[0076] 第七场效应管503的漏极作为高侧驱动电路5的浮动电源端VB，第十二电阻504的第二端作为信号输出端HO，第八场效应管506的源极作为高侧驱动电路5的浮动地端VS。
[0077] 本实施例中，第一场效应管Q3、第三场效应管412以及第七场效应管503为PMOS管；第二场效应管453、第四场效应管413、第五场效应管Q1、第六场效应管Q2以及第八场效应管
506为NMOS管。
[0078] 本实施例中，信号输入端HIN用于输入驱动高电平信号，该驱动高电平信号经过第一施密特电路1、滤波器2、电平转换电路3输出HINa脉冲信号（HINa）；第一单脉冲GEN电路41和第二单脉冲GEN电路42分别通过脉冲信号的上升沿和下降沿输出G1、G2短脉冲信号，以驱动高侧驱动电路5中的第五场效应管Q1和第六场效应管Q2（高压DMOS）, 第五场效应管Q1和第六场效应管Q2导通和关闭出发RS触发器6输出脉冲信号，从而控制信号输出端HO输出驱动脉冲信号。
[0079] 本实施例中，温控脉冲电路4中第一单脉冲GEN电路41和第二单脉冲GEN电路42的工作原理为：当HINa脉冲信号输出为高电平时，第一单脉冲GEN电路41检测到HIN上升沿信号时，G1输出短脉冲信号，此时G2输出为低电平信号；当第二单脉冲GEN电路42检测到HIN上升沿信号时，G1输出短脉冲信号，此时G2输出为低电平信号，即信号输入端HIN输入的信号脉宽与G1、G2输出的短脉冲之间的距离一致，如图5所示。
[0080] 当温控脉冲电路4检测到HINa为高电平信号的上升沿时，通过G1输出短脉冲信号，脉冲的宽度由温控脉冲电路4控制，即当温度越高，脉冲宽度越大。
[0081] 当温控脉冲电路4检测到HINa为高电平信号的下降沿时，通过G2输出脉冲信号，脉冲的宽度由温控脉冲电路4控制，即当温度越高，脉冲宽度越大。
[0082] 如图6所示，当HINa为高电平时，G1、G2输出短脉冲信号，高压集成电路温度越高，脉冲信号宽度越宽，在信号温度为t1时，脉冲信息宽度为S1,当温度达到更高温度t2时，脉冲宽度信号为S2。
[0083] 如图7所示，在HINa发出高电平的上升沿和下降沿时，均会输出一个短脉冲高电平信号，脉冲的宽度由第三电容415、第九电阻414、第四场效应管413的放电时间控制，即改变此电路的电容容量或电阻阻值即可改变输出脉宽的宽度。
[0084] 本实施例中，温控脉冲电路4中第一控制电路45和第二控制电路46的工作原理为：当温控电阻检测到芯片温度高于一定值时输出高电平，第一控制电路45和第二控制电路46中的第二场效应管453导通，第二电容452被充电，增加了第一单脉冲GEN电路41和第二单脉冲GEN电路42中第四场效应管413的放点时间，为避免第一控制电路45和第二控制电路46中的第二场效应管453导通，导致第一单脉冲GEN电路41和第二单脉冲GEN电路42中的第三电容415被快速放电以及电压降低，第一控制电路45和第二控制电路46中的第八电阻450的阻值应不低于第一单脉冲GEN电路41和第二单脉冲GEN电路42中的第三场效应管412导通阻值的10倍。
[0085] 本实施例中，温控脉冲电路4中第一温控电路43和第二温控电路44的工作原理为：第一电阻R1、第二电量足、第三电阻R3、第一三极管Q4、第二三极管Q5构成带隙基准作为PTAT电流源，流过第三电阻R3的电流Iout为PTAT电流；A点的电压VA=VHINa‑2Iout/GQ3‑IoutR2，随着温度的升高，Iout电流变大，VA值变小；当VA小于第五电阻R5的两端电压，则第二电压比较器Q7输出高电压，控制第一控制电路45和第二控制电路46中的第二场效应管
453导通；当VA小于第五电阻R5的两端电压，如此时高压集成电路（高压集成电路的芯片）的温度85℃，则第二电压比较器Q7输出高电压，控制第一控制电路45和第二控制电路46中的第二场效应管453导通；当VA小于第七电阻R7的两端电压，如此时高压集成电路的温度100℃，则第一电压比较器Q6输出低电压，将HIN信号拉低，高压集成电路停止工作，以提前对高压集成电路进行过温保护，提升其可靠性。
[0086] 与现有技术相比，本实施例中的高压集成电路通过设置连接于第一单脉冲GEN电路41与信号输入端HIN之间的第一温控电路43以及连接于第二单脉冲GEN电路42于信号输入端HIN之间的第二温控电路44，从而可以使高压集成电路通过第一温控电路43和第二温控电路44检测其内部温度，以在高压集成电路的内部温度过高时，将信号输入端HIN输入的信号拉低，以使高压集成电路停止工作，进而避免高压集成电路的温度逐渐升高，最终导致高压集成电路失效的问题。
[0087] 以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
