局部降电压的集成电路物理实现方法、装置和计算机设备

摘要

本申请涉及集成电路设计技术领域的一种局部降电压的集成电路物理实现方法、装置和计算机设备，所述方法通过对集成电路模块的版图进行区域划分，获取每个区域内所有标准单元在某个较低电压条件下的建立时间时序余量；当单个区域内所有标准单元的建立时间时序余量均大于0时，便切断该区域与集成电路模块连接的电源网络，该区域地网络与集成电路模块的地网络仍正常连接；然后在该区域设置降电压单元，并将降电压单元的输出端与该区域已切断的电源网络相连。该方法能够降低集成电路模块中局部特定区域的电源电压，使特定区域内的全部标准单元工作在一个较低的电压条件下，从而降低局部特定区域内的电路功耗值，达到优化集成电路整体功耗的目的。

权利要求

1.一种局部降电压的集成电路物理实现方法，其特征在于，所述方法包括：

获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图；

对集成电路模块的版图进行区域划分，得到多个单元区域；

对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个所述单元区域内所有标准单元的建立时间时序余量；

选择一个所述单元区域，判断该单元区域内所有标准单元的建立时间时序余量是否均大于0，如果是，则标记该单元区域为可降低电压区域；选择下一个所述单元区域继续进行判断，直到遍历完所有所述单元区域为止，得到所有可降低电压区域；

选择一个所述可降低电压区域，将该可降低电压区域与所述集成电路模块连接的电源网络切断，将该可降低电压区域与所述集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将所述降电压单元的输出端连接到该可降低电压区域已切断的电源线上，通过所述降电压单元给该可降低电压区域提供电压，继续对下一个所述可降低电压区域进行局部降电压处理，直到遍历完所有所述可降低电压区域为止；其中，进行局部降电压处理后的单元区域的工作电压低于集成电路模块的电源电压。

2.根据权利要求1所述的方法，其特征在于，对集成电路模块的版图进行区域划分，得到多个单元区域，包括：根据预设的长、宽值，将所述集成电路模块的版图划分为多个长方形的单元区域。

3.根据权利要求1所述的方法，其特征在于，对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个所述单元区域内所有标准单元的建立时间时序余量，包括：选取一个所述单元区域，获取该单元区域内所有标准单元的单元名称；

基于低电压标准单元时序库对该单元区域内所有标准单元进行静态时序分析，得到该单元区域内所有标准单元的建立时间时序余量值；

选择下一个所述单元区域继续进行静态时序分析，直到遍历完所有所述单元区域为止，得到每个所述单元区域内所有标准单元的建立时间时序余量值。

4.根据权利要求1所述的方法，其特征在于，选择一个所述可降低电压区域，切断该可降低电压区域与集成电路模块连接的电源网络，将该可降低电压区域与集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将降电压单元的输出端连接到该可降低电压区域已切断的电源网络上，通过降电压单元给该可降低电压区域提供电压，继续对下一个所述可降低电压区域进行局部降电压处理，直到遍历完所有所述可降低电压区域为止，步骤中所述降电压单元采用反向链接NMOS和PMOS晶体管的方式实现，或者采用分压电阻的方式实现。

5.一种局部降电压的集成电路物理实现装置，其特征在于，所述装置包括：

待优化集成电路模块的版图获取模块，用于获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图；

标准单元的建立时间时序余量确定模块，用于对集成电路模块的版图进行区域划分，得到多个单元区域；对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个所述单元区域内所有标准单元的建立时间时序余量；

可降低电压区域确定模块，用于选择一个所述单元区域，判断该单元区域内所有标准单元的建立时间时序余量是否均大于0，如果是，则标记该单元区域为可降低电压区域；选择下一个所述单元区域继续进行判断，直到遍历完所有所述单元区域为止，得到所有可降低电压区域；

局部降电压处理模块，用于选择一个所述可降低电压区域，将该可降低电压区域与所述集成电路模块连接的电源网络切断，将该可降低电压区域与所述集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将所述降电压单元的输出端连接到该可降低电压区域已切断的电源线上，通过所述降电压单元给该可降低电压区域提供电压，继续对下一个所述可降低电压区域进行局部降电压处理，直到遍历完所有所述可降低电压区域为止；其中，进行局部降电压处理后的单元区域的工作电压低于集成电路模块的电源电压。

6.根据权利要求5所述的装置，其特征在于，标准单元的建立时间时序余量确定模块，还用于根据预设的长、宽值，将所述集成电路模块的版图划分为多个长方形的单元区域。

7.根据权利要求5所述的装置，其特征在于，标准单元的建立时间时序余量确定模块，还用于选取一个所述单元区域，获取该单元区域内所有标准单元的单元名称；基于低电压标准单元时序库对该单元区域内所有标准单元进行静态时序分析，得到该单元区域内所有标准单元的建立时间时序余量值；选择下一个所述单元区域继续进行静态时序分析，直到遍历完所有所述单元区域为止，得到每个所述单元区域内所有标准单元的建立时间时序余量值。

8.根据权利要求5所述的装置，其特征在于，局部降电压处理模块中所述降电压单元采用反向链接NMOS和PMOS晶体管的方式实现，或者采用分压电阻的方式实现。

9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述的方法。

说明书

局部降电压的集成电路物理实现方法、装置和计算机设备

技术领域

[0001] 本申请涉及集成电路设计技术领域，特别是涉及一种局部降电压的集成电路物理实现方法、装置和计算机设备。

背景技术

[0002] 集成电路功耗是集成电路研制过程中的一个关键指标。在低功耗集成电路应用领域，集成电路的功耗指标往往决定了一款集成电路研制成败的关键。集成电路功耗优化是一个系统性的工程问题，它贯穿了集成电路从代码设计、物理实现到工艺制造的全流程。在每个集成电路的设计过程中，均包含一些常规的功耗优化手段，从而达到降低集成电路整体功耗的目的。

[0003] 在集成电路物理实现过程中，时钟网络插入门控时钟和标准单元阈值替换是常用的功耗优化手段。相比于时钟网络插入门控时钟技术来说，标准单元阈值替换技术是集成电路物理实现过程中最为常用的功耗优化技术。然而，标准单元阈值替换技术仍存在一定的局限性。当某条数据路径中的所有单元均替换为高阈值单元后，若此时该数据路径仍存在较大的时序余量时，表明该条数据路径仍具有较大的功耗优化空间。然而，由于该数据路径全部单元已完成阈值替换，已无法再次进行单元阈值替换，从而无法进一步降低集成电路的整体功耗。特别是在一些低功耗集成电路应用中，当能够替换单元阈值的单元全部完成单元替换后，若此时仍未达到功耗设计指标时，将没有其他手段能够进一步降低电路的整体功耗。

发明内容

[0004] 基于此，有必要针对上述技术问题，提供一种局部降电压的集成电路物理实现方法、装置和计算机设备。

[0005] 一种局部降电压的集成电路物理实现方法，所述方法包括：

[0006] 获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图；

[0007] 对集成电路模块的版图进行区域划分，得到多个单元区域；

[0008] 对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个所述单元区域内所有标准单元的建立时间时序余量；

[0009] 选择一个所述单元区域，判断该单元区域内所有标准单元的建立时间时序余量是否均大于0，如果是，则标记该单元区域为可降低电压区域；选择下一个所述单元区域继续进行判断，直到遍历完所有所述单元区域为止，得到所有可降低电压区域；

[0010] 选择一个所述可降低电压区域，将该可降低电压区域与所述集成电路模块连接的电源网络切断，将该可降低电压区域与所述集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将所述降电压单元的输出端连接到该可降低电压区域已切断的电源线上，通过所述降电压单元给该可降低电压区域提供电压，继续对下一个所述可降低电压区域进行局部降电压处理，直到遍历完所有所述可降低电压区域为止。

[0011] 在其中一个实施例中，对集成电路模块的版图进行区域划分，得到多个单元区域，包括：

[0012] 根据预设的长、宽值，将所述集成电路模块的版图划分为多个长方形的单元区域。

[0013] 在其中一个实施例中，

[0014] 对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个所述单元区域内所有标准单元的建立时间时序余量，包括：

[0015] 选取一个所述单元区域，获取该单元区域内所有标准单元的单元名称。

[0016] 基于低电压标准单元时序库对该单元区域内所有标准单元进行静态时序分析，得到该单元区域内所有标准单元的建立时间时序余量值。

[0017] 选择下一个所述单元区域继续进行静态时序分析，直到遍历完所有所述单元区域为止，得到每个所述单元区域内所有标准单元的建立时间时序余量值。

[0018] 在其中一个实施例中，选择一个所述可降低电压区域，切断该可降低电压区域与集成电路模块连接的电源网络，将该可降低电压区域与集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将降电压单元的输出端连接到该可降低电压区域已切断的电源网络上，通过降电压单元给该可降低电压区域提供电压，继续对下一个所述可降低电压区域进行局部降电压处理，直到遍历完所有所述可降低电压区域为止，步骤中所述降电压单元采用反向链接NMOS和PMOS晶体管的方式实现，或者采用分压电阻的方式实现。

[0019] 一种局部降电压的集成电路物理实现装置，所述装置包括：

[0020] 待优化集成电路模块的版图获取模块，用于获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图；

[0021] 标准单元的建立时间时序余量确定模块，用于对集成电路模块的版图进行区域划分，得到多个单元区域；对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个所述单元区域内所有标准单元的建立时间时序余量；

[0022] 可降低电压区域确定模块，用于选择一个所述单元区域，判断该单元区域内所有标准单元的建立时间时序余量是否均大于0，如果是，则标记该单元区域为可降低电压区域；选择下一个所述单元区域继续进行判断，直到遍历完所有所述单元区域为止，得到所有可降低电压区域；

[0023] 局部降电压处理模块，用于选择一个所述可降低电压区域，将该可降低电压区域与所述集成电路模块连接的电源网络切断，将该可降低电压区域与所述集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将所述降电压单元的输出端连接到该可降低电压区域已切断的电源线上，通过所述降电压单元给该可降低电压区域提供电压，继续对下一个所述可降低电压区域进行局部降电压处理，直到遍历完所有所述可降低电压区域为止。

[0024] 在其中一个实施例中，标准单元的建立时间时序余量确定模块，还用于根据预设的长、宽值，将所述集成电路模块的版图划分为多个长方形的单元区域。

[0025] 在其中一个实施例中，标准单元的建立时间时序余量确定模块，还用于选取一个所述单元区域，获取该单元区域内所有标准单元的单元名称；基于低电压标准单元时序库对该单元区域内所有标准单元进行静态时序分析，得到该单元区域内所有标准单元的建立时间时序余量值；选择下一个所述单元区域继续进行静态时序分析，直到遍历完所有所述单元区域为止，得到每个所述单元区域内所有标准单元的建立时间时序余量值。

[0026] 在其中一个实施例中，局部降电压处理模块中所述降电压单元采用反向链接NMOS和PMOS晶体管的方式实现，或者采用分压电阻的方式实现。

[0027] 一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一所述方法的步骤。

[0028] 上述局部降电压的集成电路物理实现方法、装置和计算机设备，所述方法通过对集成电路模块的版图进行区域划分，获取每个区域内所有标准单元在某个较低电压条件下的建立时间时序余量；当单个区域内所有标准单元的建立时间时序余量均大于0时，便切断该区域与集成电路模块连接的电源网络，该区域的地网络与集成电路模块的地网络仍正常连接；然后在该区域的四周摆放降电压单元，并将降电压单元的输出端与该区域已切断的电源网络相连。该方法能够降低集成电路模块中局部特定区域的电源电压，使特定区域内的全部标准单元工作在一个较低的电压条件下，从而降低局部特定区域内的电路功耗值，达到优化集成电路整体功耗的目的。

附图说明

[0029] 图1为一个实施例中局部降电压的集成电路物理实现方法的流程示意图；

[0030] 图2为另一个实施例中标准单元的建立时间的时序余量的计算示例；

[0031] 图3为另一个实施例中两种降电压单元示意图，其中（a）为NMOS和PMOS反接方式的降压单元（NMOS/PMOS常规接法），（b）为NMOS和PMOS反接方式的降压单元（NMOS/PMOS反向接法）（c）为采用分压电阻的方式的降压单元

[0032] 图4为另一个实施例中局部降电压的集成电路物理实现方法的流程示意图；

[0033] 图5为另一个实施例中局部降电压的集成电路物理实现方法示意图，其中，（a）为划分区域，（b）为获取单元时序余量，（c）为确定可降电压区域并切断电源，（d）为插入降电压单元并连接已断开的电源；

[0034] 图6为一个实施例中局部降电压的集成电路物理实现装置的结构框图；

[0035] 图7为一个实施例中计算机设备的内部结构图。

具体实施方式

[0036] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

[0037] 在一个实施例中，如图1所示，提供了一种局部降电压的集成电路物理实现方法，该方法包括以下步骤：

[0038] 步骤100：获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图。

[0039] 具体的，获取的集成电路模块为已完成标准单元阈值替换，已进行了常规功耗优化的集成电路模块。

[0040] 步骤102：对集成电路模块的版图进行区域划分，得到多个单元区域。

[0041] 步骤104：对每个单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个单元区域内所有标准单元的建立时间时序余量。

[0042] 具体的，选取某个已划分的单元区域，获取该单元区域内所有标准单元的单元名称。基于低电压标准单元时序库对上述标准单元进行静态时序分析，获取所有标准单元的建立时间时序余量值。

[0043] 标准单元在提供时序库时会提供多种电压的时序库，主要包括标准电压时序库，低电压时序库（比标准电压低10%）以及高电压时序库（比标准电压高10%），低电压时序库是一个现成的库文件。

[0044] 如图2为例说明标准单元的建立时间的时序余量的计算方法。建立时间需满足公式 ，其中 为图2中左边触发器的clk到Q之间的延迟时间，为触发器之间组合逻辑的时间， 为图2中右边触发器D到CLK的延迟时间， 为时钟周期， 为两个触发器上的时钟偏差；其中 均需从时序库中读
取每个标准单元的时序信息，然后带入到建立时间计算公式中进行相加并判断是否满足该公式。时序余量的计算就是公式右边减去公式左边，因为要满足上述公式，所以时序余量必须大于0，小于0则表明存在时序违反。本发明中在每个区域中均需基于低电压标准单元时序库计算通过该标准单元的建立时间是否满足公式，即时序余量是否大于0。如果大于0则证明可以降低电压，如果小于0则不可以降低电压。

[0045] 步骤106：选择一个单元区域，判断该单元区域内所有标准单元的建立时间时序余量是否均大于0，如果是，则标记该单元区域为可降低电压区域；选择下一个单元区域继续进行判断，直到遍历完所有单元区域为止，得到所有可降低电压区域。

[0046] 具体的，若一个单元区域内的标准单元中存在建立时间时序余量小于0的值，表明该单元区域已无法再降低电压，则不标记该单元区域为可降低电压区域。若该单元区域内所有标准单元的建立时间时序余量均大于0，则表明该区域可以进一步降低电压，则标记该单元区域为可降低电压区域。选取另一个区域重复第二、三步骤，直到遍历完所有已划分的单元区域。

[0047] 步骤108：选择一个可降低电压区域，将该可降低电压区域与集成电路模块连接的电源网络切断，将该可降低电压区域与集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将降电压单元的输出端连接到该可降低电压区域已切断的电源网络上，通过降电压单元给该可降低电压区域提供电压，继续对下一个可降低电压区域进行局部降电压处理，直到遍历完所有可降低电压区域为止。

[0048] 具体的，选择一个可降低电压区域，切断该可降低电压区域与集成电路模块连接的电源网络，地网络仍保持正常连接；在已切断电源网络连接的可降低电压区域的每一条被切断的电源线处布置降电压单元（用于将被切断的电源再连接起来），将降电压单元的输出端连接到该区域已切断的电源网络上，从而通过降电压单元给该可降低电压区域提供电压。选取其他能够进一步降低电压的可降低电压区域，继续进行局部降电压处理，最终完成集成电路模块的物理设计过程。

[0049] 降电压单元的主要作用是提供一个略低于电源电压的输出电压值。

[0050] 上述局部降电压的集成电路物理实现方法中，所述方法通过对集成电路模块的版图进行区域划分，获取每个区域内所有标准单元在某个较低电压条件下的建立时间时序余量；当单个区域内所有标准单元的建立时间时序余量均大于0时，便切断该区域与集成电路模块连接的电源网络，该区域的地网络与集成电路模块的地网络仍正常连接；然后在该区域的四周摆放降电压单元，并将降电压单元的输出端与该区域已切断的电源网络相连。该方法能够降低集成电路模块中局部特定区域的电源电压，使特定区域内的全部标准单元工作在一个较低的电压条件下，从而降低局部特定区域内的电路功耗值，达到优化集成电路整体功耗的目的。

[0051] 在其中一个实施例中，步骤102包括：根据预设的长、宽值，将集成电路模块的版图划分为多个长方形的单元区域。

[0052] 在其中一个实施例中，步骤104包括：选取一个单元区域，获取该单元区域内所有标准单元的单元名称；基于低电压标准单元时序库对该单元区域内所有标准单元进行静态时序分析，得到该单元区域内所有标准单元的建立时间时序余量值；选择下一个单元区域继续进行静态时序分析，直到遍历完所有单元区域为止，得到每个单元区域内所有标准单元的建立时间时序余量值。

[0053] 在其中一个实施例中，步骤108中降电压单元采用反向链接NMOS和PMOS晶体管实现，或者采用分压电阻的方式构建。

[0054] 具体的，第一种可以采用NMOS和PMOS反接的方式，如图3中（a）、（b）所示，其中图3中（a）为NMOS/PMOS常规接法，即：NMOS接地，PMOS接电源，图3中（b）为NMOS/PMOS反向接法，即：NMOS接电源，PMOS接地。由于NMOS和PMOS管本身存在一个开启的阈值电压，反接以后，输出的电压就不再是原先的VDD，而是 ，即电压降低了一个NMOS管的阈值电压大小。另一种方式则是简单的电阻分压方式，如图3中（c）所示，采用两个电阻串联分压，R1电阻小，R2电阻大，输出电压为 电阻，也会比原先的VDD小。

[0055] 在一个具体的实施例中，局部降电压的集成电路物理实现方法的流程图如图4所示，具体包括如下步骤：

[0056] 1）获取集成电路模块的版图的长、宽数值。在本实施例中，其集成电路模块的版图的长、宽数值均为300微米。以100微米长、100微米宽为版图进行区域划分，将上述集成电路模块的版图划分为9个单元区域。如图5中（a）所示为单元区域划分示意图。

[0057] 2）选取第1个单元区域，提取单元区域内全部的标准单元名称U1、U2和U3。基于低电压标准单元库分别针对U1、U2和U3单元进行静态时序分析，获取上述三个单元的建立时间时序余量值。U1、U2和U3的建立时间时序余量值分别为20皮秒，15皮秒、25皮秒。如图5中（b）所示为获取单元时序余量示意图。

[0058] 3）上述三个标准单元的建立时间时序余量值均大于0，因此单元区域1能够进一步降低电压，标定单元区域1为可降低电压区域。

[0059] 4）选取第2个单元区域，提取单元区域内全部的标准单元名称U4和U5。基于低电压标准单元库分别针对U4、U5单元进行静态时序分析，获取上述两个标准单元的建立时间时序余量值。U4和U5的建立时间时序余量值分别为5皮秒，‑12皮秒。

[0060] 5）由于U5单元的建立时间时序余量小于0，因此第2个单元区域不能够进一步降低电压，标定第2个单元区域为不可降低电压区域。

[0061] 6）选取其他已划分单元区域，重复上述步骤。判断其他已划分的单元区域是否可以进一步降低电压。

[0062] 7）选取可降低电压区域，切断该区域与集成电路模块连接的VDD电源网络，VSS地网络仍保持正常连接。在本实施例中，区域1和区域6为可降电压区域，因此切断区域1、6与模块连接的VDD电源网络。如图5中（c）所示为确定可降电压区域并切断电源示意图。

[0063] 8）在已切断电源网络的区域周围摆放降电压单元，并将降电压单元的输出端与该区域的电源网络端相连。在本实施例中，分别在区域1和区域6周围摆放降电压单元，单元输出端连接区域1、6的VDD电源网络端。如图5中（d）所示为设置降电压单元并连接已断开的电源；

[0064] 从本实施例中可以看出，当该集成电路正常工作时，单元区域1和单元区域6的工作电压低于VDD，其他单元区域的工作电压则等于VDD。单元区域1和单元区域6内的标准单元由于工作在较低的电压条件下，能够进一步地降低单元区域内标准单元的功耗值。因此，相比于未采用本发明的电路，本发明能够进一步降低电路的整体功耗。

[0065] 应该理解的是，虽然图1、图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

[0066] 在一个实施例中，如图6所示，提供了一种局部降电压的集成电路物理实现装置，包括：待优化集成电路版图获取模块、标准单元的建立时间时序余量确定模块、可降低电压区域确定模块和局部降电压处理模块，其中：

[0067] 待优化集成电路版图获取模块，用于获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图。

[0068] 标准单元的建立时间时序余量确定模块，用于对集成电路模块的版图进行区域划分，得到多个单元区域；对每个单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析，得到每个单元区域内所有标准单元的建立时间时序余量。

[0069] 可降低电压区域确定模块，用于选择一个单元区域，判断该单元区域内所有标准单元的建立时间时序余量是否均大于0，如果是，则标记该单元区域为可降低电压区域；选择下一个单元区域继续进行判断，直到遍历完所有单元区域为止，得到所有可降低电压区域。

[0070] 局部降电压处理模块，用于选择一个可降低电压区域，将该可降低电压区域与集成电路模块连接的电源网络切断，将该可降低电压区域与集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元，将降电压单元的输出端连接到该可降低电压区域已切断的电源网络上，通过降电压单元给该可降低电压区域提供电压，继续对下一个可降低电压区域进行局部降电压处理，直到遍历完所有可降低电压区域为止。

[0071] 在其中一个实施例中，标准单元的建立时间时序余量确定模块，还用于根据预设的长、宽值，将集成电路模块的版图划分为多个长方形的单元区域。

[0072] 在其中一个实施例中，标准单元的建立时间时序余量确定模块，还用于选取一个单元区域，获取该单元区域内所有标准单元的单元名称；基于低电压标准单元时序库对该单元区域内所有标准单元进行静态时序分析，得到该单元区域内所有标准单元的建立时间时序余量值；选择下一个单元区域继续进行静态时序分析，直到遍历完所有单元区域为止，得到每个单元区域内所有标准单元的建立时间时序余量值。

[0073] 在其中一个实施例中，局部降电压处理模块中降电压单元采用反向链接NMOS和PMOS晶体管实现，或者采用分压电阻的方式构建。

[0074] 关于局部降电压的集成电路物理实现装置的具体限定可以参见上文中对于局部降电压的集成电路物理实现方法的限定，在此不再赘述。上述局部降电压的集成电路物理实现装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

[0075] 在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图7所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种局部降电压的集成电路物理实现方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

[0076] 本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

[0077] 在一个实施例中，提供了一种计算机设备，包括存储器和处理器，该存储器存储有计算机程序，该处理器执行计算机程序时实现上述方法实施例中的步骤。

[0078] 以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

[0079] 以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。